JPH02135421A - マトリックス表示パネルの階調表示制御駆動装置 - Google Patents
マトリックス表示パネルの階調表示制御駆動装置Info
- Publication number
- JPH02135421A JPH02135421A JP63291234A JP29123488A JPH02135421A JP H02135421 A JPH02135421 A JP H02135421A JP 63291234 A JP63291234 A JP 63291234A JP 29123488 A JP29123488 A JP 29123488A JP H02135421 A JPH02135421 A JP H02135421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- time constant
- compensation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、 ＥＬ（１１／クトロ弓ミネブセシλ）、
ＰＤＰ（）０ラス゛マ）等の容量性表示素子で構成され
たマトリックス表示パネルの階調制御駆動装置に関する
ものである。
ＰＤＰ（）０ラス゛マ）等の容量性表示素子で構成され
たマトリックス表示パネルの階調制御駆動装置に関する
ものである。
従来の技術
容量性表示素子のマトリックス表示装置として薄膜ＥＬ
表示装置を例にとって述べる。ＥＬ表示パネルのマトリ
ックス電極は、一般にデータ電極はＩＴＯ透明電極、走
査電極はアルミ電極で構成されている。各電極抵抗値は
材料の違いによりＩＴＯ電極抵抗）アルミ電極抵抗とな
るので表示素子への充電時定数は、殆どＩＴＯ透明電極
抵抗値で決まってしまう。データ電極側から見た負荷の
等価回路は第７図に示すような抵抗「と容量ＣによるＮ
段連続π形回路で示される。ここでｒはｌピッチ当りの
ＩＴＯ電極抵抗、Ｃは１表示素子当りのＥＬ容量モして
ｎは走査電極数に相当する。
表示装置を例にとって述べる。ＥＬ表示パネルのマトリ
ックス電極は、一般にデータ電極はＩＴＯ透明電極、走
査電極はアルミ電極で構成されている。各電極抵抗値は
材料の違いによりＩＴＯ電極抵抗）アルミ電極抵抗とな
るので表示素子への充電時定数は、殆どＩＴＯ透明電極
抵抗値で決まってしまう。データ電極側から見た負荷の
等価回路は第７図に示すような抵抗「と容量ＣによるＮ
段連続π形回路で示される。ここでｒはｌピッチ当りの
ＩＴＯ電極抵抗、Ｃは１表示素子当りのＥＬ容量モして
ｎは走査電極数に相当する。
この等価回路における入力電圧ｖ１に対する出力電圧Ｖ
ｏの伝達特性が第８図である。時間ｔに対する入力電圧
Ｖｉと出力電圧Ｖｏの関係は、次式で示される。
ｏの伝達特性が第８図である。時間ｔに対する入力電圧
Ｖｉと出力電圧Ｖｏの関係は、次式で示される。
Ｖｉ／Ｖｏ＝δ＝（１−４／ｖｒ ）−Σａ（ＡφＥｘ
ｐ−（Ｂ４））但し Σａ： ａ＝Ｏ〜ｏ。
ｐ−（Ｂ４））但し Σａ： ａ＝Ｏ〜ｏ。
Ａ＝（−１）”／（２ａ＋１） Ｂ＝（２ａ＋１
）・ｙｒ ２／４Ｔ＝ｔ／（ｎｒ−ｎｃ） 上式を簡易化するとδ（ｎ、 ｔ）”； １−Ｅｘｐ−
（２−０〜２．３）Ｔとなる。
）・ｙｒ ２／４Ｔ＝ｔ／（ｎｒ−ｎｃ） 上式を簡易化するとδ（ｎ、 ｔ）”； １−Ｅｘｐ−
（２−０〜２．３）Ｔとなる。
段数ｎが増えるほどｎｔｈのδ勾ｌ（充電率１００χ）
となる時間ｔｎは増大する。通常、２値表示における駆
動電圧のパルス幅ｉｐは最遠点素子（ｎｔｈ）への充電
完了を標準とする必要があるのでｔｐ≧ｔｎとすること
により全素子への充電率を１０Ｏχにしてデータ電極上
のＥＬ表示素子の輝度傾斜が発生しないようにして駆動
される。
となる時間ｔｎは増大する。通常、２値表示における駆
動電圧のパルス幅ｉｐは最遠点素子（ｎｔｈ）への充電
完了を標準とする必要があるのでｔｐ≧ｔｎとすること
により全素子への充電率を１０Ｏχにしてデータ電極上
のＥＬ表示素子の輝度傾斜が発生しないようにして駆動
される。
発明が解決しようする課題
マトリックス表示パネルの階調表示を行なうことを考え
た場合、その駆動方法として駆動パルス電圧の印加回数
を制御する周波数変調（以下、団と称す。）・駆動パル
ス電圧のパルス幅を制御するパルス幅変調（以下、Ｐ讐
門と称す。）・駆動パルス電圧の印加電圧を制御する振
幅変調（以下、ＡＭと称す。）の各制御法がある。四阿
制御及びＡＭ制御には、これらの制御回路を内蔵した専
用のドライバが必要であり回路構成の簡単なＰＷＭ制御
用ドライバのほうが安価である。
た場合、その駆動方法として駆動パルス電圧の印加回数
を制御する周波数変調（以下、団と称す。）・駆動パル
ス電圧のパルス幅を制御するパルス幅変調（以下、Ｐ讐
門と称す。）・駆動パルス電圧の印加電圧を制御する振
幅変調（以下、ＡＭと称す。）の各制御法がある。四阿
制御及びＡＭ制御には、これらの制御回路を内蔵した専
用のドライバが必要であり回路構成の簡単なＰＷＭ制御
用ドライバのほうが安価である。
薄膜ＥＬパネルのような容量性素子をＰ讐−制御法で階
調表示させた場合、各表示素子の充電時定数が異なるた
め充電電圧の不均一で輝度傾斜を生じ階調差が分かりに
くくなり、特に充電時定数差が大きい時や多階調表示の
時には部分的に階調表示ができなくなってしまう。それ
故、一般に駆動パルス幅ｔｐをｔｐ≧ｔｎの条件とした
閉またはＡＭ制御法が用いられる。
調表示させた場合、各表示素子の充電時定数が異なるた
め充電電圧の不均一で輝度傾斜を生じ階調差が分かりに
くくなり、特に充電時定数差が大きい時や多階調表示の
時には部分的に階調表示ができなくなってしまう。それ
故、一般に駆動パルス幅ｔｐをｔｐ≧ｔｎの条件とした
閉またはＡＭ制御法が用いられる。
ところで駆動パルス幅ｔｐは素子への充電時定数、走査
電極数およびフレーム数などにより必然的に決ってしま
う。特に高解像度化や大面積化をはかったパネルにおい
ては、ＦＭ制御法は時間的制約で階調数に限度があり多
階調表示には向かない。又、ＡＭ制御法は容量性負荷パ
ネルにとって最良の駆動法と言えるが、高耐圧大電流タ
イプの４Ｍ制御用ドライバはまだ開発レベルで非常に高
価であるという問題点を有していた。
電極数およびフレーム数などにより必然的に決ってしま
う。特に高解像度化や大面積化をはかったパネルにおい
ては、ＦＭ制御法は時間的制約で階調数に限度があり多
階調表示には向かない。又、ＡＭ制御法は容量性負荷パ
ネルにとって最良の駆動法と言えるが、高耐圧大電流タ
イプの４Ｍ制御用ドライバはまだ開発レベルで非常に高
価であるという問題点を有していた。
本発明はかかる従来技術の課題にかえりみ、ＰＷＭ制御
用ドライバの四阿制御の補償により輝度傾斜をなくして
多階調表示を可能にした安価な容量性マトリックス表示
パネルの階調表示制御駆動装置を提供することを目的と
する。
用ドライバの四阿制御の補償により輝度傾斜をなくして
多階調表示を可能にした安価な容量性マトリックス表示
パネルの階調表示制御駆動装置を提供することを目的と
する。
課題を解決するための手段
本発明は、容量性マトリックス表示パネルと、データ電
極に接続されたＰＷＭＷ御回路を有するデータ側ドライ
バと、走査電極に接続された走査側ドライバと、走査側
選択電極に対応して充電時定数を補償する第１時定数補
償回路と、一走査期間の表示データ数に対応して充電時
定数を補償する第２時定数補償回路と、前記第１・第２
時定数補償回路の出力に対応して前記Ｐ％ＪＭ制御回路
のクロック周波数を制御する周波数可変回路を備えたマ
トリックス表示パネルの階調表示制御駆動装置である。
極に接続されたＰＷＭＷ御回路を有するデータ側ドライ
バと、走査電極に接続された走査側ドライバと、走査側
選択電極に対応して充電時定数を補償する第１時定数補
償回路と、一走査期間の表示データ数に対応して充電時
定数を補償する第２時定数補償回路と、前記第１・第２
時定数補償回路の出力に対応して前記Ｐ％ＪＭ制御回路
のクロック周波数を制御する周波数可変回路を備えたマ
トリックス表示パネルの階調表示制御駆動装置である。
作用
本発明は前記した構成により、Ｐ％１１Ｍ制御回路を内
蔵したデータ側ドライバでＰＷＭＷ御した場合のデータ
電極抵抗と各表示素子容量とによる充電時定数に起因し
た充電電圧の不均一を補償するために、データ側ドライ
バからの最近点素子から最遠点素子までの各表示素子に
対する充電時定数の変化を走査側選択電極に対応した補
償係数αを発生する第１時定数補償回路で前記最遠点素
子の時定数を基準とした時定数補償を行うと共に一走査
期間の表示データ数に関係した充電時定数の変化を補償
係数βを発生する第２時定数補償回路で時定数補償を行
い、前記第１・第２時定数補償回路の補償係数α・βで
制御された周波数可変回路の出力信号を前記ＰＷＭＷ御
回路のクロック信号とし、走査側選択電極及び表示デー
タ数に対応してＰＷＭＷ御出力のパルス幅を標準値より
も狭く可変制御することにより各素子に対する充電電圧
が均一となりデータ電極ラインに沿った輝度傾斜をなく
すことができる。
蔵したデータ側ドライバでＰＷＭＷ御した場合のデータ
電極抵抗と各表示素子容量とによる充電時定数に起因し
た充電電圧の不均一を補償するために、データ側ドライ
バからの最近点素子から最遠点素子までの各表示素子に
対する充電時定数の変化を走査側選択電極に対応した補
償係数αを発生する第１時定数補償回路で前記最遠点素
子の時定数を基準とした時定数補償を行うと共に一走査
期間の表示データ数に関係した充電時定数の変化を補償
係数βを発生する第２時定数補償回路で時定数補償を行
い、前記第１・第２時定数補償回路の補償係数α・βで
制御された周波数可変回路の出力信号を前記ＰＷＭＷ御
回路のクロック信号とし、走査側選択電極及び表示デー
タ数に対応してＰＷＭＷ御出力のパルス幅を標準値より
も狭く可変制御することにより各素子に対する充電電圧
が均一となりデータ電極ラインに沿った輝度傾斜をなく
すことができる。
実施例
以下に、本発明の実施例を図面に基づいて説明する。
第１図は本発明の第１の実施例におけるマトリックス表
示パネルの階調表示制御駆動装置のブロック図を示すも
のである。第１図において、１は表示素子にＥＬを使用
したｘ−■マトリックス電極構成のＥＬ表示パネル、２
はＥＬ表示パネル１のデータ電極、３はＥＬ表示パネル
１の走査電極、４はパルス幅変調制御回路５（以下、パ
ルス幅変調制御はＰＷＭＷ御と称す）及びプッシュプル
型ドライバ６とで構成されるデータ側ドライバ、７は走
査側ドライバ、８は走査側ドライバ７を介して表示素子
に書き込みパルスを供給するための書き込みパルス発生
回路、９はＰ％１１Ｍ制御回路５を制御するためのクロ
ック周波数可変回路である。尚、データ側ドライバ４の
ＰＷＭＷ御回路５は第２図に示すようにクロック信号Ｃ
ＫＩでデータ信号を転送するシフトレジスタ回路１６、
その出力を一走査期間メモリさせるラッチ回路１７、Ｐ
ＷＭＷ御をするためにクロック信号ＣＫ２をカウントす
るパルスカウンタ回路１８、そしてデータ信号内容に対
応してパルスカウンタ回路１８の出力を選択するパルス
幅セレクタ回路１９とで構成される。例えば、１６階調
表示を行うにはデータ信号としてＤＯ〜口３の４ｂｉｔ
及びパルスカウンタ回路出力が４ｂｉｔ必要である。
示パネルの階調表示制御駆動装置のブロック図を示すも
のである。第１図において、１は表示素子にＥＬを使用
したｘ−■マトリックス電極構成のＥＬ表示パネル、２
はＥＬ表示パネル１のデータ電極、３はＥＬ表示パネル
１の走査電極、４はパルス幅変調制御回路５（以下、パ
ルス幅変調制御はＰＷＭＷ御と称す）及びプッシュプル
型ドライバ６とで構成されるデータ側ドライバ、７は走
査側ドライバ、８は走査側ドライバ７を介して表示素子
に書き込みパルスを供給するための書き込みパルス発生
回路、９はＰ％１１Ｍ制御回路５を制御するためのクロ
ック周波数可変回路である。尚、データ側ドライバ４の
ＰＷＭＷ御回路５は第２図に示すようにクロック信号Ｃ
ＫＩでデータ信号を転送するシフトレジスタ回路１６、
その出力を一走査期間メモリさせるラッチ回路１７、Ｐ
ＷＭＷ御をするためにクロック信号ＣＫ２をカウントす
るパルスカウンタ回路１８、そしてデータ信号内容に対
応してパルスカウンタ回路１８の出力を選択するパルス
幅セレクタ回路１９とで構成される。例えば、１６階調
表示を行うにはデータ信号としてＤＯ〜口３の４ｂｉｔ
及びパルスカウンタ回路出力が４ｂｉｔ必要である。
以上のように構成された本実施例について、第３図及び
第４図に基づいてその動作を説明する。
第４図に基づいてその動作を説明する。
データ側ドライバ４の出力は１〜ｍのデータ電極２に接
続され、走査側ドライバ７の出力は１〜ｎの走査電極３
に接続されている。各電極の交点にはＥＬ表表示素子容
量−Ｅｍｎが介在する。通常はＥＬ表示素子に対しデー
タ側ドライバ４に供給される変調電圧Ｖ−と書き込みパ
ルス発生回路８に供給される書き込み電圧−Ｖｗとが同
時に印加されて線順次走査を終了後、書き込み電圧−Ｖ
ｗと逆極性のリフレッシュ電圧Ｖ「を走査側ドライバ７
より印加することによりｌフレームに２回発光させる。
続され、走査側ドライバ７の出力は１〜ｎの走査電極３
に接続されている。各電極の交点にはＥＬ表表示素子容
量−Ｅｍｎが介在する。通常はＥＬ表示素子に対しデー
タ側ドライバ４に供給される変調電圧Ｖ−と書き込みパ
ルス発生回路８に供給される書き込み電圧−Ｖｗとが同
時に印加されて線順次走査を終了後、書き込み電圧−Ｖ
ｗと逆極性のリフレッシュ電圧Ｖ「を走査側ドライバ７
より印加することによりｌフレームに２回発光させる。
この駆動方法は一斉反転リフレッシュ駆動と呼ばれてい
る。
る。
第７図及び第８図で示したようにＥ１表示素子への充電
電圧はデータ側ドライバ４に対して最近点表示素子Ｅｘ
ｔ（但しｘ ： ｌ ＝ ｍ ）から最遠点表示素子Ｅ
ｘｎに向かうほど充電時定数が大きくなるのでＰＷ門副
制御行うと近点表示素子と遠点表示素子との充電電圧差
が顕著になり、全素子に対して均一な変調電圧を供給す
ることができず、結果としてデータ電極ライン方向に輝
度傾斜が生じてしまう。
電圧はデータ側ドライバ４に対して最近点表示素子Ｅｘ
ｔ（但しｘ ： ｌ ＝ ｍ ）から最遠点表示素子Ｅ
ｘｎに向かうほど充電時定数が大きくなるのでＰＷ門副
制御行うと近点表示素子と遠点表示素子との充電電圧差
が顕著になり、全素子に対して均一な変調電圧を供給す
ることができず、結果としてデータ電極ライン方向に輝
度傾斜が生じてしまう。
この解決のために、本実施例ではデータ側ドライバ４の
ＰＷＭ制御におけるパルス幅を決定するクロック信号Ｃ
Ｋ２について、クロック周波数可変回路９にて各表示素
子に対応した充電時定数の補償値で可変制御した信号を
クロック信号ＣＫ２とすることにより同一階調表示レベ
ルに対して各表示素子への変調電圧Ｖｍの供給時間を変
えて充電電圧を一定にし輝度の均一化を図っている。尚
、ここては走査順序はデータ側ドライバ４の最近点を１
番目、最遠点をｎ番目として線順次走査を行うものとす
る。
ＰＷＭ制御におけるパルス幅を決定するクロック信号Ｃ
Ｋ２について、クロック周波数可変回路９にて各表示素
子に対応した充電時定数の補償値で可変制御した信号を
クロック信号ＣＫ２とすることにより同一階調表示レベ
ルに対して各表示素子への変調電圧Ｖｍの供給時間を変
えて充電電圧を一定にし輝度の均一化を図っている。尚
、ここては走査順序はデータ側ドライバ４の最近点を１
番目、最遠点をｎ番目として線順次走査を行うものとす
る。
第３図にクロック周波数可変回路９のブロック図を示す
。この回路では、各表示素子に対して（１）走査側選択
電極に対応してデータ電極抵抗ｒと表示素子容量ｃで決
まる充電時定数を補償する第１時定数補償回路２０と（
２）一走査期間の表示データ数に対応して充電時定数を
補償する第２時定数補償回路２１の２系統の時定数補償
回路により補償が行われる。
。この回路では、各表示素子に対して（１）走査側選択
電極に対応してデータ電極抵抗ｒと表示素子容量ｃで決
まる充電時定数を補償する第１時定数補償回路２０と（
２）一走査期間の表示データ数に対応して充電時定数を
補償する第２時定数補償回路２１の２系統の時定数補償
回路により補償が行われる。
第１時定数補償回路２０は、カウンタ回路ＩＯとＲＯＭ
１１で構成され、線順次走査を行うための走査側シフト
信号ＣＫＳをカウンタ回路１０でカウントし、選択電極
と同期したカウント出力をアドレス信号としたＲＯＭ１
１に送る。ＲＯＭ１１では、アドレス信号に対応して予
め設定された補償係数αが出力される。ＲＯＭ１１の補
償係数αは、第４図（ａ）の実線で示すような走査ライ
ンに対して選択電極が第１番目で最大値、第ｎ番目で最
小値となり、関数をｆ（α）とすれば前記δ（ｎ、ｔ）
の逆特性で示されるような指数間数の値をとる。
１１で構成され、線順次走査を行うための走査側シフト
信号ＣＫＳをカウンタ回路１０でカウントし、選択電極
と同期したカウント出力をアドレス信号としたＲＯＭ１
１に送る。ＲＯＭ１１では、アドレス信号に対応して予
め設定された補償係数αが出力される。ＲＯＭ１１の補
償係数αは、第４図（ａ）の実線で示すような走査ライ
ンに対して選択電極が第１番目で最大値、第ｎ番目で最
小値となり、関数をｆ（α）とすれば前記δ（ｎ、ｔ）
の逆特性で示されるような指数間数の値をとる。
第２時定数補償回路２１は、カウンタ回路１２とＲＯＭ
１３で構成され、表示情報データの転送データ信号Ｏ１
をデータクロック信号ＣＫＤと対応させながらカウンタ
回路１２により一走査期間中の表示（発光または非発光
）データ数をカウントし、その出力をアドレス信号とす
るＲＯＭ１３に送る。
１３で構成され、表示情報データの転送データ信号Ｏ１
をデータクロック信号ＣＫＤと対応させながらカウンタ
回路１２により一走査期間中の表示（発光または非発光
）データ数をカウントし、その出力をアドレス信号とす
るＲＯＭ１３に送る。
ＲＯＭ１３ではアドレス信号により得られる表示比率に
対応して予め設定された補償係数βが出力される。表示
比率に対する充電時定数の影響を簡単に述べると、容量
結合されたマトリックス電極構成により走査側選択電極
ライン上におけるデータ電極２の選択電極と非選択電極
間で充電ループを形成するため表示率が０．１００χで
最小値、５０χで最大値（最小値の２倍）の一次関数の
値をとる。そのため第２時定数補償回路１３の補償係数
βは、第４図（ｂ）に示すような表示比率が０．１００
χで最大値、５０χで最小値とした逆特性の一次関数の
値である。これら補償係数α、βはパネル仕様から求め
ることができるのでメモリに予め記憶させておけばよい
。
対応して予め設定された補償係数βが出力される。表示
比率に対する充電時定数の影響を簡単に述べると、容量
結合されたマトリックス電極構成により走査側選択電極
ライン上におけるデータ電極２の選択電極と非選択電極
間で充電ループを形成するため表示率が０．１００χで
最小値、５０χで最大値（最小値の２倍）の一次関数の
値をとる。そのため第２時定数補償回路１３の補償係数
βは、第４図（ｂ）に示すような表示比率が０．１００
χで最大値、５０χで最小値とした逆特性の一次関数の
値である。これら補償係数α、βはパネル仕様から求め
ることができるのでメモリに予め記憶させておけばよい
。
ＲＯＭ１１１３からの補償係数α・βの出力は加算器１
４で加算した後、Ｄ／Ａ変換回路２２をへて電圧制御発
振回路（ＶＣＯ） １５の制御電圧として動作させる。
４で加算した後、Ｄ／Ａ変換回路２２をへて電圧制御発
振回路（ＶＣＯ） １５の制御電圧として動作させる。
そしてｖＣＯ出力は、Ｐ％ｌ１Ｍ制御回路５におけるパ
ルスカウンタ回路１８のクロック信号Ｃに２として供給
する。電圧制御発振回路１５の発振周波数は、制御電圧
に比例して変化するものとする。それ故、補償係数が大
きいほど高い周波数、小さいほど低い周波数になる。尚
、ＲＯＭ１１、１３からの補償係数α・βの出力は、上
記した動作からもわかるように一走査期間毎に変化する
。
ルスカウンタ回路１８のクロック信号Ｃに２として供給
する。電圧制御発振回路１５の発振周波数は、制御電圧
に比例して変化するものとする。それ故、補償係数が大
きいほど高い周波数、小さいほど低い周波数になる。尚
、ＲＯＭ１１、１３からの補償係数α・βの出力は、上
記した動作からもわかるように一走査期間毎に変化する
。
一方、カウンタ回路１８はクロック信号Ｃに２をカウン
トした出力なので、その出力パルス幅はクロック信号Ｃ
に２の周波数に反比例し補償係数が大きいほど狭く、補
償係数が小さいほど広くなる。クロック信号ＣＫ２の標
準周波数は、補償係数α・βが最小値（走査側選択電極
が第ｎ番目でかつ表示比率が５０Ｉ）に設定される。こ
の設定により走査側選択電極が第１〜第ｎ−１番目に対
して補償係数α、表示比率が≠５０Ｘに対して補償係数
βの各補償でクロック信号ＣＫ２の周波数が高くなり、
パルスカウンタ回路１８の出力パルス幅は狭くなる。
トした出力なので、その出力パルス幅はクロック信号Ｃ
に２の周波数に反比例し補償係数が大きいほど狭く、補
償係数が小さいほど広くなる。クロック信号ＣＫ２の標
準周波数は、補償係数α・βが最小値（走査側選択電極
が第ｎ番目でかつ表示比率が５０Ｉ）に設定される。こ
の設定により走査側選択電極が第１〜第ｎ−１番目に対
して補償係数α、表示比率が≠５０Ｘに対して補償係数
βの各補償でクロック信号ＣＫ２の周波数が高くなり、
パルスカウンタ回路１８の出力パルス幅は狭くなる。
このような制御によって動作状態を前記したような標準
周波数時の走査側電極が第ｎ番目でかつ表示比率が５０
％の状態に正規化される。これによって充電時定数の小
さい表示素子はど標準より狭いパルス幅の変調電圧Ｖｍ
が印加され、結果として充電時定数の大小と無関係に各
表示素子には指定された階調レベルに相当する変調電圧
ＶＪＩ＋’が均一に充電され、輝度傾斜をなくすことが
できる。
周波数時の走査側電極が第ｎ番目でかつ表示比率が５０
％の状態に正規化される。これによって充電時定数の小
さい表示素子はど標準より狭いパルス幅の変調電圧Ｖｍ
が印加され、結果として充電時定数の大小と無関係に各
表示素子には指定された階調レベルに相当する変調電圧
ＶＪＩ＋’が均一に充電され、輝度傾斜をなくすことが
できる。
第５図はクロック周波数可変回路９の他の構成ブロック
図である。第３図との相違はパルスカウンタ回路１８の
クロック信号Ｃに２として使う可変周波数発振回路の構
成で、ここでは発掘回路２３の発振出力信号とカウンタ
回路２４に入力すると共に、加算器１４の出力でカウン
タ回路２４０発振出力信号に対するカウント数を制御す
ることによってカウンタ回路２４のパルス出力間隔を変
化させパルスカウンタ回路１８のクロック信号Ｃに２と
したものである。この構成では、ディジタル信号処理で
制御できるので第３図に示すＤ／Ａ変換回路２２が不要
となる。尚、データクロック信号ＣＫＤが、一走査期間
周波数よりも十分に高い周波数であるならば発掘回路２
３の発振出力信号の代わりに利用してもよい。
図である。第３図との相違はパルスカウンタ回路１８の
クロック信号Ｃに２として使う可変周波数発振回路の構
成で、ここでは発掘回路２３の発振出力信号とカウンタ
回路２４に入力すると共に、加算器１４の出力でカウン
タ回路２４０発振出力信号に対するカウント数を制御す
ることによってカウンタ回路２４のパルス出力間隔を変
化させパルスカウンタ回路１８のクロック信号Ｃに２と
したものである。この構成では、ディジタル信号処理で
制御できるので第３図に示すＤ／Ａ変換回路２２が不要
となる。尚、データクロック信号ＣＫＤが、一走査期間
周波数よりも十分に高い周波数であるならば発掘回路２
３の発振出力信号の代わりに利用してもよい。
第６図は、本発明の第２の実施例を示すマトリックス表
示パネルの階調表示制御装置のブロック図であり、デー
タ電極２が奇数データ電極２ａと偶数データ電極２ｂの
上下に２分割されたＥＬ表示パネル１の場合である。尚
、この図では走査電極３に接続される走査側ドライバ７
や書き込みパルス発生回路８等は省略している。奇数デ
ータ電極２ａに奇数電極データ側ドライバ４ａ、偶数デ
ータ電極２１】に偶数電極データ側ドライバ４ｂが接続
されている。走査電極３の走査順序は、奇数電極データ
側ドライバ４ａ側を第１番目、偶数電極データ側ドライ
バ４ｈ側を第ｎ番目とする。
示パネルの階調表示制御装置のブロック図であり、デー
タ電極２が奇数データ電極２ａと偶数データ電極２ｂの
上下に２分割されたＥＬ表示パネル１の場合である。尚
、この図では走査電極３に接続される走査側ドライバ７
や書き込みパルス発生回路８等は省略している。奇数デ
ータ電極２ａに奇数電極データ側ドライバ４ａ、偶数デ
ータ電極２１】に偶数電極データ側ドライバ４ｂが接続
されている。走査電極３の走査順序は、奇数電極データ
側ドライバ４ａ側を第１番目、偶数電極データ側ドライ
バ４ｈ側を第ｎ番目とする。
このような構成においては、走査側選択電極の表示比率
に対応した充電時定数の補償係数βに関しては第１の実
施例と同様であるが、走査側選択電極に対するデータ電
極方向の時定数に関しては第ｎ／２番目選択電極（中央
）を境にして奇数データ電極２ａと偶数データ電極２ｂ
では正反対の特性になる。そのためデータ電極方向の充
電時定数を補償する補償係数αは、奇数電極データ側ド
ライバ２ａと偶数電極データ側ドライバ２ｂとでは前記
同様に第４図（ａ）に示すような第ｎ／２番目を線対称
とするαａ（実線）、αｂ（破線）の補償特性にする必
要がある。
に対応した充電時定数の補償係数βに関しては第１の実
施例と同様であるが、走査側選択電極に対するデータ電
極方向の時定数に関しては第ｎ／２番目選択電極（中央
）を境にして奇数データ電極２ａと偶数データ電極２ｂ
では正反対の特性になる。そのためデータ電極方向の充
電時定数を補償する補償係数αは、奇数電極データ側ド
ライバ２ａと偶数電極データ側ドライバ２ｂとでは前記
同様に第４図（ａ）に示すような第ｎ／２番目を線対称
とするαａ（実線）、αｂ（破線）の補償特性にする必
要がある。
それ故、奇数電極データ側ドライバ４ａに対しては、第
１時定数補償回路２０ａで出力された補償係数αａと第
２時定数補償回路２１で出力された補償係数βを加算器
１４ａを介して制御した電圧制御発振回路１５ａの出力
をクロック信号Ｃに２ａとし、偶数電極データ側ドライ
バに対しては第１時定数補償回路２０ｂで出力された補
償係数αｂと第２時定数補償回路２１で出力された補償
係数βを加算器１４ｂを介して制御した電圧制御発振回
路１５ｂの出力をクロック信号ＣＫ２ｂとする２系統の
クロック周波数可変回路の制御により、第１の実施例と
同様に輝度傾斜が表示パネル全体で補償される。
１時定数補償回路２０ａで出力された補償係数αａと第
２時定数補償回路２１で出力された補償係数βを加算器
１４ａを介して制御した電圧制御発振回路１５ａの出力
をクロック信号Ｃに２ａとし、偶数電極データ側ドライ
バに対しては第１時定数補償回路２０ｂで出力された補
償係数αｂと第２時定数補償回路２１で出力された補償
係数βを加算器１４ｂを介して制御した電圧制御発振回
路１５ｂの出力をクロック信号ＣＫ２ｂとする２系統の
クロック周波数可変回路の制御により、第１の実施例と
同様に輝度傾斜が表示パネル全体で補償される。
以上のように、表示素子の走査側選択電極に対応したデ
ータ電極の充電時定数の補償係数αと一走査期間の表示
データ数に対応した充電時定数の補償係数βでＰ％Ｉ！
Ｍ制御用データ側ドライバのＰＷＭ制御クロック周波数
を制御することにより充電時定数に起因した輝度傾斜を
なくし多階調表示を可能にするものである。補償係数α
・βは、第４図（ａ）（ｂ）で示す特性に限定されるこ
となく周波数可変回路の特性によっては逆特性にする必
要がある。又、薄膜Ｅ１表示パネルの駆動法として一斉
反転リフレッシュ駆動法にて述べたが、これに限らずフ
レーム反転駆動法など他の駆動法であっても何等差し支
えない。尚、本実施例では薄膜Ｅし表示パネルについて
述べたがＰＤＰ等、容量性負荷からなるマトリックス表
示パネルであれば有効であることは言うまでもない。
ータ電極の充電時定数の補償係数αと一走査期間の表示
データ数に対応した充電時定数の補償係数βでＰ％Ｉ！
Ｍ制御用データ側ドライバのＰＷＭ制御クロック周波数
を制御することにより充電時定数に起因した輝度傾斜を
なくし多階調表示を可能にするものである。補償係数α
・βは、第４図（ａ）（ｂ）で示す特性に限定されるこ
となく周波数可変回路の特性によっては逆特性にする必
要がある。又、薄膜Ｅ１表示パネルの駆動法として一斉
反転リフレッシュ駆動法にて述べたが、これに限らずフ
レーム反転駆動法など他の駆動法であっても何等差し支
えない。尚、本実施例では薄膜Ｅし表示パネルについて
述べたがＰＤＰ等、容量性負荷からなるマトリックス表
示パネルであれば有効であることは言うまでもない。
発明の詳細
な説明したように、本発明によれば、容量性マトリック
ス表示パネルの駆動に際してＰＷＭ制御回路を内蔵した
データ側ドライバを使用してＰｌｉ１Ｍ制御回路のクロ
ック周波数を補償回路で制御することにより輝度傾斜を
なくし見かけ上、表示素子にはへＭ制御法と同等な電圧
が印加され多階調表示を容易に、かつ低コストで実現す
ることができ、その実用的効果は大きい。
ス表示パネルの駆動に際してＰＷＭ制御回路を内蔵した
データ側ドライバを使用してＰｌｉ１Ｍ制御回路のクロ
ック周波数を補償回路で制御することにより輝度傾斜を
なくし見かけ上、表示素子にはへＭ制御法と同等な電圧
が印加され多階調表示を容易に、かつ低コストで実現す
ることができ、その実用的効果は大きい。
第１図は本発明の第１の実施例におけるマトリックス表
示パネルの階調表示制御駆動装置装置のブロック図、第
２図は同実施例におけるＰ％ｌ１Ｍ制御回路を内蔵した
データ側ドライバのブロック図、第３図は同実施例にお
けるＰＷＭ制御回路のクロック周波数を制御するクロッ
ク周波数可変回路のブロック図、第４図は同実施例にお
けるクロック周波数可変回路の時定数補償回路の補償係
数α・βの特性グラフ、第５図は同実施例におけるクロ
ック周波数可変回路の他の構成のブロック図、第６図は
第２の実施例におけるマトリックス表示パネルの階調表
示制御装置のブロック図、第７図は容量性マトリックス
表示パネルの等価回路であるＮ段連続π形回路図、第８
図はＮ段連続π形回路の伝達特性グラフである。 ｌ・・・ＥＬ表示パネル、４・・・データ側ドライバ、
５・・・パルス幅変調制御回路、９・・・クロック周波
数可変回路、１Ｏ１１２・・・カウンタ回路、１１１３
・・・ＲＯＭ、１５・・・電圧制御発振回路、２０・・
・第１時定数補償回路、２１・・・第２時定数補償回路
代理人の氏名 弁理士 粟野重孝 はか１名菓 図 第 図 第１時定数補イ寓回路 走−沓ライン 箋２時定数補償口路 表示データ比率 第 図 第 図 第 図 ］ 第 図
示パネルの階調表示制御駆動装置装置のブロック図、第
２図は同実施例におけるＰ％ｌ１Ｍ制御回路を内蔵した
データ側ドライバのブロック図、第３図は同実施例にお
けるＰＷＭ制御回路のクロック周波数を制御するクロッ
ク周波数可変回路のブロック図、第４図は同実施例にお
けるクロック周波数可変回路の時定数補償回路の補償係
数α・βの特性グラフ、第５図は同実施例におけるクロ
ック周波数可変回路の他の構成のブロック図、第６図は
第２の実施例におけるマトリックス表示パネルの階調表
示制御装置のブロック図、第７図は容量性マトリックス
表示パネルの等価回路であるＮ段連続π形回路図、第８
図はＮ段連続π形回路の伝達特性グラフである。 ｌ・・・ＥＬ表示パネル、４・・・データ側ドライバ、
５・・・パルス幅変調制御回路、９・・・クロック周波
数可変回路、１Ｏ１１２・・・カウンタ回路、１１１３
・・・ＲＯＭ、１５・・・電圧制御発振回路、２０・・
・第１時定数補償回路、２１・・・第２時定数補償回路
代理人の氏名 弁理士 粟野重孝 はか１名菓 図 第 図 第１時定数補イ寓回路 走−沓ライン 箋２時定数補償口路 表示データ比率 第 図 第 図 第 図 ］ 第 図
Claims (5)
- （１）データ電極と走査電極が直交した容量性表示素子
からなるマトリックス表示パネルと、変調電圧を供給す
るデータ電極に接続されたパルス幅変調制御回路を有す
るデータ側ドライバと、書き込み電圧を供給する走査側
電極に接続された走査側ドライバと、走査側選択電極に
対応して充電時定数を補償係数αで補償する第１時定数
補償回路と、一走査期間の表示データ数に対応して充電
時定数を補償係数βで補償する第２時定数補償回路と、
前記第１・第２時定数補償回路の補償係数α・β出力に
対応して前記パルス幅変調制御回路のクロック周波数を
制御する周波数可変回路を備えたことを特徴とするマト
リックス表示パネルの階調表示制御駆動装置。 - （２）第１時定数補償回路の補償係数αは走査選択電極
の第１番目を最大値（最小値）、最終番目を最小値（最
大値）とする指数関数とし、第２時定数補償回路の補償
係数βは一走査期間の総データ数に対する発光表示デー
タ数比率が０及び１００％で最大値（最小値）、５０％
で最小値（最大値）となる一次関数としたことを特徴と
する請求項１記載のマトリックス表示パネルの階調表示
制御駆動装置。 - （３）第１時定数補償回路は走査シフト信号を入力とす
るカウンタ回路１０と、その出力をアドレス信号とする
補償係数αがメモリされたＲＯＭ１１で構成し、第２時
定数補償回路は転送データ信号とデータクロック信号を
入力とするカウンタ回路１２と、その出力をアドレス信
号とする補償係数βがメモリされたＲＯＭ１３で構成し
、周波数可変回路は電圧制御発信回路（ＶＣＯ）１５で
構成したことを特徴とする請求項１記載のマトリックス
表示パネルの階調表示制御駆動装置。 - （４）第１時定数補償回路は走査シフト信号を入力とす
るカウンタ回路１０と、その出力をアドレス信号とする
補償係数αがメモリされたＲＯＭ１１で構成し、第２時
定数補償回路は転送データ信号とデータクロック信号を
入力とするカウンタ回路１２と、その出力をアドレス信
号とする補償係数βがメモリされたＲＯＭ１３で構成し
、周波数可変回路は発振回路２２と、その出力をクロッ
ク信号、前記補償回路出力を制御信号としたカウンタ回
路２３で構成したことを特徴とする請求項１記載のマト
リックス表示パネルの階調表示制御装置。 - （５）データ電極が奇数群と偶数群の上下に分割された
表示パネルであって、奇数電極データ側ドライバと偶数
電極データ側ドライバのパルス幅変調制御回路のクロッ
ク周波数制御に関し、前記奇数電極データ側ドライバと
前記偶数電極データ側ドライバとで前記第１時定数補償
回路の補償係数αを逆特性の関係にしたことを特徴とす
る請求項１記載のマトリックス表示パネルの階調表示制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291234A JPH02135421A (ja) | 1988-11-17 | 1988-11-17 | マトリックス表示パネルの階調表示制御駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291234A JPH02135421A (ja) | 1988-11-17 | 1988-11-17 | マトリックス表示パネルの階調表示制御駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135421A true JPH02135421A (ja) | 1990-05-24 |
Family
ID=17766213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291234A Pending JPH02135421A (ja) | 1988-11-17 | 1988-11-17 | マトリックス表示パネルの階調表示制御駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135421A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0984422A3 (en) * | 1998-08-31 | 2000-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| JP2004361794A (ja) * | 2003-06-06 | 2004-12-24 | Texas Instr Japan Ltd | パルス信号生成回路および表示装置 |
| US6876339B2 (en) | 1999-12-27 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2005115314A (ja) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | 映像表示装置における輝度制御方法及び装置 |
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
-
1988
- 1988-11-17 JP JP63291234A patent/JPH02135421A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6947060B2 (en) | 1998-02-16 | 2005-09-20 | Canon Kabushiki Kaisha | Image forming apparatus, electron beam apparatus, modulation circuit, and image-forming apparatus driving method |
| EP0984422A3 (en) * | 1998-08-31 | 2000-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| KR100676091B1 (ko) * | 1998-08-31 | 2007-02-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 및 이의 구동 방법 |
| US7190360B1 (en) | 1998-08-31 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US7782315B2 (en) | 1998-08-31 | 2010-08-24 | Semiconductor Energy Laboratory Co., Ltd | Display device and method of driving the same |
| US6876339B2 (en) | 1999-12-27 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2004361794A (ja) * | 2003-06-06 | 2004-12-24 | Texas Instr Japan Ltd | パルス信号生成回路および表示装置 |
| JP2005115314A (ja) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | 映像表示装置における輝度制御方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172108A (en) | Multilevel image display method and system | |
| CN100492484C (zh) | 有源矩阵型显示器件及其驱动方法 | |
| US4926168A (en) | Liquid crystal display device having a randomly determined polarity reversal frequency | |
| EP1455335B1 (en) | Digitally driven type display device | |
| JP2906057B2 (ja) | 液晶表示装置 | |
| US6421040B2 (en) | Drive method, a drive circuit and a display device for liquid crystal cells | |
| US4908613A (en) | Display device | |
| US6906692B2 (en) | Liquid crystal device, liquid crystal driving device and method of driving the same and electronic equipment | |
| JPH11231835A (ja) | 表示装置 | |
| US5657041A (en) | Method for driving a matrix liquid crystal display panel with reduced cross-talk and improved brightness ratio | |
| KR100538782B1 (ko) | 디스플레이장치와 그 구동방법 | |
| US20040041825A1 (en) | Selectively updating pulse width modulated waveforms while driving pixels | |
| JPH02135421A (ja) | マトリックス表示パネルの階調表示制御駆動装置 | |
| US5309150A (en) | Method and apparatus for driving display apparatus | |
| JP2797185B2 (ja) | マトリクス表示パネルの駆動回路 | |
| US5233340A (en) | Method of driving a display device | |
| EP0477014B1 (en) | Display unit having brightness control function | |
| JP2690752B2 (ja) | プラズマディスプレイパネルの輝度調整装置 | |
| US20020011974A1 (en) | Addressing of electroluminescent displays | |
| EP0419184B1 (en) | Method and apparatus for driving a display device | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JP2682850B2 (ja) | プラズマディスプレイパネルの表示駆動回路 | |
| JP2639810B2 (ja) | マトリクス表示パネルの駆動回路 | |
| CN120954316A (zh) | 显示面板及其驱动方法 | |
| JPH0748144B2 (ja) | 表示装置の駆動方法 |