JPH0748144B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JPH0748144B2 JPH0748144B2 JP2611789A JP2611789A JPH0748144B2 JP H0748144 B2 JPH0748144 B2 JP H0748144B2 JP 2611789 A JP2611789 A JP 2611789A JP 2611789 A JP2611789 A JP 2611789A JP H0748144 B2 JPH0748144 B2 JP H0748144B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- brightness
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえばエレクトロルミネッセンス表示装置
などの交流駆動型容量性フラット・マトリクスディスプ
レイパネル（以下、薄膜EL表示装置と呼ぶ）などの表示
装置の駆動方法に関する。
などの交流駆動型容量性フラット・マトリクスディスプ
レイパネル（以下、薄膜EL表示装置と呼ぶ）などの表示
装置の駆動方法に関する。
従来の技術 第６図は、一般的な薄膜EL表示装置の構成を概略的に示
すブロック図である。図において、表示パネル１は薄膜
EL（エレクトロルミネッセンス）素子からなっている。
この薄膜EL素子が、たとえば２重絶縁型薄膜EL素子の場
合には、ガラス基板上に帯状の透明電極を平行に配列
し、この上に誘電物質を積層し、さらにその上にEL層を
積層し、さらにその上に誘電物質を積層して３層構造に
し、その上に透明電極と直交する方向に延びる帯状の背
面電極を平行に配列して構成される。
すブロック図である。図において、表示パネル１は薄膜
EL（エレクトロルミネッセンス）素子からなっている。
この薄膜EL素子が、たとえば２重絶縁型薄膜EL素子の場
合には、ガラス基板上に帯状の透明電極を平行に配列
し、この上に誘電物質を積層し、さらにその上にEL層を
積層し、さらにその上に誘電物質を積層して３層構造に
し、その上に透明電極と直交する方向に延びる帯状の背
面電極を平行に配列して構成される。
表示パネル１では、薄膜EL素子の透明電極がデータ側電
極D1〜D8とされ、また薄膜EL素子の背面電極が走査側電
極S1〜S4とされる。データ側スイッチング回路２は、各
データ側電極D1〜D8に個別的に変調電圧VMを印加するた
めの回路であり、各データ側電極D1〜D8に個別的に接続
されたデータ側出力ポート群３と、各データ側電極D1〜
D8に対応する表示データを受け入れ、その表示データに
応じてデータ側出力ポート群３をオン・オフさせる論理
回路４とを有する。
極D1〜D8とされ、また薄膜EL素子の背面電極が走査側電
極S1〜S4とされる。データ側スイッチング回路２は、各
データ側電極D1〜D8に個別的に変調電圧VMを印加するた
めの回路であり、各データ側電極D1〜D8に個別的に接続
されたデータ側出力ポート群３と、各データ側電極D1〜
D8に対応する表示データを受け入れ、その表示データに
応じてデータ側出力ポート群３をオン・オフさせる論理
回路４とを有する。
走査側スイッチング回路５は、各走査側電極S1〜S4にそ
の線順次に従って書込み電圧VW1,−VW2（VW1＝VW2＋VM
の関係をもつ）を印加するための回路であり、各走査側
電極S1〜S4に個別的に接続された走査側出力ポート群６
と、走査側出力ポート群６を走査側電極S1〜S4の線順次
に従ってオン・オフさせる論理回路７とを有する。駆動
回路８は、一定の基準電圧VDから表示パネル１駆動用の
高電圧を発生させるための回路であり、データ側出力ポ
ート群３に変調電圧VMを提供するための変調駆動回路９
と、走査側出力ポート群６に書込み電圧VW1,−VW2を供
給するための書込み駆動回路10とを有する。
の線順次に従って書込み電圧VW1,−VW2（VW1＝VW2＋VM
の関係をもつ）を印加するための回路であり、各走査側
電極S1〜S4に個別的に接続された走査側出力ポート群６
と、走査側出力ポート群６を走査側電極S1〜S4の線順次
に従ってオン・オフさせる論理回路７とを有する。駆動
回路８は、一定の基準電圧VDから表示パネル１駆動用の
高電圧を発生させるための回路であり、データ側出力ポ
ート群３に変調電圧VMを提供するための変調駆動回路９
と、走査側出力ポート群６に書込み電圧VW1,−VW2を供
給するための書込み駆動回路10とを有する。
駆動論理回路11は、表示データ信号Ｄ、データ転送クロ
ックCK、水平同期信号Ｈ、垂直同期信号Ｖなどの入力信
号に基づいて、表示パネル１の駆動に必要な各種のタイ
ミング信号を発生するための回路である。
ックCK、水平同期信号Ｈ、垂直同期信号Ｖなどの入力信
号に基づいて、表示パネル１の駆動に必要な各種のタイ
ミング信号を発生するための回路である。
上述した薄膜EL表示装置の基本的な表示駆動は、第１、
第２の２つのフィールドにわたる区間を１周期とし、デ
ータ側電極D1〜D8には発光・非発光を決める表示データ
に対応する変調電圧VMを与える一方、走査側電極S1〜S4
には第１フィールドで書込み電圧VW1を、また第２フィ
ールドで書込み電圧−VW2を線順次に与えることによっ
て行われる。この表示駆動によって、データ側電極D1〜
D8と走査側電極S1〜S4が交差する画素Ａに相当する部分
に、書込み電圧VW1,−VW2と変調電圧VMの重畳効果ある
いは相殺効果が生じ、画素Ａには実効電圧として発光し
きい値電圧Vth以上の電圧VW1あるいは発光しきい値電圧
Vth以下の電圧VW2が印加され、これによって各画素Ａが
発光・非発光の状態となり所定の表示が得られる。した
がって、１つの画素Ａに対しては、第１フィールドと第
２フィールドとでそれぞれ極性の反転した実効電圧が交
互に印加され、２つのフィールドを１周期として薄膜EL
素子にとって理想的とされる１周期内で時間的に波形が
対称な交流駆動が行われることになる。
第２の２つのフィールドにわたる区間を１周期とし、デ
ータ側電極D1〜D8には発光・非発光を決める表示データ
に対応する変調電圧VMを与える一方、走査側電極S1〜S4
には第１フィールドで書込み電圧VW1を、また第２フィ
ールドで書込み電圧−VW2を線順次に与えることによっ
て行われる。この表示駆動によって、データ側電極D1〜
D8と走査側電極S1〜S4が交差する画素Ａに相当する部分
に、書込み電圧VW1,−VW2と変調電圧VMの重畳効果ある
いは相殺効果が生じ、画素Ａには実効電圧として発光し
きい値電圧Vth以上の電圧VW1あるいは発光しきい値電圧
Vth以下の電圧VW2が印加され、これによって各画素Ａが
発光・非発光の状態となり所定の表示が得られる。した
がって、１つの画素Ａに対しては、第１フィールドと第
２フィールドとでそれぞれ極性の反転した実効電圧が交
互に印加され、２つのフィールドを１周期として薄膜EL
素子にとって理想的とされる１周期内で時間的に波形が
対称な交流駆動が行われることになる。
従来、このような薄膜EL表示装置において、各画素Ａの
輝度を複数段階に変化させる駆動方法すなわち階調表示
を行う駆動方法として、データ側電極D1〜D8に印加する
変調電圧VMのパルス幅を変化させ、画素Ａにかかる実効
電圧の面積強度を制御するパルス幅変調方式や、変調電
圧VMの振幅を制御する振幅変調方式が知られている。
輝度を複数段階に変化させる駆動方法すなわち階調表示
を行う駆動方法として、データ側電極D1〜D8に印加する
変調電圧VMのパルス幅を変化させ、画素Ａにかかる実効
電圧の面積強度を制御するパルス幅変調方式や、変調電
圧VMの振幅を制御する振幅変調方式が知られている。
この場合に、駆動論理回路11に入力する入力信号のうち
表示データ信号Ｄとしては、輝度の階調の段数に応じた
ビット数の信号が用いられ、またデータ側スイッチング
回路２についても、表示データ信号Ｄのビット数と階調
表示方式に応じた専用の回路が用いられる。
表示データ信号Ｄとしては、輝度の階調の段数に応じた
ビット数の信号が用いられ、またデータ側スイッチング
回路２についても、表示データ信号Ｄのビット数と階調
表示方式に応じた専用の回路が用いられる。
発明が解決しようとする課題 ところが、上述した従来の駆動方法によって階調表示を
行う場合、階調の段数が増加すると、その段数に応じて
表示データ信号Ｄのビット数が大きくなるので、それに
伴って変調電圧VMのパルス幅や振幅も非常に細かく制御
する必要が生じ、その制御を精度よく行うために回路構
成が複雑化してコストアップを招くという問題点があっ
た。
行う場合、階調の段数が増加すると、その段数に応じて
表示データ信号Ｄのビット数が大きくなるので、それに
伴って変調電圧VMのパルス幅や振幅も非常に細かく制御
する必要が生じ、その制御を精度よく行うために回路構
成が複雑化してコストアップを招くという問題点があっ
た。
従来の駆動方法のこのような問題点を解決するために、
本件出願人は先にパルス幅変調あるいは振幅変調の方式
と２つのフィールドの一方で表示データをカットする間
引き方式とを併用する駆動方法を提案している。
本件出願人は先にパルス幅変調あるいは振幅変調の方式
と２つのフィールドの一方で表示データをカットする間
引き方式とを併用する駆動方法を提案している。
すなわち、この駆動方法は各フィールドごとに表示デー
タを受け入れてその表示データに応じた輝度を得る動作
のほか、１フィールドおきに表示データを受け入れて、
その表示データに応じた輝度の約半分の低輝度を得る動
作を行うことによって、輝度の段階数を増加させるよう
にしたものである。
タを受け入れてその表示データに応じた輝度を得る動作
のほか、１フィールドおきに表示データを受け入れて、
その表示データに応じた輝度の約半分の低輝度を得る動
作を行うことによって、輝度の段階数を増加させるよう
にしたものである。
しかし、この駆動方法の場合、低輝度を得るのに第１フ
ィールドと第２フィールドのいずれか一方で表示データ
のカットが行われるため、発光すべき画素は一方の極性
の書込み電圧が印加されるフィールドでのみ発光するこ
とになり、画素に印加される実効電圧の対称性が失われ
て、長時間の発光表示を行うと焼付き現象が起ることに
なる。
ィールドと第２フィールドのいずれか一方で表示データ
のカットが行われるため、発光すべき画素は一方の極性
の書込み電圧が印加されるフィールドでのみ発光するこ
とになり、画素に印加される実効電圧の対称性が失われ
て、長時間の発光表示を行うと焼付き現象が起ることに
なる。
第７図は、そのような焼付きの生じた画素の印加電圧−
輝度特性（図中のＢ曲線）と、正常な画素の印加電圧−
輝度特性（図中のＡ曲線）とを比較して示すグラフであ
る。同図で明らかなように、焼付きの生じた画素では、
発光開始電圧域（VthB以上の一定電圧域）の輝度が正常
な画素における発光開始電圧域（VthA以上の一定電圧
域）の輝度に比べて大きくなり、その分だけ高輝度電圧
域での輝度が正常な画素に比べて低下する。
輝度特性（図中のＢ曲線）と、正常な画素の印加電圧−
輝度特性（図中のＡ曲線）とを比較して示すグラフであ
る。同図で明らかなように、焼付きの生じた画素では、
発光開始電圧域（VthB以上の一定電圧域）の輝度が正常
な画素における発光開始電圧域（VthA以上の一定電圧
域）の輝度に比べて大きくなり、その分だけ高輝度電圧
域での輝度が正常な画素に比べて低下する。
したがって、本発明の目的は、階調表示の段数が増加す
る場合でも、変調電圧のパルス幅や振幅を細かく制御す
る必要がなく、簡単な回路構成によって表示品位の良好
な階調表示を行うことができ、かつ、画素に焼付きを起
させることのない安定した交流駆動を行うことのできる
表示装置の駆動方法を提供することである。
る場合でも、変調電圧のパルス幅や振幅を細かく制御す
る必要がなく、簡単な回路構成によって表示品位の良好
な階調表示を行うことができ、かつ、画素に焼付きを起
させることのない安定した交流駆動を行うことのできる
表示装置の駆動方法を提供することである。
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極の間に誘電層を介在させ、デ
ータ側電極に表示データに応じた変調電圧を印加する一
方、走査側電極には書込み電圧を印加し、かつ、その書
込み電圧が一方の極性となる第１フィールドと他方の極
性となる第２フィールドとによって１フレームの表示を
完了し、画素に表示データに応じた複数段階の輝度を表
示させる表示装置の駆動方法において、 ｍ（ｍは３以上の奇数）フレームによって１画面を表示
するとともに、 表示データに応じて前記変調電圧のパルス幅あるいは振
幅を変化させる電圧変調方式のみによって、表示すべき
複数段階の輝度のうちの予め定める段階を表示する一
方、 表示すべき複数段階の輝度のうちの残余の段階の輝度の
表示は、前記電圧変調方式での表示データを用いるとと
もに、前記ｍフレームの期間のうちの前半および後半の
各ｍフィールド分毎の各期間をそれぞれ１周期とし、そ
の周期内の表示すべき輝度に対応付けて定められた１ま
たは複数区間で、かつ、予め定める順位のフィールドに
おいて前記表示データの受け入れを遮断することによっ
て行うことを特徴とする表示装置の駆動方法である。
電極と複数のデータ側電極の間に誘電層を介在させ、デ
ータ側電極に表示データに応じた変調電圧を印加する一
方、走査側電極には書込み電圧を印加し、かつ、その書
込み電圧が一方の極性となる第１フィールドと他方の極
性となる第２フィールドとによって１フレームの表示を
完了し、画素に表示データに応じた複数段階の輝度を表
示させる表示装置の駆動方法において、 ｍ（ｍは３以上の奇数）フレームによって１画面を表示
するとともに、 表示データに応じて前記変調電圧のパルス幅あるいは振
幅を変化させる電圧変調方式のみによって、表示すべき
複数段階の輝度のうちの予め定める段階を表示する一
方、 表示すべき複数段階の輝度のうちの残余の段階の輝度の
表示は、前記電圧変調方式での表示データを用いるとと
もに、前記ｍフレームの期間のうちの前半および後半の
各ｍフィールド分毎の各期間をそれぞれ１周期とし、そ
の周期内の表示すべき輝度に対応付けて定められた１ま
たは複数区間で、かつ、予め定める順位のフィールドに
おいて前記表示データの受け入れを遮断することによっ
て行うことを特徴とする表示装置の駆動方法である。
作 用 本発明に従えば、電圧変調方式のみによって表示される
輝度のほかに、前半および後半のｍフィールド分のうち
いくつかのフィールドにおいて表示データを遮断するこ
とによって電圧変調方式の場合よりも低い輝度も表示さ
れるので、階調表示の段階数が増加して表示データのビ
ット数が大きくなっても、変調電圧のパルス幅や振幅を
細かく制御する必要がなく、その制御を簡単な回路構成
によって行うことができる。また、表示データを選択的
に遮断して輝度を表示する場合、ｍフレームのうちの前
半のｍ（３以上の奇数）フィールドと後半のｍフィール
ドとにおいて、同じ順位かつ同数のフィールドで表示デ
ータの遮断が行われるので、画素に印加される実効電圧
の波形はｍフレームの前半と後半とで対称性を持つこと
になり、安定した交流駆動が行われる。
輝度のほかに、前半および後半のｍフィールド分のうち
いくつかのフィールドにおいて表示データを遮断するこ
とによって電圧変調方式の場合よりも低い輝度も表示さ
れるので、階調表示の段階数が増加して表示データのビ
ット数が大きくなっても、変調電圧のパルス幅や振幅を
細かく制御する必要がなく、その制御を簡単な回路構成
によって行うことができる。また、表示データを選択的
に遮断して輝度を表示する場合、ｍフレームのうちの前
半のｍ（３以上の奇数）フィールドと後半のｍフィール
ドとにおいて、同じ順位かつ同数のフィールドで表示デ
ータの遮断が行われるので、画素に印加される実効電圧
の波形はｍフレームの前半と後半とで対称性を持つこと
になり、安定した交流駆動が行われる。
実施例 第１図は、本発明の一実施例である駆動方法が適用され
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。
第１図に示す薄膜EL表示装置は、上述した対称駆動法に
よって駆動するようにした表示装置であって、その概略
の構成は第５図に示した一般的な薄膜EL表示装置の場合
とほぼ同一である。すなわち、表示パネル21は２重絶縁
型薄膜EL素子からなっており、この薄膜EL素子はガラス
基板上に帯状の透明電極を平行に配列し、この上に誘電
物質を積層し、さらにその上にEL層を積層し、さらにそ
の上に誘電物質を積層して３層構造にし、その上に透明
電極と直交する方向に延びる帯状の背面電極を平行に配
列して構成されている。
よって駆動するようにした表示装置であって、その概略
の構成は第５図に示した一般的な薄膜EL表示装置の場合
とほぼ同一である。すなわち、表示パネル21は２重絶縁
型薄膜EL素子からなっており、この薄膜EL素子はガラス
基板上に帯状の透明電極を平行に配列し、この上に誘電
物質を積層し、さらにその上にEL層を積層し、さらにそ
の上に誘電物質を積層して３層構造にし、その上に透明
電極と直交する方向に延びる帯状の背面電極を平行に配
列して構成されている。
表示パネル21では、薄膜EL素子の透明電極がデータ側電
極D1〜Dxとされ、また薄膜EL素子の背面電極が走査側電
極S1〜Syとされる。データ側スイッチング回路22は、各
データ側電極D1〜Dxに個別的に変調電圧VMを印加するた
めの回路であり、各データ側電極D1〜D8に個別的に接続
されたデータ側出力ポート群23と、各データ側電極D1〜
Dxに対応する表示データを受け入れ、その表示データに
応じてデータ側出力ポート群23をオン・オフさせる論理
回路24とを有する。
極D1〜Dxとされ、また薄膜EL素子の背面電極が走査側電
極S1〜Syとされる。データ側スイッチング回路22は、各
データ側電極D1〜Dxに個別的に変調電圧VMを印加するた
めの回路であり、各データ側電極D1〜D8に個別的に接続
されたデータ側出力ポート群23と、各データ側電極D1〜
Dxに対応する表示データを受け入れ、その表示データに
応じてデータ側出力ポート群23をオン・オフさせる論理
回路24とを有する。
走査側スイッチング回路25は、各走査側電極S1〜Syにそ
の線順次に従って書込み電圧VW1,−VW2（VW1＝VW2＋VM
の関係を持つ）を印加するための回路であり、各走査側
電極S1〜Syに個別的に接続された走査側出力ポート群26
と、走査側出力ポート群26を走査側電極S1〜Syの線順次
に従ってオン・オフさせる論理回路27とを有する。駆動
回路28は、一定の基準電圧VDから表示パネル21駆動用の
高電圧を発生させるための回路であり、データ側出力ポ
ート群23に変調電圧VMを供給するための変調駆動回路29
と、走査側出力ポート群26に書込み電圧VW1,−VW2を供
給するための書込み駆動回路30とを有する。
の線順次に従って書込み電圧VW1,−VW2（VW1＝VW2＋VM
の関係を持つ）を印加するための回路であり、各走査側
電極S1〜Syに個別的に接続された走査側出力ポート群26
と、走査側出力ポート群26を走査側電極S1〜Syの線順次
に従ってオン・オフさせる論理回路27とを有する。駆動
回路28は、一定の基準電圧VDから表示パネル21駆動用の
高電圧を発生させるための回路であり、データ側出力ポ
ート群23に変調電圧VMを供給するための変調駆動回路29
と、走査側出力ポート群26に書込み電圧VW1,−VW2を供
給するための書込み駆動回路30とを有する。
駆動回路31は、４ビットの表示データ信号〔D3,D2,D1,D
0〕やデータ転送クロックCK、水平周期信号Ｈ、垂直同
期信号Ｖなどの入力信号に基づいて、表示パネル21の駆
動に必要な各種のタイミング信号を発生するための回路
である。この駆動論理回路31には、上述した４ビットの
表示データ信号〔D3,D2,D1,D0〕を処理するデータ信号
処理回路32を含んでいる点が、第６図に示す薄膜EL表示
装置と異なる。４ビットの表示データ信号〔D3,D2,D1,D
0〕は、その状態に応じて第１表に示すように16階調の
輝度レベルを指定するように対応付けがされている。
0〕やデータ転送クロックCK、水平周期信号Ｈ、垂直同
期信号Ｖなどの入力信号に基づいて、表示パネル21の駆
動に必要な各種のタイミング信号を発生するための回路
である。この駆動論理回路31には、上述した４ビットの
表示データ信号〔D3,D2,D1,D0〕を処理するデータ信号
処理回路32を含んでいる点が、第６図に示す薄膜EL表示
装置と異なる。４ビットの表示データ信号〔D3,D2,D1,D
0〕は、その状態に応じて第１表に示すように16階調の
輝度レベルを指定するように対応付けがされている。
第２図は、上記データ信号処理回路32の構成を示すブロ
ック図である。第２図において、エンコーダ33は入力さ
れてくる第１表に示す表示データ信号〔D3,D2,D1,D0〕
のうち、輝度レベル１〜７を指定する信号を後述する規
則に従って輝度レベル８〜15のいずれかに対応する表示
データ信号〔D3,D2,D1,D0〕に変換する一方、輝度レベ
ル0,8〜15を指定する信号は変換しないで通過させる機
能を持つ回路であり、このエンコーダ33の次段には、入
力されてくる表示データ〔D3,D2,D1,D0〕を選択的にカ
ットするデータ間引き回路34a,34bと、カットしないで
通過させるゲート回路34cとが接続されている。
ック図である。第２図において、エンコーダ33は入力さ
れてくる第１表に示す表示データ信号〔D3,D2,D1,D0〕
のうち、輝度レベル１〜７を指定する信号を後述する規
則に従って輝度レベル８〜15のいずれかに対応する表示
データ信号〔D3,D2,D1,D0〕に変換する一方、輝度レベ
ル0,8〜15を指定する信号は変換しないで通過させる機
能を持つ回路であり、このエンコーダ33の次段には、入
力されてくる表示データ〔D3,D2,D1,D0〕を選択的にカ
ットするデータ間引き回路34a,34bと、カットしないで
通過させるゲート回路34cとが接続されている。
そのうち、第１のデータ間引き回路34aは、エンコーダ3
3に入力される表示データ信号〔D3,D2,D1,D0〕が輝度レ
ベル１〜３を指定する信号のとき、入力されてくる信号
を３フィールドの期間中の２フィールドにおいてカット
するための回路であり、第２のデータ間引き回路34b
は、エンコーダ33に入力される表示データ信号〔D3,D2,
D1,D0〕が輝度レベル４〜７を指定する信号のとき、入
力されてくる信号を３フィールドの期間中の１フィール
ドにおいてカットするための回路である。これらのデー
タ間引き回路34a,34bは、エンコーダ33に入力されてく
る表示データ信号〔D3,D2,D1,D0〕が輝度レベル0,8〜15
を指定する信号のときにエンコーダ33によって動作を停
止させられ、またゲート回路34cはエンコーダ33に入力
されてくる表示データ信号〔D3,D2,D1,D0〕が、輝度レ
ベル0,8〜15を指定する信号のときに動作可能にされ
る。
3に入力される表示データ信号〔D3,D2,D1,D0〕が輝度レ
ベル１〜３を指定する信号のとき、入力されてくる信号
を３フィールドの期間中の２フィールドにおいてカット
するための回路であり、第２のデータ間引き回路34b
は、エンコーダ33に入力される表示データ信号〔D3,D2,
D1,D0〕が輝度レベル４〜７を指定する信号のとき、入
力されてくる信号を３フィールドの期間中の１フィール
ドにおいてカットするための回路である。これらのデー
タ間引き回路34a,34bは、エンコーダ33に入力されてく
る表示データ信号〔D3,D2,D1,D0〕が輝度レベル0,8〜15
を指定する信号のときにエンコーダ33によって動作を停
止させられ、またゲート回路34cはエンコーダ33に入力
されてくる表示データ信号〔D3,D2,D1,D0〕が、輝度レ
ベル0,8〜15を指定する信号のときに動作可能にされ
る。
上記データ間引き回路34aは、水平周期信号Ｈを反転す
るインバータ35と、その反転信号と垂直同期信号Ｖとを
２入力とするANDゲート36と、垂直同期信号Ｖを反転す
るインバータ37と、その反転信号とANDゲート36の出力
とを２入力とするORゲート38と、このORゲート38の出力
をクロックとして入力するカウンタ39と、このカウンタ
39の２位ビット出力QBをそれぞれ１入力とするととも
に、表示データ信号〔D3,D2,D1,D0〕の各位ビットをそ
れぞれ他の１入力とする４つのANDゲート40a〜40dと、
カウンタ39の１位、２位の各ビット出力QA,QBを２入力
として、カウンタ39のクリア信号を生成するNANDゲート
41とで構成されている。
るインバータ35と、その反転信号と垂直同期信号Ｖとを
２入力とするANDゲート36と、垂直同期信号Ｖを反転す
るインバータ37と、その反転信号とANDゲート36の出力
とを２入力とするORゲート38と、このORゲート38の出力
をクロックとして入力するカウンタ39と、このカウンタ
39の２位ビット出力QBをそれぞれ１入力とするととも
に、表示データ信号〔D3,D2,D1,D0〕の各位ビットをそ
れぞれ他の１入力とする４つのANDゲート40a〜40dと、
カウンタ39の１位、２位の各ビット出力QA,QBを２入力
として、カウンタ39のクリア信号を生成するNANDゲート
41とで構成されている。
また、もう一方のデータ間引き回路34bの構成について
は図示しないが、上述したデータ間引き回路34aにおい
てカウンタ39の２位ビット出力QBを反転して、その反転
▲▼を４つのANDゲート40a〜40dのそれぞれの１入
力とするようにしている点が異なるのみで、その他の構
成についてはデータ間引き回路34aと同じである。
は図示しないが、上述したデータ間引き回路34aにおい
てカウンタ39の２位ビット出力QBを反転して、その反転
▲▼を４つのANDゲート40a〜40dのそれぞれの１入
力とするようにしている点が異なるのみで、その他の構
成についてはデータ間引き回路34aと同じである。
第３図は、任意の１本のデータ側電極上に並ぶ各画素の
輝度レベルとして、１〜３の輝度レベルを指定する表示
データ〔D3,D2,D1,D0〕が、上記データ信号処理回路32
に順次入力されるときの動作を示すタイミングチャート
である。第３図において、（１）は水平周期信号Ｈの波
形を、（２）は垂直同期信号Ｖの波形を、（３）は２進
カウンタ39に入力されるクロックCKの波形を、（４），
（５）はそれぞれ２進カウンタ39の１位、２位の各ビッ
ト出力QA,QBの波形を、（６）はデータ信号処理回路32
に入力されてくる表示データＤ（＝〔D3,D2,D1,D0〕）
を、（７）はデータ信号処理回路32でデータカットされ
て出力される信号Ｄ′（＝〔D3′,D2′,D1′,D0′〕）
を、（８）は走査側電極に印加される書込み電圧VW1,−
VW2の極性をそれぞれ示している。なお、第３図
（６），（７）においてl1〜l5は、それらの符号が付さ
れている表示データに対応する画素と交差する走査ライ
ン、つまり走査側電極の線順次を示している。
輝度レベルとして、１〜３の輝度レベルを指定する表示
データ〔D3,D2,D1,D0〕が、上記データ信号処理回路32
に順次入力されるときの動作を示すタイミングチャート
である。第３図において、（１）は水平周期信号Ｈの波
形を、（２）は垂直同期信号Ｖの波形を、（３）は２進
カウンタ39に入力されるクロックCKの波形を、（４），
（５）はそれぞれ２進カウンタ39の１位、２位の各ビッ
ト出力QA,QBの波形を、（６）はデータ信号処理回路32
に入力されてくる表示データＤ（＝〔D3,D2,D1,D0〕）
を、（７）はデータ信号処理回路32でデータカットされ
て出力される信号Ｄ′（＝〔D3′,D2′,D1′,D0′〕）
を、（８）は走査側電極に印加される書込み電圧VW1,−
VW2の極性をそれぞれ示している。なお、第３図
（６），（７）においてl1〜l5は、それらの符号が付さ
れている表示データに対応する画素と交差する走査ライ
ン、つまり走査側電極の線順次を示している。
第４図は、第３図に示すタイミングチャートに従って駆
動される場合の、走査ラインl1〜l4に対応する各画素へ
印加される実効電圧の波形を示す。
動される場合の、走査ラインl1〜l4に対応する各画素へ
印加される実効電圧の波形を示す。
また第５図は、任意の１本のデータ側電極上に並ぶ各画
素の輝度レベルとして、４〜７の輝度レベルを指定する
表示データ〔D3,D2,D1,D0〕が上記データ信号処理回路3
2に順次入力されるとき、走査ラインl1〜l4に対応する
各画素へ印加される実効電圧の波形を示す。
素の輝度レベルとして、４〜７の輝度レベルを指定する
表示データ〔D3,D2,D1,D0〕が上記データ信号処理回路3
2に順次入力されるとき、走査ラインl1〜l4に対応する
各画素へ印加される実効電圧の波形を示す。
次に、第３図のタイミングチャートおよび第４図、第５
図の波形図を参照して、第１図の薄膜EL表示装置が前記
対称駆動方式によって駆動される場合の動作を説明す
る。
図の波形図を参照して、第１図の薄膜EL表示装置が前記
対称駆動方式によって駆動される場合の動作を説明す
る。
第３図（６）に示すように走査ラインが切り替わるたび
に、その走査ラインに対応する画素の表示データ信号
〔D3,D2,D1,D0〕（ここでは、輝度レベル１〜３を指定
する表示データ信号とする）が順次データ信号処理回路
32に入力されると、エンコーダ33はデータ間引き回路34
aだけを出力可能な状態にする。たとえば、データ処理
回路32に入力される表示データ信号〔D3,D2,D1,D0〕が
輝度レベル３を指定する信号〔0,0,1,1〕のとき、エン
コーダ33はその信号の最上位ビットのデータD3を反転し
て信号〔1,0,1,1〕に変換する。この信号は、第１表か
ら明らかなように輝度レベル11を指定する信号である。
に、その走査ラインに対応する画素の表示データ信号
〔D3,D2,D1,D0〕（ここでは、輝度レベル１〜３を指定
する表示データ信号とする）が順次データ信号処理回路
32に入力されると、エンコーダ33はデータ間引き回路34
aだけを出力可能な状態にする。たとえば、データ処理
回路32に入力される表示データ信号〔D3,D2,D1,D0〕が
輝度レベル３を指定する信号〔0,0,1,1〕のとき、エン
コーダ33はその信号の最上位ビットのデータD3を反転し
て信号〔1,0,1,1〕に変換する。この信号は、第１表か
ら明らかなように輝度レベル11を指定する信号である。
このように変換された信号は、データ間引き回路34aに
よって第３図（７）に示すように選択的にカットされ
る。すなわち、走査ラインl1の画素に着目すると、第Fj
フィールドではカットされず、次の第Fj+1フィールドお
よびさらに次の第Fj+2フィールドにおいてカットされ、
以上の間引き処理が３フィールドごとに繰り返される。
つまり、走査ラインl1上の画素に対応する表示データ信
号〔D3,D2,D1,D0〕は、３フィールドのうち最初の１フ
ィールドではカットされないが、後の２フィールドでカ
ットされる。
よって第３図（７）に示すように選択的にカットされ
る。すなわち、走査ラインl1の画素に着目すると、第Fj
フィールドではカットされず、次の第Fj+1フィールドお
よびさらに次の第Fj+2フィールドにおいてカットされ、
以上の間引き処理が３フィールドごとに繰り返される。
つまり、走査ラインl1上の画素に対応する表示データ信
号〔D3,D2,D1,D0〕は、３フィールドのうち最初の１フ
ィールドではカットされないが、後の２フィールドでカ
ットされる。
このようにして得られた表示データ信号〔D3′,D2′,D
1′,D0′〕はデータ側スイッチング回路22に送られ、表
示データ信号〔1,0,1,1〕のカットされないフィールド
では、その信号に応じたパルス幅あるいは振幅の変調電
圧が対応するデータ側電極に印加される一方、走査ライ
ンl1に相当する走査側電極には第３図（８）に示すよう
に正極性の書込み電圧VW1が印加され、対応する画素に
は第４図に示すように、発光しきい値電圧Vth以上の実
効電圧が印加されるので、対応する画素は輝度レベル11
に相当する輝度（第１表で輝度24）で発光する。このと
き画素に印加される実効電圧の極性は、書込み電圧VW1
の極性に対応して第４図に示すように正極性となる。
1′,D0′〕はデータ側スイッチング回路22に送られ、表
示データ信号〔1,0,1,1〕のカットされないフィールド
では、その信号に応じたパルス幅あるいは振幅の変調電
圧が対応するデータ側電極に印加される一方、走査ライ
ンl1に相当する走査側電極には第３図（８）に示すよう
に正極性の書込み電圧VW1が印加され、対応する画素に
は第４図に示すように、発光しきい値電圧Vth以上の実
効電圧が印加されるので、対応する画素は輝度レベル11
に相当する輝度（第１表で輝度24）で発光する。このと
き画素に印加される実効電圧の極性は、書込み電圧VW1
の極性に対応して第４図に示すように正極性となる。
これに対して、表示データ信号〔1,0,1,1〕のカットさ
れる後の２フィールドでは、非発光に相当するパルス幅
あるいは振幅の変調電圧が対応するデータ側電極に印加
される一方、走査ラインl1に相当する走査側電極には、
第３図（８）に示すように第Fj+1フィールドでは負極性
の書込み電圧−VW2が、第Fj+2フィールドでは正極性の
書込み電圧VW1がそれぞれ印加され、対応する画素には
第４図に示すように発光しきい値電圧−Vth,Vth以下の
実効電圧が印加されるので、発光は行われない。
れる後の２フィールドでは、非発光に相当するパルス幅
あるいは振幅の変調電圧が対応するデータ側電極に印加
される一方、走査ラインl1に相当する走査側電極には、
第３図（８）に示すように第Fj+1フィールドでは負極性
の書込み電圧−VW2が、第Fj+2フィールドでは正極性の
書込み電圧VW1がそれぞれ印加され、対応する画素には
第４図に示すように発光しきい値電圧−Vth,Vth以下の
実効電圧が印加されるので、発光は行われない。
すなわち、これらの３フィールドにおいて走査ラインl1
上の画素は、輝度レベル11の輝度24の1/3の輝度８、つ
まり輝度レベル３で発光することになる。第Fj+3フィー
ルド以後の３フィールドにおいても同様の間引き処理が
行われ、やはり輝度レベル11の輝度24の1/3の輝度３の
発光が行われる。このとき、書込み電圧VW1,−VW2の極
性は１フィールドおきに逆になることから、第Fjフィー
ルドから第Fj+2フィールドまでの間の各フィールドでの
書込み電圧の極性と、これら各フィールドに１対１に対
応する第Fj+3フィールド以下の３フィールドでの書込み
電圧の極性とは互いに逆になるので、第Fjフィールドか
ら第Fj+5フィールドまでの６フィールドつまり３フレー
ムの間では、画素に印加される実効電圧は前半の３フィ
ールドの期間と後半の３フィールドの期間とでは対称性
を持つことになる。
上の画素は、輝度レベル11の輝度24の1/3の輝度８、つ
まり輝度レベル３で発光することになる。第Fj+3フィー
ルド以後の３フィールドにおいても同様の間引き処理が
行われ、やはり輝度レベル11の輝度24の1/3の輝度３の
発光が行われる。このとき、書込み電圧VW1,−VW2の極
性は１フィールドおきに逆になることから、第Fjフィー
ルドから第Fj+2フィールドまでの間の各フィールドでの
書込み電圧の極性と、これら各フィールドに１対１に対
応する第Fj+3フィールド以下の３フィールドでの書込み
電圧の極性とは互いに逆になるので、第Fjフィールドか
ら第Fj+5フィールドまでの６フィールドつまり３フレー
ムの間では、画素に印加される実効電圧は前半の３フィ
ールドの期間と後半の３フィールドの期間とでは対称性
を持つことになる。
そして、この３フレームの期間によって１つの輝度レベ
ル（ここでは輝度レベル３）が表示されることになる。
ル（ここでは輝度レベル３）が表示されることになる。
走査ラインl2以下のラインの画素についても同様にして
輝度レベルが表示されるが、この実施例では第３図
（７）に示すように、走査ラインl2上の画素に対応する
表示データ信号がカットされないのは、第Fj+1フィール
ドであり、また、走査ラインl3上の画素に対応する表示
データ信号がカットされないのは、第Fj+2フィールドで
あり、連続する３つの走査ラインの間では信号をカット
するフィールドが互いに異ならせてある。このため、第
３図に示すように隣り合う走査ライン間の画素の間で
は、同じフィールドにおいて同時に発光することがな
い。画素の発光時間は数100μ秒程度であり、また走査
ライン数が400程度の場合、１走査ラインの駆動に約40
μ秒程度要するので、前後の走査ライン間で発光するフ
ィールドが同期すると、全面発光のような画面の場合フ
リッカが目立つことになるが、この実施例では走査ライ
ン間で発光するフィールドを異ならせているので、上述
したフリッカが低減される。
輝度レベルが表示されるが、この実施例では第３図
（７）に示すように、走査ラインl2上の画素に対応する
表示データ信号がカットされないのは、第Fj+1フィール
ドであり、また、走査ラインl3上の画素に対応する表示
データ信号がカットされないのは、第Fj+2フィールドで
あり、連続する３つの走査ラインの間では信号をカット
するフィールドが互いに異ならせてある。このため、第
３図に示すように隣り合う走査ライン間の画素の間で
は、同じフィールドにおいて同時に発光することがな
い。画素の発光時間は数100μ秒程度であり、また走査
ライン数が400程度の場合、１走査ラインの駆動に約40
μ秒程度要するので、前後の走査ライン間で発光するフ
ィールドが同期すると、全面発光のような画面の場合フ
リッカが目立つことになるが、この実施例では走査ライ
ン間で発光するフィールドを異ならせているので、上述
したフリッカが低減される。
輝度レベル1,2を指定する表示データ信号〔D3,D2,D1,D
0〕が入力されるときにも上述した場合と同様にして指
定され、輝度レベル1,2の表示が行われる。このとき、
輝度レベル１を指定する表示データ信号〔0,0,0,1〕の
場合は、第２図に示すエンコーダ33によって信号〔1,0,
0,1〕つまり輝度レベル９を指定する信号に変換され、
その信号が３フィールド中２フィールドにわたってカッ
トされるので、輝度レベル９の輝度20の1/3の輝度、つ
まり輝度レベル１の輝度６にほぼ等しい輝度が得られ
る。輝度レベル２を指定する表示データ〔0,0,1,1〕の
場合にも、エンコーダ33によって信号〔1,0,1,0〕つま
り輝度レベル10を指定する信号に変換され、その信号が
３フィールド中２フィールドにわたってカットされるの
で、輝度レベル10の輝度22の1/3の輝度、つまり輝度レ
ベル７にほぼ等しい輝度が得られる。
0〕が入力されるときにも上述した場合と同様にして指
定され、輝度レベル1,2の表示が行われる。このとき、
輝度レベル１を指定する表示データ信号〔0,0,0,1〕の
場合は、第２図に示すエンコーダ33によって信号〔1,0,
0,1〕つまり輝度レベル９を指定する信号に変換され、
その信号が３フィールド中２フィールドにわたってカッ
トされるので、輝度レベル９の輝度20の1/3の輝度、つ
まり輝度レベル１の輝度６にほぼ等しい輝度が得られ
る。輝度レベル２を指定する表示データ〔0,0,1,1〕の
場合にも、エンコーダ33によって信号〔1,0,1,0〕つま
り輝度レベル10を指定する信号に変換され、その信号が
３フィールド中２フィールドにわたってカットされるの
で、輝度レベル10の輝度22の1/3の輝度、つまり輝度レ
ベル７にほぼ等しい輝度が得られる。
一方、データ信号処理回路32に入力される表示データ信
号〔D3,D2,D1,D0〕が輝度レベル４〜７を指定する信号
の場合、エンコーダ33はデータ間引き回路34bだけを出
力可能な状態にする。たとえば、データ信号処理回路32
に入力される表示データ信号〔D3,D2,D1,D0〕が輝度レ
ベル７を指定する信号〔0,1,1,1〕のとき、エンコーダ3
3はその信号の最上位ビットおよび次位ビットのデータD
3,D2を反転して信号〔1,0,1,1〕に変換する。この信号
は、第１表から明らかなように輝度レベル11を指定する
信号である。このように変換された信号は、データ間引
き回路34bによって３フィールド中１フィールドでカッ
トされる。すなわち、走査ラインl1に着目すると、第３
図（７）において先述した動作で信号のカットされてい
なかったフィールド、つまり第Fjフィールドにおいてカ
ットされ、他の２フィールドではカットされない。続く
３フィールドにおいても同様の間引き処理が行われ、こ
の走査ラインl1上の画素では輝度レベル11の輝度24の2/
3の輝度、つまり輝度レベル７の輝度16に等しい輝度が
得られる。この場合にも、第５図に示すように３フレー
ムの期間の前半の３フィールドでの実効電圧の波形と、
後半の３フィールドでの実効電圧の波形とは対称性を持
つことになる。隣い合う３つの走査ライン間で信号をカ
ットするフィールドが互いに異なることは、先述した動
作の場合と同様である。
号〔D3,D2,D1,D0〕が輝度レベル４〜７を指定する信号
の場合、エンコーダ33はデータ間引き回路34bだけを出
力可能な状態にする。たとえば、データ信号処理回路32
に入力される表示データ信号〔D3,D2,D1,D0〕が輝度レ
ベル７を指定する信号〔0,1,1,1〕のとき、エンコーダ3
3はその信号の最上位ビットおよび次位ビットのデータD
3,D2を反転して信号〔1,0,1,1〕に変換する。この信号
は、第１表から明らかなように輝度レベル11を指定する
信号である。このように変換された信号は、データ間引
き回路34bによって３フィールド中１フィールドでカッ
トされる。すなわち、走査ラインl1に着目すると、第３
図（７）において先述した動作で信号のカットされてい
なかったフィールド、つまり第Fjフィールドにおいてカ
ットされ、他の２フィールドではカットされない。続く
３フィールドにおいても同様の間引き処理が行われ、こ
の走査ラインl1上の画素では輝度レベル11の輝度24の2/
3の輝度、つまり輝度レベル７の輝度16に等しい輝度が
得られる。この場合にも、第５図に示すように３フレー
ムの期間の前半の３フィールドでの実効電圧の波形と、
後半の３フィールドでの実効電圧の波形とは対称性を持
つことになる。隣い合う３つの走査ライン間で信号をカ
ットするフィールドが互いに異なることは、先述した動
作の場合と同様である。
輝度レベル4,5,6を指定する表示データ信号〔D3,D2,D1,
D0〕が入力されるときも、上述した場合と同様にして指
定された輝度レベル4,5,6の表示が行われる。このと
き、輝度レベル４を指定する表示データ信号〔0,1,0,
0〕の場合は、第２図に示すエンコーダ33によって信号
〔1,0,0,0〕つまり輝度レベル８を指定する信号に変換
され、その信号が３フィールド中の１フィールドでカッ
トされるので、輝度レベル８の輝度18の2/3の輝度、つ
まり輝度レベル４の輝度に等しい輝度が得られる。輝度
レベル５を指定する表示データ信号〔0,1,0,1〕の場合
にも、エンコーダ33によって信号〔1,0,0,1〕つまり輝
度レベル９を指定する信号に変換され、その信号が３フ
ィールド中の１フィールドでカットされるので、輝度レ
ベル９の輝度20の2/3の輝度、つまり輝度レベル５の輝
度13にほぼ等しい輝度が得られる。輝度レベル６を指定
する表示データ信号〔0,1,1,0〕の場合にも、エンコー
ダ33によって信号〔1,0,1,0〕つまり輝度レベル10を指
定する信号に変換され、その信号が３フィールド中の１
フィールドでカットされるので、輝度レベル10の輝度22
の2/3の輝度、つまり輝度レベル６の輝度14にほぼ等し
い輝度が得られる。
D0〕が入力されるときも、上述した場合と同様にして指
定された輝度レベル4,5,6の表示が行われる。このと
き、輝度レベル４を指定する表示データ信号〔0,1,0,
0〕の場合は、第２図に示すエンコーダ33によって信号
〔1,0,0,0〕つまり輝度レベル８を指定する信号に変換
され、その信号が３フィールド中の１フィールドでカッ
トされるので、輝度レベル８の輝度18の2/3の輝度、つ
まり輝度レベル４の輝度に等しい輝度が得られる。輝度
レベル５を指定する表示データ信号〔0,1,0,1〕の場合
にも、エンコーダ33によって信号〔1,0,0,1〕つまり輝
度レベル９を指定する信号に変換され、その信号が３フ
ィールド中の１フィールドでカットされるので、輝度レ
ベル９の輝度20の2/3の輝度、つまり輝度レベル５の輝
度13にほぼ等しい輝度が得られる。輝度レベル６を指定
する表示データ信号〔0,1,1,0〕の場合にも、エンコー
ダ33によって信号〔1,0,1,0〕つまり輝度レベル10を指
定する信号に変換され、その信号が３フィールド中の１
フィールドでカットされるので、輝度レベル10の輝度22
の2/3の輝度、つまり輝度レベル６の輝度14にほぼ等し
い輝度が得られる。
輝度レベル８〜15を指定する表示データ信号〔D3,D2,D
1,D0〕がデータ信号処理回路32に入力される場合には、
２つのデータ間引き回路34a,34bはともに停止させられ
る一方、ゲート回路34cが動作可能になり、エンコーダ3
3に入力された表示データ信号〔D3,D2,D1,D0〕は変換さ
れないので、そのままゲート回路34cを経てデータ側ス
イッチング回路22に送られて、その信号に対応する変調
電圧VMがデータ側電極に印加される。すなわち、輝度レ
ベル８〜15を指定する表示データ信号〔D3,D2,D1,D0〕
は間引き処理を受けないで、そのデータ通りの輝度レベ
ルが各フィールドごとに得られる。
1,D0〕がデータ信号処理回路32に入力される場合には、
２つのデータ間引き回路34a,34bはともに停止させられ
る一方、ゲート回路34cが動作可能になり、エンコーダ3
3に入力された表示データ信号〔D3,D2,D1,D0〕は変換さ
れないので、そのままゲート回路34cを経てデータ側ス
イッチング回路22に送られて、その信号に対応する変調
電圧VMがデータ側電極に印加される。すなわち、輝度レ
ベル８〜15を指定する表示データ信号〔D3,D2,D1,D0〕
は間引き処理を受けないで、そのデータ通りの輝度レベ
ルが各フィールドごとに得られる。
輝度レベル０を指定する表示データ信号〔0,0,0,0〕も
ゲート回路34cを経て直接データ側スイッチング回路22
に送られ、非発光に相当する変調電圧VMがデータ側電極
に印加される。すなわち、その表示データ信号〔0,0,0,
0〕に対応する画素は、各フィールドで非発光となる。
ゲート回路34cを経て直接データ側スイッチング回路22
に送られ、非発光に相当する変調電圧VMがデータ側電極
に印加される。すなわち、その表示データ信号〔0,0,0,
0〕に対応する画素は、各フィールドで非発光となる。
なお、上記実施例では３フレームを１画面表示のための
期間とし、その前後の３フィールド分をそれぞれ１周期
として、その周期のいくつかのフィールドについて表示
データ信号の間引きを行うことによって、低い輝度を表
示する場合について説明したが、上記期間の設定はそれ
に限らない。すなわち、３フレーム以上の複数フレーム
を１画素表示のための期間とし、その前半と後半の各期
間を１周期として、同様の間引き処理を行うことによっ
て低い輝度を表示することができ、画素に印加される実
効電圧波形の対称性も確保することができる。
期間とし、その前後の３フィールド分をそれぞれ１周期
として、その周期のいくつかのフィールドについて表示
データ信号の間引きを行うことによって、低い輝度を表
示する場合について説明したが、上記期間の設定はそれ
に限らない。すなわち、３フレーム以上の複数フレーム
を１画素表示のための期間とし、その前半と後半の各期
間を１周期として、同様の間引き処理を行うことによっ
て低い輝度を表示することができ、画素に印加される実
効電圧波形の対称性も確保することができる。
また、EL表示装置に限らず液晶表示装置など対称駆動方
式を適用する他の表示装置にも同様に利用することがで
きる。
式を適用する他の表示装置にも同様に利用することがで
きる。
発明の効果 以上のように、電圧変調方式のみによって表示される輝
度のほかに、いくつかのフィールドにおいて表示データ
をカットする間引き方式を併用することによって、電圧
変調方式のみの場合よりも低い輝度も表示するようにし
ているので、階調表示の段階数が増加して表示データの
ビット数が大きくなっても、変調電圧のパルス幅や振幅
を細かく制御する必要がなく、その制御を簡単な回路構
成によって行うことができる。
度のほかに、いくつかのフィールドにおいて表示データ
をカットする間引き方式を併用することによって、電圧
変調方式のみの場合よりも低い輝度も表示するようにし
ているので、階調表示の段階数が増加して表示データの
ビット数が大きくなっても、変調電圧のパルス幅や振幅
を細かく制御する必要がなく、その制御を簡単な回路構
成によって行うことができる。
また、３以上の奇数フレームのうちの前半分の奇数フィ
ールドと後半分の奇数フィールドとにおいて、同じ順
位、かつ、同数のフィールドで表示データのカットを行
うことによって低輝度の表示を行うようにしているの
で、対称駆動が損なわれることがなく、画素の焼付きを
回避でき表示品位を向上させることができる。
ールドと後半分の奇数フィールドとにおいて、同じ順
位、かつ、同数のフィールドで表示データのカットを行
うことによって低輝度の表示を行うようにしているの
で、対称駆動が損なわれることがなく、画素の焼付きを
回避でき表示品位を向上させることができる。
第１図は本発明の一実施例である駆動方法が適用される
薄膜EL表示装置の概略的な構成を示すブロック図、第２
図はその薄膜EL表示装置のデータ信号処理回路の構成を
示すブロック図、第３図はそのデータ信号処理回路の動
作を示すタイミングチャート、第４図は３フィールド中
２フィールドで表示データのカットを行う場合の薄膜EL
表示装置の各走査ライン上の画素に印加される実効電圧
の波形を示す波形図、第５図は３フィールド中１フィー
ルドで表示データのカットを行う場合の薄膜EL表示装置
の各走査ライン上の画素に印加される実効電圧の波形を
示す波形図、第６図は従来の薄膜EL表示装置の概略的な
構成を示すブロック図、第７図は焼付きの生じた画素の
印加電圧−輝度特性と正常な画素の印加電圧−輝度特性
とを比較して示すグラフである。 21……表示パネル、22……データ側スイッチング回路、
25……走査側スイッチング回路、28……駆動回路、31…
…駆動論理回路、32……データ信号処理回路、D1〜Dx…
…データ側電極、S1〜Sy……走査側電極
薄膜EL表示装置の概略的な構成を示すブロック図、第２
図はその薄膜EL表示装置のデータ信号処理回路の構成を
示すブロック図、第３図はそのデータ信号処理回路の動
作を示すタイミングチャート、第４図は３フィールド中
２フィールドで表示データのカットを行う場合の薄膜EL
表示装置の各走査ライン上の画素に印加される実効電圧
の波形を示す波形図、第５図は３フィールド中１フィー
ルドで表示データのカットを行う場合の薄膜EL表示装置
の各走査ライン上の画素に印加される実効電圧の波形を
示す波形図、第６図は従来の薄膜EL表示装置の概略的な
構成を示すブロック図、第７図は焼付きの生じた画素の
印加電圧−輝度特性と正常な画素の印加電圧−輝度特性
とを比較して示すグラフである。 21……表示パネル、22……データ側スイッチング回路、
25……走査側スイッチング回路、28……駆動回路、31…
…駆動論理回路、32……データ信号処理回路、D1〜Dx…
…データ側電極、S1〜Sy……走査側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (1)
- 【請求項１】互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極の間に誘電層を介在させ、
データ側電極に表示データに応じた変調電圧を印加する
一方、走査側電極には書込み電圧を印加し、かつ、その
書込み電圧が一方の極性となる第１フィールドと他方の
極性となる第２フィールドとによって１フレームの表示
を完了し、画素に表示データに応じた複数段階の輝度を
表示させる表示装置の駆動方法において、 ｍ（ｍは３以上の奇数）フレームによって１画面を表示
するとともに、 表示データに応じて前記変調電圧のパルス幅あるいは振
幅を変化させる電圧変調方式のみによって、表示すべき
複数段階の輝度のうちの予め定める段階を表示する一
方、 表示すべき複数段階の輝度のうちの残余の段階の輝度の
表示は、前記電圧変調方式での表示データを用いるとと
もに、前記ｍフレームの期間のうちの前半および後半の
各ｍフィールド分毎の各期間をそれぞれ１周期とし、そ
の周期内の表示すべき輝度に対応付けて定められた１ま
たは複数区間で、かつ、予め定める順位のフィールドに
おいて前記表示データの受け入れを遮断することによっ
て行うことを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2611789A JPH0748144B2 (ja) | 1989-02-03 | 1989-02-03 | 表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2611789A JPH0748144B2 (ja) | 1989-02-03 | 1989-02-03 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02205890A JPH02205890A (ja) | 1990-08-15 |
| JPH0748144B2 true JPH0748144B2 (ja) | 1995-05-24 |
Family
ID=12184634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2611789A Expired - Lifetime JPH0748144B2 (ja) | 1989-02-03 | 1989-02-03 | 表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748144B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6044063B2 (ja) * | 2011-11-15 | 2016-12-14 | 日亜化学工業株式会社 | 表示装置の点灯制御方法及び表示ユニット |
| JP6070918B2 (ja) * | 2011-12-26 | 2017-02-01 | 日亜化学工業株式会社 | 表示装置の点灯制御方法及び表示装置 |
| CN113674678B (zh) * | 2020-10-12 | 2023-11-10 | 友达光电股份有限公司 | 显示装置及驱动方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57144444A (en) * | 1981-03-03 | 1982-09-07 | Kubota Ltd | Method and apparatus for inspection of oil loading pipe |
| JPS5932864A (ja) * | 1982-08-17 | 1984-02-22 | Kubota Ltd | 管内面の検査装置 |
| JPS5932863A (ja) * | 1982-08-17 | 1984-02-22 | Kubota Ltd | 管内面の検査装置 |
| JPS62283055A (ja) * | 1986-05-29 | 1987-12-08 | 石川島播磨重工業株式会社 | 管内検査装置 |
| JPS62283056A (ja) * | 1986-05-29 | 1987-12-08 | 石川島播磨重工業株式会社 | 管内検査装置用旋回ユニツト |
| JPH0769270B2 (ja) * | 1987-02-26 | 1995-07-26 | 住友金属工業株式会社 | 牽引式管内面検査装置 |
| JP2586911B2 (ja) * | 1987-07-24 | 1997-03-05 | 株式会社 アデック | 管内検査装置 |
-
1989
- 1989-02-03 JP JP2611789A patent/JPH0748144B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02205890A (ja) | 1990-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4234821A (en) | Flat panel television receiver implemented with a thin film EL panel | |
| JPH11231835A (ja) | 表示装置 | |
| JP2534334B2 (ja) | 表示装置 | |
| JPH11296131A (ja) | マトリクス表示ディスプレイの階調表示方法及びこの方法を用いた表示装置 | |
| JP2687684B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2619028B2 (ja) | 表示装置の駆動方法および装置 | |
| JPH01193798A (ja) | エレクトロルミネセンスディスプレイ用パルスバーストパネル駆動方法および装置 | |
| JPH0748144B2 (ja) | 表示装置の駆動方法 | |
| JP4162626B2 (ja) | 液晶ディスプレイのオーバードライブ方法 | |
| JP2628766B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| US5233340A (en) | Method of driving a display device | |
| JP2892540B2 (ja) | 表示装置の駆動装置 | |
| JP2690752B2 (ja) | プラズマディスプレイパネルの輝度調整装置 | |
| JPH07271327A (ja) | Ｅｌ表示装置の駆動回路 | |
| JP2628760B2 (ja) | 表示装置の駆動装置 | |
| JPH07120725A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPH02135421A (ja) | マトリックス表示パネルの階調表示制御駆動装置 | |
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JPS5937835B2 (ja) | 画像表示装置の駆動方法 | |
| JPS6411950B2 (ja) | ||
| JP2007171567A (ja) | 液晶表示装置 | |
| JPS62187887A (ja) | Ｅｌ駆動回路 | |
| JPS5851277B2 (ja) | 表示装置 | |
| JPS6118900B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |