JPH02135729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02135729A JPH02135729A JP29040388A JP29040388A JPH02135729A JP H02135729 A JPH02135729 A JP H02135729A JP 29040388 A JP29040388 A JP 29040388A JP 29040388 A JP29040388 A JP 29040388A JP H02135729 A JPH02135729 A JP H02135729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- point metal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000008018 melting Effects 0.000 claims abstract description 29
- 238000002844 melting Methods 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000010409 thin film Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 13
- 238000001947 vapour-phase growth Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 3
- -1 Silicon ions Chemical class 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 229910007264 Si2H6 Inorganic materials 0.000 abstract description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、半導体装置の製造方法に関し、特に高融点金
属薄膜をゲート電極として用いた半導体装置の製造方法
に関する。
属薄膜をゲート電極として用いた半導体装置の製造方法
に関する。
(ロ)従来の技術
高融点金属薄膜をゲート電極に用いる素子が、製造工程
の簡単さ及びパターン微細化の容易さのために、注目さ
れ、研究開発が盛んに行われている。
の簡単さ及びパターン微細化の容易さのために、注目さ
れ、研究開発が盛んに行われている。
従来、高融点金属f’1lIIiからなるゲート電極は
、高融点金属薄膜を半導体表面に直接堆猜することによ
り形成していた。ところが、最近、半導体基板とWなど
の単体の高融点金属薄膜の間に、該半導体基板及び該高
融点金属riilfiのいずれよりも酸素との結合力の
大きな物質を含む薄い層を設ける構造が提案されている
。この構造によるゲート電極は、耐熱性の高い金属シリ
サイド等の高融点金属化合物と同等の耐熱性を有し、か
つ、抵抗率の低い単体の高融点金属薄膜と同等の低抵抗
が得られると報告されている多(信学技報ED86−4
9、特開昭62−32656号公報参照)。
、高融点金属薄膜を半導体表面に直接堆猜することによ
り形成していた。ところが、最近、半導体基板とWなど
の単体の高融点金属薄膜の間に、該半導体基板及び該高
融点金属riilfiのいずれよりも酸素との結合力の
大きな物質を含む薄い層を設ける構造が提案されている
。この構造によるゲート電極は、耐熱性の高い金属シリ
サイド等の高融点金属化合物と同等の耐熱性を有し、か
つ、抵抗率の低い単体の高融点金属薄膜と同等の低抵抗
が得られると報告されている多(信学技報ED86−4
9、特開昭62−32656号公報参照)。
高融点金属薄膜からなるゲート電極と半導体基3図a乃
至fを用いて説明する。
至fを用いて説明する。
半絶縁性GaAs基板(31)にシリコンイオンを注入
し、n型動作層(32)を形成したt麦、5iJfR(
33)、WWA(34)をスッパタ法により順次堆積す
る(第3図a)。ポジ型のフォトレジストパターン(3
5)を形成しく第3図b>、全面にニッケル(Ni)膜
(36)を堆積した綴(第3図c)、リフトオフ法によ
・ってフォトレジストパターン(35)を除去する(第
3図d)。残存したNiB!(361をマスクとして、
下層のS i l摸(33)とW膜(34)を反応性イ
オンエツチングによりエツチングしゲート電i (34
’ )を形成する。そしてN i J!I (361及
びゲートtjf!f34’)をマスクとし”Cシリコン
イオンを注入しn十頭域(37)を形成し、そのtJi
N i M (36)を除去する(第3図e)。注入
イオンを活性化するための熱処理の後、ソース電極(3
8)及びドレイン電極(39)を形成してGaAs電界
効果トランジスタが完成する(第3図f)。
し、n型動作層(32)を形成したt麦、5iJfR(
33)、WWA(34)をスッパタ法により順次堆積す
る(第3図a)。ポジ型のフォトレジストパターン(3
5)を形成しく第3図b>、全面にニッケル(Ni)膜
(36)を堆積した綴(第3図c)、リフトオフ法によ
・ってフォトレジストパターン(35)を除去する(第
3図d)。残存したNiB!(361をマスクとして、
下層のS i l摸(33)とW膜(34)を反応性イ
オンエツチングによりエツチングしゲート電i (34
’ )を形成する。そしてN i J!I (361及
びゲートtjf!f34’)をマスクとし”Cシリコン
イオンを注入しn十頭域(37)を形成し、そのtJi
N i M (36)を除去する(第3図e)。注入
イオンを活性化するための熱処理の後、ソース電極(3
8)及びドレイン電極(39)を形成してGaAs電界
効果トランジスタが完成する(第3図f)。
(ハ) 発明が解決しようとする課題
上述しな高融点金属薄膜からなるゲート電極と半導体基
板の間に中間層を設けた電界効果トランジスタの製造方
法には以下に示す問題がある。
板の間に中間層を設けた電界効果トランジスタの製造方
法には以下に示す問題がある。
■高融点金属rjI膜の堆積方法としてスパッタ法を採
用しているが、−mにスパッタ粒子のエネルギーは蒸着
法等の場合と比較して非常に大きいために、かりに該中
間層を基板損傷の小さい蒸着法や気相成長法で堆積しな
としても、中間層の厚さが数人〜100人と非常に薄い
ため、高融点金属薄膜を構成する原子が半導体基板に入
り込み半導体基板に損傷が生じる。さらに、スパッタ条
件の違いにより、中間層や半導体基板の表面付近に入り
込む原子の分布の様子が変化し、電気特性も変動しやす
い。
用しているが、−mにスパッタ粒子のエネルギーは蒸着
法等の場合と比較して非常に大きいために、かりに該中
間層を基板損傷の小さい蒸着法や気相成長法で堆積しな
としても、中間層の厚さが数人〜100人と非常に薄い
ため、高融点金属薄膜を構成する原子が半導体基板に入
り込み半導体基板に損傷が生じる。さらに、スパッタ条
件の違いにより、中間層や半導体基板の表面付近に入り
込む原子の分布の様子が変化し、電気特性も変動しやす
い。
■高融点金属薄膜を反応性イオンエツチングにより選択
的にエツチングする際に生じるサイドエツチングの量が
エツチング条件や高融点金属ff膜のlff1質によっ
て異なり、電界効果トランジスタのゲート長を安定に制
御することが難しい。
的にエツチングする際に生じるサイドエツチングの量が
エツチング条件や高融点金属ff膜のlff1質によっ
て異なり、電界効果トランジスタのゲート長を安定に制
御することが難しい。
(ニ)課題を解決するための手段
本発明は半導体基板上に高融点金属yI膜を有し、かつ
、前記半導体基板と前記高融点金属薄膜の間に、該半導
体基板及び該高融点金属rii膜のいずれよりも酸素と
の結合力の大きな物質からなる中間層を有−j−ること
を特徴とする半導体装置の製造方法において、前記高融
点金属薄膜を前記中間層上に選択的に気相成長すること
により形成することを特徴とする半導体装置の製造方法
である。
、前記半導体基板と前記高融点金属薄膜の間に、該半導
体基板及び該高融点金属rii膜のいずれよりも酸素と
の結合力の大きな物質からなる中間層を有−j−ること
を特徴とする半導体装置の製造方法において、前記高融
点金属薄膜を前記中間層上に選択的に気相成長すること
により形成することを特徴とする半導体装置の製造方法
である。
(ホ)作 用
高融点金属薄膜を中間層上に、選択的に気相成長するこ
とにより形成するので高融点金属薄膜を構成する原子が
中間層や半導体基板に入))込む割合はスパッタ法に比
べてはるかに小さくなり、また、高融点金属薄膜をゲー
ト形状にエツチング加工する必要がない。
とにより形成するので高融点金属薄膜を構成する原子が
中間層や半導体基板に入))込む割合はスパッタ法に比
べてはるかに小さくなり、また、高融点金属薄膜をゲー
ト形状にエツチング加工する必要がない。
(へ)実施例
本発明の第1の実施例を第1図a乃至eに基づいて説明
する。
する。
まず、半絶縁性GaAs基板(II)にシリコンイオン
を加速電圧30 K e V、ドーズ量3 X 10”
cm−2で注入し、n型動作層(12)を形成した後、
ポジ型のフォトレジストパターン(13)を形成する(
第1図a)。次に蒸着法によってSi@(14)を50
人の膜厚まで蒸着する。さらに140℃の基板温度で、
WFbをSi2H6ガスにより還元しレジストパターン
(13)を除去し残存した5illi(14)と残存し
たWlli+15+から成るゲート電極(14’)をマ
スクとしてシリコンイオンを加速電圧120 K e
V、ドーズ量5 x 10”cm−2で注入し高濃度導
電層(16)を形成する(第1図d)。その′t&80
0°Cl2O分の熱処理を加えた後、ソース電極(17
1及びドレイン電極(18)を形成することにより高融
点金属薄膜と半導体基板の間にSiの中間層を有するG
aAs電界効果トランジスタが完成する(第1図e)。
を加速電圧30 K e V、ドーズ量3 X 10”
cm−2で注入し、n型動作層(12)を形成した後、
ポジ型のフォトレジストパターン(13)を形成する(
第1図a)。次に蒸着法によってSi@(14)を50
人の膜厚まで蒸着する。さらに140℃の基板温度で、
WFbをSi2H6ガスにより還元しレジストパターン
(13)を除去し残存した5illi(14)と残存し
たWlli+15+から成るゲート電極(14’)をマ
スクとしてシリコンイオンを加速電圧120 K e
V、ドーズ量5 x 10”cm−2で注入し高濃度導
電層(16)を形成する(第1図d)。その′t&80
0°Cl2O分の熱処理を加えた後、ソース電極(17
1及びドレイン電極(18)を形成することにより高融
点金属薄膜と半導体基板の間にSiの中間層を有するG
aAs電界効果トランジスタが完成する(第1図e)。
次に、本発明の第2の実施例を第2図a乃至fに基づい
て説明する。
て説明する。
まず、半絶縁性GaAs基板(21)にシリコンイオン
を加速電圧30KeV、ドーズ量3 X 1012cm
−2で注入しn型動作層(22)を形成した後、半導体
基板(21)の表面に酸化シリコン膜(23)を120
0人の膜厚まで堆積し、さらにポジ型のフォトレジスト
パターン(24)を形成する(第2図a)。フォトレジ
ストパターン(24)をマスクとして酸化シリコン@
(23)を反応性イオンエツチングにより選択的に除去
しく第2図b)、蒸着法によりSi*125)を50人
の膜厚まで蒸着する(第2図C)。リフトオフ法によっ
てフォトレジストパターン(24)を除去し、さらに、
WF6をSiH,ガスにより還元してW@ (26)を
5fpIA(25)上に3000人の膜厚まで選択的に
気相成長させる(第2図d)。この時、酸化シリコン膜
(23)上にはW膜(26)は成長しない。W1模(2
6)及びSil臭(25)から成るグーl−電極(26
’lをマスクとしてシリコンイオンを加速電圧150K
eV、ドーズ量5 X 1013car−2で注入し高
濃度導電層(27)を形成する(第2図e)。その後、
800°Cl2O分の熱処理を加えた後、ソース電4i
(281及びドレイン電a +291を形成することに
より、高融点金属薄膜と半導体基板の間にSiの中間層
を有するGaAs電界効果トランジスタが完成する(第
2図f)。この第2の実施例では酸化シリコン膜(23
)が気相成長時のマスク及び基板表面のパッシベーショ
ンの役割を果す。
を加速電圧30KeV、ドーズ量3 X 1012cm
−2で注入しn型動作層(22)を形成した後、半導体
基板(21)の表面に酸化シリコン膜(23)を120
0人の膜厚まで堆積し、さらにポジ型のフォトレジスト
パターン(24)を形成する(第2図a)。フォトレジ
ストパターン(24)をマスクとして酸化シリコン@
(23)を反応性イオンエツチングにより選択的に除去
しく第2図b)、蒸着法によりSi*125)を50人
の膜厚まで蒸着する(第2図C)。リフトオフ法によっ
てフォトレジストパターン(24)を除去し、さらに、
WF6をSiH,ガスにより還元してW@ (26)を
5fpIA(25)上に3000人の膜厚まで選択的に
気相成長させる(第2図d)。この時、酸化シリコン膜
(23)上にはW膜(26)は成長しない。W1模(2
6)及びSil臭(25)から成るグーl−電極(26
’lをマスクとしてシリコンイオンを加速電圧150K
eV、ドーズ量5 X 1013car−2で注入し高
濃度導電層(27)を形成する(第2図e)。その後、
800°Cl2O分の熱処理を加えた後、ソース電4i
(281及びドレイン電a +291を形成することに
より、高融点金属薄膜と半導体基板の間にSiの中間層
を有するGaAs電界効果トランジスタが完成する(第
2図f)。この第2の実施例では酸化シリコン膜(23
)が気相成長時のマスク及び基板表面のパッシベーショ
ンの役割を果す。
尚、上述の各実施例ではWFbを5iHaガスで還元す
ることによりWを成長させたが、S i l−1aガス
に代えて82.S i、H,を用いることができる。ま
た、中間層としてはSiに代えてTi、At)等を用い
ることができる。
ることによりWを成長させたが、S i l−1aガス
に代えて82.S i、H,を用いることができる。ま
た、中間層としてはSiに代えてTi、At)等を用い
ることができる。
(ト)発明の効果
本発明は以上の説明から明らかな如く、高融点金属Tl
l膜を中間層上に選択的に気相成長することにより形成
するので、■半導体基板に損傷を殆ど与えない、■電気
特性の変動を招来しない、■高度なエツチング制御技術
を用いずにゲート長を安定に制御することができる、と
いう効果を得ることができる。
l膜を中間層上に選択的に気相成長することにより形成
するので、■半導体基板に損傷を殆ど与えない、■電気
特性の変動を招来しない、■高度なエツチング制御技術
を用いずにゲート長を安定に制御することができる、と
いう効果を得ることができる。
第1図a乃至eは本発明の第1の実施例を説明するため
の工程説明図、第2図a乃至fは本発明の第2の実施例
を説明するための工程説明図、第3図a乃至fは従来技
術を説明するための工程説明図である。 1ll) (21) +31>=−半絶縁性GaAs基
板(半導体基板) 、 +121 (221(321−
n型動作層、+13) (241(35)・・・フォト
レジストパターン、+14+ (25) (331・・
・S i IM(中間層) 、 (15) (26)
(34)・・・W膜(高融点金属r*I摸) 、(16
H2’l)<371・・・高濃度導電層、(23)・・
・酸化シリコン1漢。 第1図 〜11
の工程説明図、第2図a乃至fは本発明の第2の実施例
を説明するための工程説明図、第3図a乃至fは従来技
術を説明するための工程説明図である。 1ll) (21) +31>=−半絶縁性GaAs基
板(半導体基板) 、 +121 (221(321−
n型動作層、+13) (241(35)・・・フォト
レジストパターン、+14+ (25) (331・・
・S i IM(中間層) 、 (15) (26)
(34)・・・W膜(高融点金属r*I摸) 、(16
H2’l)<371・・・高濃度導電層、(23)・・
・酸化シリコン1漢。 第1図 〜11
Claims (2)
- (1)半導体基板上に高融点金属薄膜を有し、かつ、前
記半導体基板と前記高融点金属薄膜の間に、該半導体基
板及び該高融点金属薄膜のいずれよりも酸素との結合力
の大きな物質からなる中間層を有することを特徴とする
半導体装置の製造方法において、 前記高融点金属薄膜を前記中間層上に選択的に気相成長
することにより形成することを特徴とする半導体装置の
製造方法。 - (2)前記高融点金属薄膜はWであり、WF_6をH_
2、SiH_4、SiH_6、Si_3H_6のいずれ
かの還元ガスにより還元する気相成長により形成するこ
とを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29040388A JPH02135729A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29040388A JPH02135729A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135729A true JPH02135729A (ja) | 1990-05-24 |
Family
ID=17755560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29040388A Pending JPH02135729A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135729A (ja) |
-
1988
- 1988-11-16 JP JP29040388A patent/JPH02135729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JP3600541B2 (ja) | 薄膜トランジスタ用のオーム接触部を形成する方法 | |
| US4901121A (en) | Semiconductor device comprising a perforated metal silicide layer | |
| US6048781A (en) | Semiconductor processing method for providing large grain polysilicon films | |
| US4398341A (en) | Method of fabricating a highly conductive structure | |
| JPH07161731A (ja) | 狭禁止帯幅特性を有する炭素ドーピング・シリコン半導体デバイスとその方法 | |
| EP0809863B1 (en) | Hot carrier transistors and their manufacture | |
| US5994191A (en) | Elevated source/drain salicide CMOS technology | |
| JPS605570A (ja) | 半導体装置の製造方法 | |
| US4757030A (en) | Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth | |
| JP2826982B2 (ja) | 結晶化方法及びこれを用いた薄膜トランジスタの製造方法 | |
| CN118782466B (zh) | 一种具备超低接触电阻的硅基半导体场效应晶体管及其制备方法 | |
| JPH02135729A (ja) | 半導体装置の製造方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP3629861B2 (ja) | 半導体装置の製造方法 | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH04174560A (ja) | 半導体装置とその製造方法 | |
| JPH04260325A (ja) | 半導体装置の製造方法 | |
| JPH06232071A (ja) | 半導体装置の製造方法 | |
| JPS6360525A (ja) | 半導体装置の製造方法 | |
| JP2730905B2 (ja) | 半導体装置の製造方法 | |
| JPH08133881A (ja) | 結晶薄膜の形成方法 | |
| JPS61170026A (ja) | 3−v族半導体装置の製造方法 | |
| JPS61170027A (ja) | 3−v族半導体装置の製造方法 |