JPH02135754A - 半導体基体の製造方法 - Google Patents
半導体基体の製造方法Info
- Publication number
- JPH02135754A JPH02135754A JP28873588A JP28873588A JPH02135754A JP H02135754 A JPH02135754 A JP H02135754A JP 28873588 A JP28873588 A JP 28873588A JP 28873588 A JP28873588 A JP 28873588A JP H02135754 A JPH02135754 A JP H02135754A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- molten
- silicon dioxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000010408 film Substances 0.000 claims abstract description 58
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 31
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000203 mixture Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 101100473036 Mus musculus Hnrnpa1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分舒）
この発明は、半導体集積回路に用いられろ半導体基体の
製造方法に係り、詳しくは、半導体基板の溝内を含む表
面に二酸化シリコン膜を形成し、その上に、溶融シリコ
ンの被着固化により多結晶シリコン層を形成する方法に
関するものである。
製造方法に係り、詳しくは、半導体基板の溝内を含む表
面に二酸化シリコン膜を形成し、その上に、溶融シリコ
ンの被着固化により多結晶シリコン層を形成する方法に
関するものである。
（従来の技術）
半導体基板の溝内を含む表面に二酸化シリコン膜を形成
し、その上に、溶融シリコンの被着固化により多結晶シ
リコン層を形成する方法は、−例として誘電体分離基板
の製ｆｔ法に応用されろ。そこで、従来の上記方法とし
て、従来のｇ電体分離基板の製造法について第２図を参
照して説明する。
し、その上に、溶融シリコンの被着固化により多結晶シ
リコン層を形成する方法は、−例として誘電体分離基板
の製ｆｔ法に応用されろ。そこで、従来の上記方法とし
て、従来のｇ電体分離基板の製造法について第２図を参
照して説明する。
この誘電体分離基板の製造法は、特開昭６０−１８２７
３８号公報に開示される。
３８号公報に開示される。
まず、第２図（ａｌに示すように、単結晶シリコン基板
１を異方性エツチングし、Ｖ字溝２を形成する。
１を異方性エツチングし、Ｖ字溝２を形成する。
次に、第２図（ｂｌに示すように、単結晶シリコン基板
１を酸化し、Ｖ字溝２を含む基板表面に、絶縁分離のた
めの二酸化シリコン膜３を形成後、該二酸化シリコン膜
３上に公知のＣＶＤ法により、膜厚０．１μｍ程度の窒
化シリコン膜４を形成する。
１を酸化し、Ｖ字溝２を含む基板表面に、絶縁分離のた
めの二酸化シリコン膜３を形成後、該二酸化シリコン膜
３上に公知のＣＶＤ法により、膜厚０．１μｍ程度の窒
化シリコン膜４を形成する。
その後、１４４０℃程度の温度の溶融シリコンを、１３
００℃程度に保たれたシリコン基板１上に供給し、該溶
融シリコンを基板全面に広げ、冷却することにより、窒
化シリコン膜４上に５００μｍ程度の厚さの多結晶シリ
コン層５を形成する。
００℃程度に保たれたシリコン基板１上に供給し、該溶
融シリコンを基板全面に広げ、冷却することにより、窒
化シリコン膜４上に５００μｍ程度の厚さの多結晶シリ
コン層５を形成する。
ここで、前記窒化シリコン膜４は、Ｖ字Ｆｎ２内部まで
溶融シリコンが侵入しＶ字溝２内が充填される為に必要
であり、絶縁分離のための二酸化シリコン膜３上に直接
溶融シリコンを滴下したのでは、二酸化シリコン膜と溶
融シリコンのぬれ性が悪いために第３図に示すような多
結晶シリコンの未充填箇所１１がＶ字Ｆ′ｓ２内に発生
するからである。
溶融シリコンが侵入しＶ字溝２内が充填される為に必要
であり、絶縁分離のための二酸化シリコン膜３上に直接
溶融シリコンを滴下したのでは、二酸化シリコン膜と溶
融シリコンのぬれ性が悪いために第３図に示すような多
結晶シリコンの未充填箇所１１がＶ字Ｆ′ｓ２内に発生
するからである。
その後、多結晶シリコン層５の表面を平坦な加工基準面
６まで研削した後、単結晶シリコン基板１の裏面側を、
■字Ｆｌｉ２の先端が露出するまで研削・研磨により除
去することにより、第２図ｔｃ＋に示す誘電体分離基板
が得られろ。
６まで研削した後、単結晶シリコン基板１の裏面側を、
■字Ｆｌｉ２の先端が露出するまで研削・研磨により除
去することにより、第２図ｔｃ＋に示す誘電体分離基板
が得られろ。
（発明が解決しようとする課題）
しかしながら、上記従来の製造方法でｒよ、高温の溶融
シリコンがある程度以上の質量を有する液滴状で窒化シ
リコン膜４上に供給されると、絶縁分離のための二酸化
シリコン膜３と窒化シリコン膜４との熱膨張係数の差に
基づく急激な熱応力が両方の膜の界面に生じ、窒化シリ
コン膜４が剥がれ、Ｖ字溝２内の溶融シリコンの充填が
行われないと云う問題点があった。そして、このような
未充填箇所は、第２図（ｃｌに示す誘電体分離基板の表
面にくぼみ（未充填箇所１１）を形成し、後の半導体集
積回路の形成工程において、配線の段切れを起こす等に
より、半導体集積回路の製造歩留りを低下させていた。
シリコンがある程度以上の質量を有する液滴状で窒化シ
リコン膜４上に供給されると、絶縁分離のための二酸化
シリコン膜３と窒化シリコン膜４との熱膨張係数の差に
基づく急激な熱応力が両方の膜の界面に生じ、窒化シリ
コン膜４が剥がれ、Ｖ字溝２内の溶融シリコンの充填が
行われないと云う問題点があった。そして、このような
未充填箇所は、第２図（ｃｌに示す誘電体分離基板の表
面にくぼみ（未充填箇所１１）を形成し、後の半導体集
積回路の形成工程において、配線の段切れを起こす等に
より、半導体集積回路の製造歩留りを低下させていた。
この発明は、以上述べた溶融シリコン供給時の窒化シリ
コン膜のはがれによる溝内の未充填と云う問題点を除去
し、溝内の充填を確実とし得る半導体基体の製造方法を
提供することを目的とする。
コン膜のはがれによる溝内の未充填と云う問題点を除去
し、溝内の充填を確実とし得る半導体基体の製造方法を
提供することを目的とする。
（課題を解決するための手段）
この発明では、溝を有する半導体基体の表面に二酸化シ
リコン膜を形成し、その上にシリコンオキシナイトライ
ド系のｒｉ４膜を形成し、その７［上に多結晶シリコン
層を溶融シリコンの被着により形成する。しかも、前記
シリコンオキシナイトライド系のｒ４１＃は、前記二酸
化シリコン膜に接する部分では二酸化シリコンあるいは
膜中央の部分に比して酸素組成比の高いシリコンオキシ
ナイトライド、表面部分では窒化シリコンあるいは膜中
央の部分に比して窒素組成比の高いシリコンオキシナイ
トライドからなる構成のシリコンオキシナイトライド系
のＲ膜と１゛ろ。
リコン膜を形成し、その上にシリコンオキシナイトライ
ド系のｒｉ４膜を形成し、その７［上に多結晶シリコン
層を溶融シリコンの被着により形成する。しかも、前記
シリコンオキシナイトライド系のｒ４１＃は、前記二酸
化シリコン膜に接する部分では二酸化シリコンあるいは
膜中央の部分に比して酸素組成比の高いシリコンオキシ
ナイトライド、表面部分では窒化シリコンあるいは膜中
央の部分に比して窒素組成比の高いシリコンオキシナイ
トライドからなる構成のシリコンオキシナイトライド系
のＲ膜と１゛ろ。
（作 用）
この発明では、半導体基板表面の二酸化シリコン膜上に
上述のような膜構成のシリコンオキシナイトライド系の
薄膜を形成するが、シリコンオキシナイトライド（Ｓｉ
Ｏ，Ｎ、）はそのＭＺと窒素の組成比に応じて、二酸化
シリコンと窒化シリコンとの中間の性質を示し、上述の
膜構成とすることにより、後の工程で溶融シリコンを該
シリコンオキシナイトライド系の薄膜上に滴下した際に
、絶縁分離のための二酸化シリコン膜との界面では、そ
の二酸化シリコンと同様の熱膨張係数により膜剥がれは
生じず、表面では、窒化シリコンと同様の溶融シリコン
に対するぬれ性により、該溶融シリコンの溝内への充填
を確保する。
上述のような膜構成のシリコンオキシナイトライド系の
薄膜を形成するが、シリコンオキシナイトライド（Ｓｉ
Ｏ，Ｎ、）はそのＭＺと窒素の組成比に応じて、二酸化
シリコンと窒化シリコンとの中間の性質を示し、上述の
膜構成とすることにより、後の工程で溶融シリコンを該
シリコンオキシナイトライド系の薄膜上に滴下した際に
、絶縁分離のための二酸化シリコン膜との界面では、そ
の二酸化シリコンと同様の熱膨張係数により膜剥がれは
生じず、表面では、窒化シリコンと同様の溶融シリコン
に対するぬれ性により、該溶融シリコンの溝内への充填
を確保する。
（実施例）
以下第】図ｔａ）ないし［ｄ）に従い、この発明の一実
施例について誘電体分離基板を例にとり説明する。
施例について誘電体分離基板を例にとり説明する。
才ず、第１図（ａ）に示すように、単結晶シリコン基板
２１を酸化し、その表面に膜厚１μｍ程度の二酸化シリ
コンｌｌＡ２２を形成する。
２１を酸化し、その表面に膜厚１μｍ程度の二酸化シリ
コンｌｌＡ２２を形成する。
次に、第１図（ｂ）に示すように、ホトリソ・エツチン
グにより二酸化シリコン膜２２を部分的に開孔し、残り
の二酸化シリコン膜２２を保護マスクとして、単結晶シ
リコン基板２１を異方性エツチングすることにより、深
さ５０μｍ程度のｖ字溝２３を形成する。
グにより二酸化シリコン膜２２を部分的に開孔し、残り
の二酸化シリコン膜２２を保護マスクとして、単結晶シ
リコン基板２１を異方性エツチングすることにより、深
さ５０μｍ程度のｖ字溝２３を形成する。
次に、第１図（ｃｌに示すように、二酸化シリコン膜２
２を除去後、再び単結晶シリコン基板２１を酸化し、Ｖ
字溝２３を含む基板表面に膜厚２μｍ程度の絶縁分離の
ｔこめの二酸化シリコン膜２４を形成する。
２を除去後、再び単結晶シリコン基板２１を酸化し、Ｖ
字溝２３を含む基板表面に膜厚２μｍ程度の絶縁分離の
ｔこめの二酸化シリコン膜２４を形成する。
次に、該二酸化シリコン膜２４上に公知のＣＶＤ法によ
り、膜厚０．２μｍ程度のシリコンオキシナイトライド
（ＳｉＯ，Ｎ、）系の薄膜２５を二酸化シリコン膜２４
側から形成表面方向に向かって、膜中の酸素に対する窒
素の組成比ｙ ／ ｘが増加するように形成する。ここ
で、該薄膜２５は、二酸化シリコン膜２４に接する部分
は完全な酸化シリコンで、表面は完全な窒化シリコンで
あってもよい。
り、膜厚０．２μｍ程度のシリコンオキシナイトライド
（ＳｉＯ，Ｎ、）系の薄膜２５を二酸化シリコン膜２４
側から形成表面方向に向かって、膜中の酸素に対する窒
素の組成比ｙ ／ ｘが増加するように形成する。ここ
で、該薄膜２５は、二酸化シリコン膜２４に接する部分
は完全な酸化シリコンで、表面は完全な窒化シリコンで
あってもよい。
尚、シリコンオキシナイトライド基の薄膜はＳ ｉ Ｉ
（４・ＮＨ，・Ｎ２０屁合ガスの熱分解により得られ、
膜形成につれてＮｉｌ、／Ｎ２０の混合比を増加させる
ことにより、前記膜構成のシリコンオキシナイトライド
系の４膜Ｚ５が形成できる。又、シリコンオキシナイト
ライドはその酸素と窒素の組成比に応じて、二酸化シリ
コンと窒化シリコンとの中間の ５性質を示し、前記の
膜構成とすることにより、後の工程で溶融シリコンを該
シリコンオキシナイ）−ライド系の薄膜２５上に滴下し
た際に、絶縁分離のための二酸化シリコン膜２４との界
面では、その二酸化シリコンと同様の熱膨張係数により
膜剥がれは生じず、表面では、窒化シリコンと同様の溶
融シリコンに対するぬれ性により、該溶融シリコンのＶ
字溝２３内への充填を確保する。
（４・ＮＨ，・Ｎ２０屁合ガスの熱分解により得られ、
膜形成につれてＮｉｌ、／Ｎ２０の混合比を増加させる
ことにより、前記膜構成のシリコンオキシナイトライド
系の４膜Ｚ５が形成できる。又、シリコンオキシナイト
ライドはその酸素と窒素の組成比に応じて、二酸化シリ
コンと窒化シリコンとの中間の ５性質を示し、前記の
膜構成とすることにより、後の工程で溶融シリコンを該
シリコンオキシナイ）−ライド系の薄膜２５上に滴下し
た際に、絶縁分離のための二酸化シリコン膜２４との界
面では、その二酸化シリコンと同様の熱膨張係数により
膜剥がれは生じず、表面では、窒化シリコンと同様の溶
融シリコンに対するぬれ性により、該溶融シリコンのＶ
字溝２３内への充填を確保する。
以下従来の製造方法に従い、１４４０℃程度の温度の溶
融シリコンを、１３００〜１４００℃に保たれたシリコ
ン基板２１上に滴下あるいはノズルからの噴射により供
給し、該溶融シリコンを基板表面に広げ、冷却すること
により、シリコンオキシナイトライド系の薄膜２５上に
５５０μｍ程度の厚さの多結晶シリコン層２６を被着す
る。この時、前述のようにシリコンオキシナイトライド
系ｒ４膜２５の剥離がなく、溶融シリコンはＶ字溝２３
内に確実に充填されろ。その後、多結晶シリコン層２６
の表面を平坦な加工基準面２７まで研削した後、単結晶
シリコン基板２１の裏面側をＶ字溝２３の先端が露出す
るまで研削・研磨により除去することにより、第１図（
ｄ）に示すように単結晶シリコン島２８が互いに電気的
に分離された誘電体分離基板を完成させろ。
融シリコンを、１３００〜１４００℃に保たれたシリコ
ン基板２１上に滴下あるいはノズルからの噴射により供
給し、該溶融シリコンを基板表面に広げ、冷却すること
により、シリコンオキシナイトライド系の薄膜２５上に
５５０μｍ程度の厚さの多結晶シリコン層２６を被着す
る。この時、前述のようにシリコンオキシナイトライド
系ｒ４膜２５の剥離がなく、溶融シリコンはＶ字溝２３
内に確実に充填されろ。その後、多結晶シリコン層２６
の表面を平坦な加工基準面２７まで研削した後、単結晶
シリコン基板２１の裏面側をＶ字溝２３の先端が露出す
るまで研削・研磨により除去することにより、第１図（
ｄ）に示すように単結晶シリコン島２８が互いに電気的
に分離された誘電体分離基板を完成させろ。
尚、上記実施例では誘電体分Ｓ基板をとり上げたが、こ
の発明は、その他の同様の半導体基体の製造方法にも適
用できる。
の発明は、その他の同様の半導体基体の製造方法にも適
用できる。
（発明の効果）
以上詳細に説明したようにこの発明によれば、溶融シリ
コンの溝内の充填を確保するためにシリコンオキシナイ
トライド系のｒ１１ＩＩ！１１特に半導体基板表面の二
酸化シリコン膜と接する部分では二酸化シリコンあるい
は膜中央の部分に比して酸素組成比の高いシリコンオキ
シナイトライド、表面部分では窒化シリコンあるいは膜
中央の部分に比して窒素組成比の高いシリコンオキシナ
イトライドからなる構成のシリコンオキシナイトライド
系の薄膜を形成するようにしｌコので、前記二酸化シリ
コン膜との熱膨張係数の差に基づく高温溶融シリコン供
給時の充填確保用ｒ４膜の剥がれを防止ずろことができ
、溶融シリコンの溝内の充填を確実なものとすることが
できる。したがって、例えば誘電体分離基板において表
面のくぼみの発生を防止でき、集積回路を形成した際に
配線が前記くぼみにより段切れを起こすことを防止でき
、半導体集積回路の製造歩留りを真めろことができろ。
コンの溝内の充填を確保するためにシリコンオキシナイ
トライド系のｒ１１ＩＩ！１１特に半導体基板表面の二
酸化シリコン膜と接する部分では二酸化シリコンあるい
は膜中央の部分に比して酸素組成比の高いシリコンオキ
シナイトライド、表面部分では窒化シリコンあるいは膜
中央の部分に比して窒素組成比の高いシリコンオキシナ
イトライドからなる構成のシリコンオキシナイトライド
系の薄膜を形成するようにしｌコので、前記二酸化シリ
コン膜との熱膨張係数の差に基づく高温溶融シリコン供
給時の充填確保用ｒ４膜の剥がれを防止ずろことができ
、溶融シリコンの溝内の充填を確実なものとすることが
できる。したがって、例えば誘電体分離基板において表
面のくぼみの発生を防止でき、集積回路を形成した際に
配線が前記くぼみにより段切れを起こすことを防止でき
、半導体集積回路の製造歩留りを真めろことができろ。
第１図はこの発明の半導体基体の製造方法の一実施例を
示す工程断面図、第２図は従来の誘電体分離基板の製造
方法を示す工程断面図、第３図は従来の方法において窒
化シリコン膜が無い場合に生じろ溶融シリコンの溝内の
未充填を示す断面図である。 ２１・・単結晶シリコン基板、２３・ Ｖ字溝、２４・
・二酸化シリコン膜、２５・・シリコンオキシナイトラ
イド系の＃ＦＪ、２ｓ・・・多結晶シリコン層。 本発明一実施例の製造工程断面図 従来の製造工程断面図
示す工程断面図、第２図は従来の誘電体分離基板の製造
方法を示す工程断面図、第３図は従来の方法において窒
化シリコン膜が無い場合に生じろ溶融シリコンの溝内の
未充填を示す断面図である。 ２１・・単結晶シリコン基板、２３・ Ｖ字溝、２４・
・二酸化シリコン膜、２５・・シリコンオキシナイトラ
イド系の＃ＦＪ、２ｓ・・・多結晶シリコン層。 本発明一実施例の製造工程断面図 従来の製造工程断面図
Claims (1)
- （ａ）溝を有する半導体基板の、前記溝内を含む基板表
面に二酸化シリコン膜を形成する工程と、（ｂ）該二酸
化シリコン膜上に、該二酸化シリコン膜に接する部分で
は二酸化シリコンあるいは膜中央の部分に比して酸素組
成比の高いシリコンオキシナイトライド、表面部分では
窒化シリコンあるいは膜中央の部分に比して窒素組成比
の高いシリコンオキシナイトライドからなる構成のシリ
コンオキシナイトライド系の薄膜を形成する工程と、（
ｃ）該薄膜上に、溶融シリコンの被着固化により多結晶
シリコン層を形成する工程とを具備してなる半導体基体
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28873588A JPH02135754A (ja) | 1988-11-17 | 1988-11-17 | 半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28873588A JPH02135754A (ja) | 1988-11-17 | 1988-11-17 | 半導体基体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135754A true JPH02135754A (ja) | 1990-05-24 |
Family
ID=17734011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28873588A Pending JPH02135754A (ja) | 1988-11-17 | 1988-11-17 | 半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202568B2 (en) * | 1998-06-26 | 2007-04-10 | Intel Corporation | Semiconductor passivation deposition process for interfacial adhesion |
| CN103489821A (zh) * | 2013-09-29 | 2014-01-01 | 武汉新芯集成电路制造有限公司 | 一种高深宽比沟槽的填充方法 |
-
1988
- 1988-11-17 JP JP28873588A patent/JPH02135754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202568B2 (en) * | 1998-06-26 | 2007-04-10 | Intel Corporation | Semiconductor passivation deposition process for interfacial adhesion |
| CN103489821A (zh) * | 2013-09-29 | 2014-01-01 | 武汉新芯集成电路制造有限公司 | 一种高深宽比沟槽的填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046487A (en) | Shallow trench isolation with oxide-nitride/oxynitride liner | |
| JP3360350B2 (ja) | 表面平坦化法 | |
| EP0493116B1 (en) | Method for production of dielectric separation substrate | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| JPH02135754A (ja) | 半導体基体の製造方法 | |
| KR100204796B1 (ko) | 소자 격리 산화막 제조 방법 | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JP3011741B2 (ja) | 半導体基板の製造方法 | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JP2927280B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPH0770479B2 (ja) | 半導体装置の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JPS6252920A (ja) | 半導体装置の製造方法 | |
| JPH03227555A (ja) | 半導体基体の製造方法 | |
| JP3327977B2 (ja) | 半導体基板の製造方法 | |
| JPH0334531A (ja) | 半導体基板 | |
| JPH04106923A (ja) | バイアスｅｃｒ―ｃｖｄ法による埋め込み方法 | |
| JPS63260014A (ja) | 炭化珪素単結晶薄膜の形成方法 | |
| JPH05326683A (ja) | Ｓｏｉ基板の製法 | |
| JPH10335448A (ja) | 誘電体分離基板の製造方法 | |
| EP1001458A1 (en) | Isotropic etching of silicon using hydrogen chloride | |
| JPH0482250A (ja) | 半導体装置の製造方法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH03142854A (ja) | 誘電体分離基板およびその製造方法 |