JPH02199860A - 高密度半導体構造体及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明分野 この発明は、次に半導体及び集積回路デバイスを形成す
るための半導体ウェーハの製造、特に高密度デバイス及
び高密度デバイス相互接続パターンを形成しつる半導体
構造体並びに前記構造体の製造方法に関する。

発明の背景 高密度半導体製造技術が数百万までのデバイスを有する
超ＬＳＩ　（ＶＬＳＩ）及び極超ＬＳＩ　（ＵＬＳＩ）
チップの製造のために要求される。高密度チップは、単
位面積当りのデバイスの形成を増やすようにチップ上の
個々のデバイスの寸法を縮小することにより製造するこ
とができる。しかし、デバイスの寸法が小さくなる場合
、デバイス間相互接続を設けることがいっそう困難とな
る。小さな寸法のデバイスを要求に応じて互いに接続す
ることができない場合、小さなデバイス寸法の利点が失
われる。

デバイス相互接続用の密な金属相互接続パターンを形成
する多くの技術が提供されている。高密度ＶＬＳＩ及び
ＵＬＳＩデバイスは、代表的な場合それらの複雑な配線
パターンを収容するために多重レベルの表面金属化を必
要とする。不幸にも、多重レベル金属化は、金属化層に
おける平面性の問題を生じ、これにより相互接続密度が
制限される。また、多重レベルの金属化を得るためには
、複雑な工程段階も要求される。

デバイス寸法縮小にふける他の関心事は、デバイス間に
適当な分離を与える困難さである。絶縁体上の半導体（
ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｏｎ　１ｎｓｕｌａｔｏ
ｒ）（ＳＯＩ）技術をデバイス間の分離を増すために用
いることができる。Ｓ０１構造体を製造する一つの方法
は、第１及び第２シリコン基板を酸化して各の上に二酸
化ケイ素（Ｓ１０２）の層を形成する。二酸化ケイ素表
面を互いに面と面で結合して一体構造をつくる。シリコ
ンの大部分を、ウェーハの一つからシリコンの数マイク
ロメートルだけが残るまでエツチングすることができる
。次いで、デバイスをシリコンのこの薄膜中に形成する
。酸化ケイ素結合技術のこの型の他の変形は、「絶縁体
上シリコン技術のためのウェーハ結合（Ｗａｆｅｒ　Ｂ
ｏｎｄｉｎｇｆｏｒ　５ｉｌｉｃｏｎ　ｏｎ−Ｉｎｓｕ
ｌａｔｏｒ　Ｔｅｃｈｎｏｌｏｇｉｅｓ）　Ｊと題する
ラスキー（Ｌａｓｋｅｙ）の論文、アプライド・フィジ
ックス・レターズ（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　
Ｌｅｔｔｅｒｓ）　、第４８巻第１号、１９８６年１月
６日、に開示される。

酸化ケイ素結合技術の他の例は、ウォンラス（Ｗａｎｌ
ａｓｓ）の米国特許第３９９７３８１号明細書及びアバ
−ナシ−（Ａｂｅｒｎａｔｈｙ）　　らの米国特許第４
６０１７７９号明細書に開示される。

発明の要約 前記に従って、この発明の目的は、高密度半導体構造体
の製造方法を提供することである。

この発明の他の目的は、中に高密度相互接続パターンを
形成することのできる高密度半導体構造体の製造方法を
提供することである。

更に、この発明の他の目的は、高度のデバイス分離を維
持する高密度半導体構造体の製造方法を提供することで
ある。

これら及び他の目的は、この発明に従って、半導体構造
体を形成するために二つの基板を接合する金属対金属結
合技術を用意し、しかも同時にデバイス相互接続のた必
にデバイス内に埋設金属層を用意することにより達成す
ることができる。半導体デバイスのだめの結合をつくる
正に同じ金属層がデバイス相互接続パターンの少なくと
も一部をも形成する。か（して、表面金属化パターンは
、単純化され、高密度相互接続パターンを有する高密度
デバイスが得られる。

この発明に従って、一つ以上の金属層を第１半導体基板
上に形成し、金属層を所望接触領域を除いて相互から、
また基板から絶縁する。一つ以上の金属層を半導体基板
であってもなくてもよい第２基板上に形成する。二つの
基板上の最も上の金属層を互いに合わせて置き、酸化周
囲雰囲気中で加熱してそれらの間に結合を生ぜしめる。

最も上の金属層のどちらか又は両方は、その表面上に酸
化物層を有することができる。次いで、デバイスを第１
半導体基板中にそして第２基板も半導体基板である場合
はその中に形成することができる。

この発明に従って形成した構造体は、一つ以上の埋設金
属層を有する半導体基板、又は一つ以上の埋設金属層を
間に有する二つの半導体基板を含む。この発明の埋設金
属層は、金属対金属結合の一部を形成するのみでなく、
デバイス相互接続金属化の一部をも形成するので、デバ
イス相互接続のすべてを表面金属化によって達成する必
要はない。表面金属化層を少なく使用すると、いっそう
密度の高い相互接続パターンを生じる。こ点に関して、
埋設金属層の若干は、接地面若しくは電源面として又は
放射硬化シールドとして使用する平面層でありうる。別
に、又は平面層に加えてデバイス相互接続のためにパタ
ーン化層を形成することができる。また、埋設金属層は
、埋設絶縁体領域と共に能動デバイスと共に使用する一
つ以上の埋設コンデンサを形成することもできる。当業
者は、埋設金属層の間の絶縁層を貫く金属路（ｍｅｔａ
ｌｖｉａ）を用いて、又は埋設金属層の間の傾斜した接
触を用いて埋設金属層を相互に及び第１基板（及び半導
体であれば第２基板〉中のデバイスに接続することがで
きることが分かる。これらの路又は傾斜接触を形成する
ためによく知られた技術を用いることができる。また、
内部の路又は傾斜接触の代わりに又はそれに加えて外部
接続を用いることもできる。

この発明の埋設金属層は、金属又は金属合金であること
ができる。これらは、すべてが同じ金属である必要はな
い。金属対金属結合は、二つの金属層を結合して単一の
金属層を形成することができる。別に、最も上の金属層
の間に絶縁体を形成するほど十分厚い酸化物結合層を形
成することもできる。

また、この発明は、一つ以上の埋設層を有する５０１（
絶縁体上半導体）構造を形成するのに用いることもでき
る。上記ＳＯＩ構造を形成するために第１半導体基板を
第１基板上にエピタキシアル堆積により形成する。次い
で、上記金属層〈単数又は複数）をエピタキシアル層上
に形成する。結合後、第１基板を除去しエピタキシアル
層を露出させる。半導体であれば、第２基板についても
同様な段階を用いることができる。この発明の好ましい
例において、基板上のエピタキシアル層は、ヘテロエピ
タキシアル層であって基板が結合後容易にエツチングさ
れてヘテロエピタキシアル層を露出するようにする。当
業者によく知られているようにエピタキシアル成長方法
は、単結晶物質の薄層を単結晶基板上に堆積する方法で
ある。膜が基板と同じ物質である場合（例えば、シリコ
ン基板上にシリコンを堆積する場合）、方法はホモエピ
タクシ−と呼ばれる。他方、堆積が化学的に異なる基板
上でなされる場合（例えば、非シリコン基板上のシリコ
ン堆積の場合）、方法は、ヘテロエピタクシ−と呼ばれ
る。基板及びエピタキシアル層に対して化学的に異なる
物質を用いることにより、基板の除去が容易になる。

発明の詳細 以下、この発明を、この発明の好ましい例を示す添付図
面によっていっそう詳細に説明する。しかし、この発明
は、多くの異なる形で実施しうるちのであり、以下に述
べる例に限定されると考えるべきではなく、むしろ、こ
の例は、この開示が徹底して完全に行われ、この発明の
範囲が当業者に十分伝わるように示されるものである。

すべて同様な符号は、同様な素子に関する。いっそう明
快にするために、層の厚さは誇張している。

第１　Ａ−Ｉ　Ｄ図によって、この発明に従って高密度
半導体構造体を製造する第１の方法を示す。

第１Ａ図において、シリコン又はシリコン以外の半導体
材料の第１半導体基板１０の上に第１絶縁層２５、例え
ば０．１〜１．０μｍ厚さの二酸化ケイ素の成長層を成
長させ又は形成する。通常の半導体構造体よりむしろＳ
ＯＩ　（絶縁体上半導体）構造体を形成するために、基
板ＩＯは、第１基板１５上に好ましくは０．１〜１．０
μｍ厚さの薄い単結晶エピタキシアル層２０を形成する
ことにより形成することができる。この発明の一例にお
いて、エピタキシアル層２０は、基板１５上に形成され
たホモエピタキシアル層である。例えば、シリコンホモ
エピタキシアル層は、ウォンラス及びアバ−ナシ−らの
前記引用特許の明細書で開示される仕方で、又は他の従
来の技術を用いて基板上に形成することができる。ホモ
エピタキシアル層の使用は、エピタキシアル層２０にも
エツチングが及ぶことなく基板１５をエツチングするこ
とを困難にする。したがって、この発明の好ましい例は
、参考として引用する、「絶縁体上にシリコン薄層を生
成する方法」という名称の米国特許出願第０７／２７７
６１７号明細書に開示されるようにシリコンへテロエピ
タキシアル層を、又は「絶縁体構造上に非シリコン半導
体を生成する方法」という名称の米国特許出願第０７／
２７７１６８号明細書に開示されるように非シリコンへ
テロエピタキシアル層２０を用いる。

次に、第１Ｂ図によれば、好ましくは０．１〜１．０μ
ｍ厚さの、チタン、アルミニウム又は金属合金のような
金属層３０を絶縁層２５上に成長又は形成する。絶縁層
２５がエピタキシアル層２０が金属層３０と接触するこ
とを所望のところを除いて防止することは当業者に理解
しうる。金属層３０は、デバイスにおけるその最終的な
機能に応じて多くの形態を取りうる。例えば、金属層３
０が接地面として作用する場合、単一の平面層を形成し
ろる。金属層３０が相互接続パターンとして作用する場
合、周知のパターン化技術を用いてパターン化平面層を
形成することができる。

次に、第１Ｃ図によれば、第２基板４０、シリコンであ
ってもなくてもよい、がその上に好ましくは０．１〜１
．０μｍ厚さの金属層５０、例えばチタン、アルミニウ
ム又は金属合金の層を形成される。次いで、酸化周囲雰
囲気中で加熱して金属層３０と５０の間に結合酸化物層
３５を形成することにより金属層３０を金属層５０に結
合する。Ｔｉを使用した場合、酸化チタン（Ｔ１０２）
が生成し、Ａ１を使用した場合酸化アルミニウム（Ａ１
２０３）が生成する。結合工程を助は結合の質を高める
ために結合中構造体に圧力を印加することができる。

当業者に明らかなように、結合工程において不連続の酸
化物層３５が生成される必要はない。換言すれば、金属
層３０と５０を結合するために酸化周囲雰囲気中で加熱
することにより金属層３０を金属層５０に結合させて単
一の連続金属層にすることができる。金属層３０と５０
の間に酸化物層を望む場合、それは、次の方法の一つで
形成することができる二酸化物層を結合前に金属層３０
上に形成する；酸化物層を結合前に金属層５０の上に形
成する；酸化物層を結合前に両金属層３０及び５０上に
形成する；又は酸化物層３５を第１Ｃ図に関して述べた
ように結合工程中に形成する。

この発明に従って、結合は、標準アニール炉又は迅速熱
アニール室中で行うことができ、両方とも普通利用する
ことができ、したがって詳細な説明は省く。結合時間は
、標準炉においてアニール温度で少なくとも２０分が好
ましく、他方迅速熱アニール炉で２〜４分の時間を用い
ることができる。

乾燥酸素と水蒸気の雰囲気を用いることができる。酸素
と水と共に窒素、アルゴン又は他の非反応性ガスを用い
ることもできる。結合温度は、６００〜１１５０℃の間
が好ましい。例えば、チタン（Ｔｉ）対Ｔ１は、酸化雰
囲気中７００℃以上又はその近くの温度で通常の炉中で
２０分間で極めて良く結合する。

何ら理論に拘束されることを望む訳でないが、Ｔｉ−Ｔ
ｉ構造体における化学結合生成は、二つのＴ１構造体間
にＴｉ−０−Ｔｉ結合が生成するために起こると考えら
れる。互いに押圧される二つの裸の金属表面の間には酸
素が二つの表面の界面を浸透することを許す顕微鏡的表
面不規則性の結果としてこれらの結合が形成されうろこ
とが分かった。酸化により二つの金属表面を結合するこ
の技術をアルミニウム又は金属合金のような他の平らで
滑らかな金属表面を結合するのに拡張することができる
ことは、当業者に理解されるであろう。

この金属表面結合方法は、参考に引用するが「金属対金
属結合方法及び得られた構造体」という名称の米国特許
出願第０７／２７７６２０号明細書に開示されている。

再び、第１Ｃ図に関して、Ｓｏｌ　　（絶縁体上半導体
）構造を形成する場合、湿式化学、プラズマ又は反応性
イオンエツチングのような、適当な酸又は任意の他の通
常利用しうるエツチング方法を用いて基板１５を除去又
はエツチングする。通常の半導体構造体に対して、全基
板１０を損なわないで残すことができる。次いで、次の
第１Ｄ図に関して、金属層３０を基板２０内のデバイス
と接続するために一つ以上の路（ｖｉａ）を絶縁層２５
を通って形成する。

金属層３０が連続平面層である場合、−本の路７０が必
要なだけである。層３０がパターン化相互接続層である
場合、第２の路６０又は多数の路が必要であろう。説明
のために、路７０は層２０内のデバイスに接続するよう
に示され、他方路６０は表面金属化６１を用いて接続さ
れる。路は、よく知られた技術を用いて又はよく知られ
た傾斜接触技術を用いることにより層２０及び２５が形
成された後これらの層を通してエツチングしエツチング
した穴を金属で満たすことにより形成することができる
。別に、層２５は形成後、これをエツチングして満たし
く第１Ａ図において）、層２０は結合後周知の自動調心
金属化技術（ｓｅｌｆ−ａｌｉｇｎｅｄ　ｍｅｔａｌｌ
ｉｚａｔｉｏｎｔｅｃｈｎ　１ｑｕｅｓ）を用いてエツ
チングして満たすこともできる（第１Ｄ図）。半導体デ
バイスにおける他のよく知られている金属充填路形成技
術も用いることができる。別に、内部路よりむしろ層３
０と２０の間の外部接続を用いることもできる。どちら
の場合でも、埋設金属層が二つの基板の間の結合を形成
し、相互接続パターン′として作用し、高密度デバイス
を与える、結合された半導体又は５０１（絶縁体上半導
体）構造体が形成される。

第２Ａ〜２Ｄ図によって、この発明に従う高密度半導体
構造体の第２の製造方法が示される。第２Ａ図において
、第１半導体基板１００上に金属層ｔ３０．１４０及び
１５０をそれらの間に絶縁層１２５．１３５及び１４５
を置いて成長又は形成する。金属及び絶縁層の組成と厚
さは、第１図に関して述べたようなものでよい。通常の
半導体構造よりむしろ５ＯＩ（絶縁体上半導体）構造体
を形成するために、第１基板１１５上に薄い単結晶エピ
タキシアル層１２０を形成することにより基板１００を
形成することができる。ホモエピタキシアル又はヘテロ
エピタキシアル堆積を用いることができる。複数の路１
２６が金属層と基板を選択的に接続する。第１図に関し
て述べたように、金属層は、平面でもパターン化金属層
でもよい。

次に、第２Ｂ図に右いて、半導体基板であってもなくて
もよい第２基板１６０上に金属層１８０及び１９０をこ
れらの間に絶縁層１７５及び１８５を置いて形成した。

第２Ｂ図に示すように、基板１６０は、エピタキシアル
層１７０と基板１６５よりなる半導体基板である。説明
のために、基板１７０を埋設金属層１８０に接続する一
つの路１７６を示す。次に第２Ｃ図において、最上金属
層１５０及び１９０を接触して置き、加熱酸化周囲雰囲
気中で互いに結合して１９５において金属対金属結合を
形成する。

次に第２Ｃ図において、構造体を酸化雰囲気中でじゅう
ぶん長い間加熱して金属層１５０と１９０を連続金属層
に結合する。第１Ｃに関して述べたように、金属層１５
０及び１９０のいずれか又は両方はその上に形成した絶
縁体を有してもよく、又は結合工程中に絶縁層を形成す
ることもできる。また、両基板１００及び１６０がその
上に金属層を有する必要がないことも、当業者に理解さ
れよう。むしろ、必要なすべての金属層は、基板１００
又は１６０上につくることができる。

次に、第２Ｄ図に関して、一つ又は二つの５ＤＩ（絶縁
体上半導体）構造体を形成する場合、第１Ｄ図に関して
述べたように基板１１５及び／又は１６５を除く。上面
金属化１２７又は内部路１７７を第１Ｃ図に関して述べ
たように選択的に形成することができる。また、外部接
続も形成しうる。例えば、第２Ｄ図に示すように、外部
接地接続を埋設金属層１９０に適用することができる。

第２Ｄ図の構造は、複数の絶縁された埋設金属層を間に
有する二つの半導体デバイス層をそなえる。表面金属化
層の数の低減が必要か表面金属化層が必要がないように
、埋設金属層がデバイス相互接続金属化の一部又は全部
を形成することができる。また、第２Ｄ図の構造がこの
ように接続した二つのデバイスのための単一パッケージ
をも形成し、かくして高密度半導体構造体を与える。

図面及び明細書において、この発明の代表的な好ましい
例を開示し、特定の用語を用いたが、それらは−船釣か
つ説明の意味でのみ用いたのであって、限定の目的のた
めではなく、この発明の範囲は次の特許請求の範囲で述
べられる。

【図面の簡単な説明】

第」へ図ないし第１Ｄ図は、この発明の第１の例の若干
の段階を示す断面略図、 第２八図ないし第２Ｄ図は、この発明の第２の例の若干
の段階を示す断面略図である。 １０・・・第１半導体基板　　１５・・・第１基板２０
・・・単結晶エピタキシアル層 ２５・・・第１絶縁層　　　　３０・・・金属層３５・
・・結合酸化物層　　　４０・・・第２基板５０・・・
金属層　　　　　　６０．７０・・・路６１・・・表面
金属化　　　　１００・・・第１半導体基板１１５・・
・第１基板 １２５、 １３０゜ １７５゜ ・・・単結晶エピタキシアル層 １３５、１４５・・・絶縁層 ・・・路　　　　　　　１２７・・・上面金属化１４０
、１５０・・・金属層 ・・・第２基板　　　　１６５・・・基板・・・エピタ
キシアル層 １８５・・・絶縁層　　　１７６−・・路・・・内部路
　　　　　１８０．１９０・・・金属層・・・金属対金
属結合 同

Claims (1)

1. 【特許請求の範囲】 １、（ａ）第１半導体基板を準備すること；（ｂ）第２
   基板を準備すること； （ｃ）前記第１半導体基板及び前記第２基板の少なくと
   も一つの上に少なくとも一層の金属層を形成すること； （ｄ）前記少なくとも一層の金属層を間にはさむように
   前記第１半導体基板と前記第２基板を互いに合わせて配
   置すること；及び （ｅ）酸化周囲雰囲気中で加熱して前記第１半導体基板
   を前記第２基板に結合して埋設金属層半導体デバイスを
   製造することの段階をそなえることを特徴とする半導体
   デバイスの製造方法。 ２、前記第１半導体基板及び前記第２基板の少なくとも
   一つの上に少なくとも一層の金属層を形成する段階が 少なくとも第１金属層を前記第１半導体基 板上に形成すること；及び 少なくとも第２金属層を前記第２基板上に 形成することの段階をそなえる請求項１記載の方法。 ３、前記第１半導体基板及び前記第２基板の少なくとも
   一つの上に少なくとも一層の金属層を形成する段階が 前記第１半導体基板上に第１絶縁層を形成 すること；及び 前記第１絶縁層上に第１金属層を形成する ことの段階をそなえる請求項１記載の方法。 ４、前記第１半導体基板及び前記第２基板の少なくとも
   一つの上に少なくとも一層の金属層を形成する段階が、
   複数の金属層を前記第１半導体基板上に形成し、しかも
   前記複数の金属層が相互から、また前記第１半導体基板
   から絶縁されるようにする段階をそなえる請求項１記載
   の方法。 ５、前記第１半導体基板及び前記第２基板の少なくとも
   一つの上に少なくとも一層の金属層を形成する段階が、
   複数の金属層を前記第２基板上に形成し、しかも前記複
   数の金属層が絶縁層によって相互から分離されるように
   する段階をそなえる請求項１記載の方法。 ６、第２基板を準備する段階が第２半導体基板を準備す
   る段階よりなる請求項１記載の方法。 ７、前記第２基板が第２半導体基板であり、前記第１半
   導体基板及び前記第２基板の少なくとも一つの上に少な
   くとも一層の金属層を形成する段階が複数の金属層を前
   記第２半導体基板上に形成し、しかも前記複数の金属層
   が相互から、また前記第２半導体基板から絶縁されるよ
   うにする段階をそなえる請求項１記載の方法。 ８、第１半導体基板を準備する段階が第１基板上にエピ
   タキシアル層を設ける段階よりなり、前記第１半導体基
   板上に第１絶縁層を形成する段階が前記エピタキシアル
   層上に第１絶縁層を形成する段階よりなり、かつ前記加
   熱段階に続いて前記第１基板を除去する段階を有する請
   求項３記載の方法。 ９、第１半導体基板を準備する段階が第１基板上にエピ
   タキシアル層を設ける段階よりなり、複数の金属層を前
   記第１半導体基板上に形成する段階が複数の金属層を前
   記エピタキシアル層上に形成する段階よりなり、かつ前
   記加熱段階に続いて前記第１基板を除去する段階を有す
   る請求項４記載の方法。 １０、前記第２半導体基板が第２基板上のエピタキシア
   ル層よりなり、複数の金属層を前記第２半導体基板上に
   形成する段階が絶縁層を前記エピタキシアル層上に形成
   する段階をそなえ、かつ前記加熱段階に続いて前記第２
   基板を除去する段階を有する請求項７記載の方法。 １１、前記第２半導体基板が第２基板上のエピタキシア
   ル層よりなり、複数の金属層を前記第２半導体基板上に
   形成する段階が複数の金属層を前記エピタキシアル層上
   に形成する段階よりなり、かつ前記加熱段階に続いて前
   記第２基板を除去する段階を有する請求項７記載の方法
   。 １２、配置する段階の前に絶縁層を前記少なくとも一つ
   の金属層上に形成する段階を有する請求項１記載の方法
   。 １３、配置する段階の前に絶縁層を前記第１及び前記第
   ２金属層の少なくとも一つの上に形成する段階を有する
   請求項２記載の方法。 １４、前記加熱段階が酸化周囲雰囲気中で加熱して酸化
   物絶縁層及び前記第１及び第２基板間の結合を形成する
   段階よりなる請求項１記載の方法。 １５、前記少なくとも一層の金属層と前記第１半導体基
   板との間の電気接続を形成する段階を更にそなえる請求
   項１記載の方法。 １６、前記第１金属層と前記第１半導体基板の間に電気
   接続を形成する段階を更にそなえる請求項３記載の方法
   。 １７、電気接続を形成する段階が前記第１絶縁層を通る
   電気接続を形成する段階よりなる請求項１６記載の方法
   。 １８、前記複数の金属層及び前記第１半導体基板より選
   ばれたものの間に電気接続を形成する段階を更にそなえ
   る請求項４記載の方法。 １９、前記複数の金属層及び前記第１半導体基板より選
   ばれたものの間に電気接続を形成する段階を更にそなえ
   る請求項５記載の方法。 ２０、少なくとも一層の金属層を形成する段階が少なく
   とも一層のパターン化金属層を形成する段階よりなる請
   求項１記載の方法。 ２１、複数の金属層を前記第１半導体基板上に形成する
   段階が少なくとも一層のパターン化金属層を前記複数の
   金属層の中で形成する段階を含む請求項４記載の方法。 ２２、複数の金属層を前記第２基板上に形成する段階が
   少なくとも一層のパターン化金属層を前記複数の金属層
   の中で形成する段階を含む請求項５記載の方法。 ２３、複数の金属層を前記第２半導体基板上に形成する
   段階が少なくとも一層のパターン化金属層を前記複数の
   金属層の中で形成する段階を含む請求項７記載の方法。 ２４、基板； 前記基板上の第１金属層； 前記金属層上の第１絶縁層；及び 前記第１絶縁層上の半導体層をそなえる埋 設金属層半導体デバイス。 ２５、前記第１金属層が酸化物結合を間に有する第２及
   び第３金属層よりなる請求項２４記載の埋設金属層半導
   体デバイス。 ２６、前記酸化物結合が前記第２及び第３金属層の間に
   第２絶縁層を形成するようにじゅうぶん厚い請求項２５
   記載の半導体デバイス。 ２７、前記半導体層がエピタキシアル半導体層である請
   求項２４記載の半導体デバイス。 ２８、前記第１金属層を前記半導体層に電気的に接続す
   る手段を更にそなえる請求項２４記載の半導体デバイス
   。 ２９、前記第１絶縁層が前記第１金属層を前記半導体層
   に接続する少なくとも一つの金属路を有する請求項２４
   記載の半導体デバイス。 ３０、前記第１金属層がパターン化金属層である請求項
   ２４記載の半導体デバイス。 ３１、前記第２絶縁層が前記第２金属層の酸化物である
   請求項２６記載の半導体デバイス。 ３２、前記基板が半導体基板である請求項２４記載の半
   導体デバイス。 ３３、基板； 半導体層； 前記基板と前記半導体層の間の、相互に絶 縁された複数の金属層；及び 前記複数の金属層より選択したものを相互 に、及び前記半導体層に電気的に接続する手段をそなえ
   る半導体デバイス。 ３４、前記基板が第２半導体基板よりなる請求項３３記
   載の半導体デバイス。 ３５、前記半導体層がエピタキシアル半導体層である請
   求項３３記載の半導体デバイス。 ３６、電気的に接続する前記手段が前記金属層と前記半
   導体層の間の複数の路よりなる請求項３３記載の半導体
   デバイス。 ３７、前記複数の金属層の少なくとも一つがパターン化
   金属層である請求項３３記載の半導体デバイス。 ３８、前記複数の金属層の少なくとも一つが間に酸化物
   結合を有する二つの金属層よりなる請求項３３記載の半
   導体デバイス。