JPH02135762A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02135762A JPH02135762A JP63290779A JP29077988A JPH02135762A JP H02135762 A JPH02135762 A JP H02135762A JP 63290779 A JP63290779 A JP 63290779A JP 29077988 A JP29077988 A JP 29077988A JP H02135762 A JPH02135762 A JP H02135762A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- adhesive
- bump
- sealing cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ギヤングボンディング法により実装される半
導体装置に関する。
導体装置に関する。
［従来の技術］
バンプを介して半導体素子と基板を接合するギヤングボ
ンディング法は、半導体素子からの放熱がバンプを介し
て行われるため、放熱性が従来のワイヤーボンディング
法による実装法に比べ劣るという欠点がある。この為、
ギヤングボンディング後、素子の裏面に放熱板を接着し
たり、バネにより封止用キャップを圧接し、放熱性の向
上を図っている。
ンディング法は、半導体素子からの放熱がバンプを介し
て行われるため、放熱性が従来のワイヤーボンディング
法による実装法に比べ劣るという欠点がある。この為、
ギヤングボンディング後、素子の裏面に放熱板を接着し
たり、バネにより封止用キャップを圧接し、放熱性の向
上を図っている。
第２図及び第３図はかかる従来の封止構造を示すもので
、第２図はキャップ封止の場合、第３図は樹脂封止の場
合を示す。第２図において、１は基板、２は基板１上に
形成された導体パターン、３は半導体素子、４はバンプ
、５は放熱用ヒートシンク、６は封止用キャップで、キ
ャップ６は接着剤７により基板１に接着されている。ま
た、第３図において、８は封止樹脂である。
、第２図はキャップ封止の場合、第３図は樹脂封止の場
合を示す。第２図において、１は基板、２は基板１上に
形成された導体パターン、３は半導体素子、４はバンプ
、５は放熱用ヒートシンク、６は封止用キャップで、キ
ャップ６は接着剤７により基板１に接着されている。ま
た、第３図において、８は封止樹脂である。
［発明が解決しようとする課題］
しかしながら、上述の如き従来例においては、バンプ４
と半導体素子３及びバンプ４と導体パターン２はそれぞ
れ金属的に結合されているため、基板１と半導体素子３
の膨張差による応力を吸収できず、従って、ヒートサイ
クルのような熱ストレスによりクラック等が入り信頼性
に欠けるという欠点があった。
と半導体素子３及びバンプ４と導体パターン２はそれぞ
れ金属的に結合されているため、基板１と半導体素子３
の膨張差による応力を吸収できず、従って、ヒートサイ
クルのような熱ストレスによりクラック等が入り信頼性
に欠けるという欠点があった。
本発明は上記欠点に鑑みなされたもので、−その目的と
するところは、放熱板等の装着を必要とすることなく、
ギヤングボンディングされた半導体素子の放熱の向上が
図れ、しかも、信頼性の高い半導体装置を提供するにあ
る。
するところは、放熱板等の装着を必要とすることなく、
ギヤングボンディングされた半導体素子の放熱の向上が
図れ、しかも、信頼性の高い半導体装置を提供するにあ
る。
［課題を解決するための手段］
本発明は上記課題を解決するため、表面に導体パターン
が形成された基板と半導体素子とをバンプを介して接合
して成る半導体装置において、前記バンプを前記導体パ
ターンの所定位置若しくは半導体素子の所定位置に当接
すると共に、前記半導体素子上に封止用キャップを被せ
、該封止用キャップの開口端を前記基板に収縮性の高い
接着剤で接着したことを特徴とする。
が形成された基板と半導体素子とをバンプを介して接合
して成る半導体装置において、前記バンプを前記導体パ
ターンの所定位置若しくは半導体素子の所定位置に当接
すると共に、前記半導体素子上に封止用キャップを被せ
、該封止用キャップの開口端を前記基板に収縮性の高い
接着剤で接着したことを特徴とする。
［作 用］
上記溝底により、接着剤の硬化時の収縮力により半導体
素子は基板に圧接され、半導体素子−バンプー導体パタ
ーン間の電気的コンタクトが得られると共に、半導体素
子は封止用キャップに圧接され、半導体素子の放熱の向
上が図れる。また、基板と半導体素子とはバンプを介し
て圧接結合されているため、基板と半導体素子の膨張差
による応力の影響を受けない。
素子は基板に圧接され、半導体素子−バンプー導体パタ
ーン間の電気的コンタクトが得られると共に、半導体素
子は封止用キャップに圧接され、半導体素子の放熱の向
上が図れる。また、基板と半導体素子とはバンプを介し
て圧接結合されているため、基板と半導体素子の膨張差
による応力の影響を受けない。
［実施例］
第１図は本発明の一実施例を示すもので、１は表面に導
体パターン２が形成された基板、３はバンプ４を有する
半導体素子で、前記導体パターン２の所定位置にバンプ
４が位置するように載置されている。６は金属製（放熱
性に優れ、気密性を有するものであれば金属に限定され
ない）の封１ヒ用キャップで、その開口端は収縮性の高
い接着剤９により基板１に接着されている。１０は半導
体素子３と封止用キャップ６の間に介在された放！ｉハ
用グリスである。
体パターン２が形成された基板、３はバンプ４を有する
半導体素子で、前記導体パターン２の所定位置にバンプ
４が位置するように載置されている。６は金属製（放熱
性に優れ、気密性を有するものであれば金属に限定され
ない）の封１ヒ用キャップで、その開口端は収縮性の高
い接着剤９により基板１に接着されている。１０は半導
体素子３と封止用キャップ６の間に介在された放！ｉハ
用グリスである。
次に、本実施例の実装方法を説明する。まず、パターン
ニングされた基板１上に、バンプ４を有する半導体素子
３を位置決めして搭載し、この上から封止用キャップ６
を被せる。そして、このキャンプ６を収縮性の高い接着
剤９により基板１に接着する。接着剤９は収縮性の高い
ものが選択されているので、硬化時の収縮力により半導
体素子３は基板１に圧接され、半導体素子３とバンプ４
と導体パターン２とは電気的に接続される。
ニングされた基板１上に、バンプ４を有する半導体素子
３を位置決めして搭載し、この上から封止用キャップ６
を被せる。そして、このキャンプ６を収縮性の高い接着
剤９により基板１に接着する。接着剤９は収縮性の高い
ものが選択されているので、硬化時の収縮力により半導
体素子３は基板１に圧接され、半導体素子３とバンプ４
と導体パターン２とは電気的に接続される。
ここで、ギャップ６の凹部の凹み寸法１］を半導体素子
３の厚みｔとほぼ同じになるようにしておく。このよう
にして半導体素子３の上にキャップ６を被せると、バン
プ４の高さ分だけキャップ６は基板】より浮くことにな
り、この浮いた部分に前述の硬化時に収縮する接着剤９
を塗布し、半導体素子３に硬化時に荷重が加わるように
するやこのように構成することにより、半導体素子３の
放熱がキャップ６を通して行われ、前述のギヤングボン
ディングの欠点が解決される。また、半導体素子３の基
板１への接合と封止が同時に行なえ、工程の合理化が図
れる。さらに、通常、半導体素子３を基板１に接合する
際、金バンブの場合は５００℃程度、半田バンプの場合
でも２５０〜３００℃の加熱工程を必要とするが、本実
施例では接着剤９の硬化温度（１５０〜２００℃）でよ
り、熱によるダメージを素子３及び基板１に与えずに実
装できる（接着剤９が光硬化樹脂の場合、加熱も不要）
。さらにまた、バンプ４と基板１との間は圧接されてい
る為、ヒートサイクルのような熱ストレスによる半導体
素子３と基板１の膨張差により、バンプ４が基板１上の
導体パターン２上を摺動し、基ｉｆや素子３に応力がか
からない構造となり、信頼性の向上が図れる。
３の厚みｔとほぼ同じになるようにしておく。このよう
にして半導体素子３の上にキャップ６を被せると、バン
プ４の高さ分だけキャップ６は基板】より浮くことにな
り、この浮いた部分に前述の硬化時に収縮する接着剤９
を塗布し、半導体素子３に硬化時に荷重が加わるように
するやこのように構成することにより、半導体素子３の
放熱がキャップ６を通して行われ、前述のギヤングボン
ディングの欠点が解決される。また、半導体素子３の基
板１への接合と封止が同時に行なえ、工程の合理化が図
れる。さらに、通常、半導体素子３を基板１に接合する
際、金バンブの場合は５００℃程度、半田バンプの場合
でも２５０〜３００℃の加熱工程を必要とするが、本実
施例では接着剤９の硬化温度（１５０〜２００℃）でよ
り、熱によるダメージを素子３及び基板１に与えずに実
装できる（接着剤９が光硬化樹脂の場合、加熱も不要）
。さらにまた、バンプ４と基板１との間は圧接されてい
る為、ヒートサイクルのような熱ストレスによる半導体
素子３と基板１の膨張差により、バンプ４が基板１上の
導体パターン２上を摺動し、基ｉｆや素子３に応力がか
からない構造となり、信頼性の向上が図れる。
なお、上記実施例では、バンプ４は半導体素子３に形成
されているが、基板１の導体パターン２上に形成し７て
もよい、また、バンプ４の材料は、酸化しない金が適当
であるが、バンプ全体が金である必要はなく、中心が銅
で表面がニッケルメッキまたは金メツキというように、
多）−のバンプでもよい。さらに、半導体素子３と封止
用キャップ６の間に放熱用グリス１０を介在させて熱的
結合を良くしているが、この放熱用グリス１０は無くて
もよい。また、キャップ６と基板１の接合用の接着剤９
は収縮性が高く、半導体素子３とバンプ４に硬化時に荷
重が加わるようなものであればよく、例えば、エポキシ
樹脂やアクリル樹脂が適当である。硬化方法も熱硬化性
でもよいし、光硬化性のものでもよい。
されているが、基板１の導体パターン２上に形成し７て
もよい、また、バンプ４の材料は、酸化しない金が適当
であるが、バンプ全体が金である必要はなく、中心が銅
で表面がニッケルメッキまたは金メツキというように、
多）−のバンプでもよい。さらに、半導体素子３と封止
用キャップ６の間に放熱用グリス１０を介在させて熱的
結合を良くしているが、この放熱用グリス１０は無くて
もよい。また、キャップ６と基板１の接合用の接着剤９
は収縮性が高く、半導体素子３とバンプ４に硬化時に荷
重が加わるようなものであればよく、例えば、エポキシ
樹脂やアクリル樹脂が適当である。硬化方法も熱硬化性
でもよいし、光硬化性のものでもよい。
［発明の効果］
本発明は上記のように、表面に導体パターンが形成され
た基板と半導体素子とをバンブを介して接合して成る半
導体装置において、前記バンブを前記導体パターンの所
定位置若しくは半導体素子の所定位置に当接すると共に
、前記半導体素子上に封止用キャップを被せ、該封止用
キャップの開口端を前記基板に収縮性の高い接着剤で接
着したことを特徴とするので、放熱板等の装着を必要と
することなく、ギヤングボンディングされた半導体素子
の放熱の向上が図れ、しかも、信頼性の高い半導体装置
を提供することができる。
た基板と半導体素子とをバンブを介して接合して成る半
導体装置において、前記バンブを前記導体パターンの所
定位置若しくは半導体素子の所定位置に当接すると共に
、前記半導体素子上に封止用キャップを被せ、該封止用
キャップの開口端を前記基板に収縮性の高い接着剤で接
着したことを特徴とするので、放熱板等の装着を必要と
することなく、ギヤングボンディングされた半導体素子
の放熱の向上が図れ、しかも、信頼性の高い半導体装置
を提供することができる。
第１図は本発明の一実施例を示す断面図、第２図及び第
３図はそれぞれ従来例を示す断面図である。 子、４・・・バンブ、６・・・封止用キャップ、９・・
・接着剤。
３図はそれぞれ従来例を示す断面図である。 子、４・・・バンブ、６・・・封止用キャップ、９・・
・接着剤。
Claims (1)
- （１）表面に導体パターンが形成された基板と半導体素
子とをバンプを介して接合して成る半導体装置において
、前記バンプを前記導体パターンの所定位置若しくは半
導体素子の所定位置に当接すると共に、前記半導体素子
上に封止用キャップを被せ、該封止用キャップの開口端
を前記基板に収縮性の高い接着剤で接着したことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290779A JPH02135762A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290779A JPH02135762A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135762A true JPH02135762A (ja) | 1990-05-24 |
| JPH0583186B2 JPH0583186B2 (ja) | 1993-11-25 |
Family
ID=17760404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290779A Granted JPH02135762A (ja) | 1988-11-16 | 1988-11-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135762A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
| US6294408B1 (en) * | 1999-01-06 | 2001-09-25 | International Business Machines Corporation | Method for controlling thermal interface gap distance |
| JP2002313972A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 電子部品組立体および電子部品組立体の製造方法 |
| JP2016122783A (ja) * | 2014-12-25 | 2016-07-07 | セイコーＮｐｃ株式会社 | 真空封止型モジュール及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118185A (ja) * | 1986-11-06 | 1988-05-23 | 松下電器産業株式会社 | 平板型表示装置の電極接続構造体 |
| JPS63133554A (ja) * | 1986-11-25 | 1988-06-06 | Nec Corp | 半導体装置 |
| JPS63261841A (ja) * | 1987-04-20 | 1988-10-28 | Fuji Electric Co Ltd | 半導体装置の多層配線基板内埋込実装構造 |
-
1988
- 1988-11-16 JP JP63290779A patent/JPH02135762A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118185A (ja) * | 1986-11-06 | 1988-05-23 | 松下電器産業株式会社 | 平板型表示装置の電極接続構造体 |
| JPS63133554A (ja) * | 1986-11-25 | 1988-06-06 | Nec Corp | 半導体装置 |
| JPS63261841A (ja) * | 1987-04-20 | 1988-10-28 | Fuji Electric Co Ltd | 半導体装置の多層配線基板内埋込実装構造 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
| US6294408B1 (en) * | 1999-01-06 | 2001-09-25 | International Business Machines Corporation | Method for controlling thermal interface gap distance |
| JP2002313972A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 電子部品組立体および電子部品組立体の製造方法 |
| JP2016122783A (ja) * | 2014-12-25 | 2016-07-07 | セイコーＮｐｃ株式会社 | 真空封止型モジュール及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0583186B2 (ja) | 1993-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767447A (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| US7006353B2 (en) | Apparatus and method for attaching a heat sink to an integrated circuit module | |
| JPH0571183B2 (ja) | ||
| KR970030728A (ko) | 수지패키지를 갖는 장치 및 그 제조방법 | |
| JPH11145381A (ja) | 半導体マルチチップモジュール | |
| KR930024140A (ko) | 반도체장치 및 그 제조방법 | |
| CN101317266B (zh) | 具有适应的转接触点的无凸起的倒装芯片组件 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH02135762A (ja) | 半導体装置 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH0583187B2 (ja) | ||
| JPH0487354A (ja) | 半導体装置 | |
| JP2009252956A (ja) | 実装フレーム、半導体装置及びその製造方法 | |
| WO2023047451A1 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| JP3012753B2 (ja) | Ｔａｂパッケージとその接続方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JP2526534B2 (ja) | 半導体装置の実装方法 | |
| TWI294676B (en) | Semiconductor package structure | |
| JPH012343A (ja) | 半導体装置 | |
| JP4326385B2 (ja) | 半導体装置 | |
| JP3598058B2 (ja) | 回路基板 | |
| JPH0462948A (ja) | 半導体装置 | |
| JPH07263490A (ja) | フリップチップボンディング型半導体装置及びマイクロボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |