JPH012343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH012343A JPH012343A JP62-158227A JP15822787A JPH012343A JP H012343 A JPH012343 A JP H012343A JP 15822787 A JP15822787 A JP 15822787A JP H012343 A JPH012343 A JP H012343A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor element
- conductor wiring
- semiconductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し、特にマルチチップモジュー
ルの高密度パッケージング構造に関するものである。
ルの高密度パッケージング構造に関するものである。
従来の技術
マルチチップモジュールに半導体素子を実装する従来法
としては、ワイヤボンディング、フィルムキャリア方式
やフィリップチップ方式が公知であるが、ワイヤボンデ
ィングやフィルムキャリア方式では、配線部の面積ロス
が大きい為、高密度に半導体素子を実装する場合には、
現在フィリップチップ方式が主に用いられている5、こ
の方式では第2図に示した様に半導体素子21の電!侃
パッド上に形成した突起電極22と、P、縁性」、(仮
23上の導体配線24とが位置合わせされた状態のま1
加圧されて半田づけされていることにより、半導体素子
22と導体配線24とが電気的に接続されている。この
ため、この方式ではワイヤを必要とせず、しかも接続が
一括して行えるといった長所を有する。
としては、ワイヤボンディング、フィルムキャリア方式
やフィリップチップ方式が公知であるが、ワイヤボンデ
ィングやフィルムキャリア方式では、配線部の面積ロス
が大きい為、高密度に半導体素子を実装する場合には、
現在フィリップチップ方式が主に用いられている5、こ
の方式では第2図に示した様に半導体素子21の電!侃
パッド上に形成した突起電極22と、P、縁性」、(仮
23上の導体配線24とが位置合わせされた状態のま1
加圧されて半田づけされていることにより、半導体素子
22と導体配線24とが電気的に接続されている。この
ため、この方式ではワイヤを必要とせず、しかも接続が
一括して行えるといった長所を有する。
発明が解決しようとする問題点
しかしながらフィリップチップ方式では以下に示す問題
点を有する。
点を有する。
(1)熱拡散がバンプからの熱伝導のみであるので熱抵
抗は高く、チップ裏面に放熱板を取り付ける等の工夫を
してやらねばならない。
抗は高く、チップ裏面に放熱板を取り付ける等の工夫を
してやらねばならない。
(2)半導体素子の配線基板への固定が電極部のみで行
うため、外部からの熱や機械的歪により絶縁性基板が膨
張したりそったりした場合に、接続部での破壊が生じや
すい。
うため、外部からの熱や機械的歪により絶縁性基板が膨
張したりそったりした場合に、接続部での破壊が生じや
すい。
(3)半導体素子が外部にむき出しの構造を取るため、
コーティングやモールド等の保護処理を行わねばならな
い。
コーティングやモールド等の保護処理を行わねばならな
い。
問題点を解決するための手段
本発明は前記問題点を解決するために、半導体素子を裏
面より絶縁性基板に固着し、これを2mくみ合わせ、半
導体素子の電極をそれと向かい合う反対側の基板の導体
配線と接触により電気的に接続させ、そのままの状態で
位置ずれせぬ様に固定するといった方法を用いるもので
ある。
面より絶縁性基板に固着し、これを2mくみ合わせ、半
導体素子の電極をそれと向かい合う反対側の基板の導体
配線と接触により電気的に接続させ、そのままの状態で
位置ずれせぬ様に固定するといった方法を用いるもので
ある。
作 用
本発明は前記構造を取ることにより半導体素子の絶縁性
基板への接続が半導体素子の裏面を一面に使って行われ
るため、半導体素子の内部で生じた熱が裏面より速やか
に放散され、しかも接続部では高い機械的強度が得られ
る。更に半導体素子及び導体配線を外側に配した構造で
あるため、半導体素子及び導体配線が保護される。
基板への接続が半導体素子の裏面を一面に使って行われ
るため、半導体素子の内部で生じた熱が裏面より速やか
に放散され、しかも接続部では高い機械的強度が得られ
る。更に半導体素子及び導体配線を外側に配した構造で
あるため、半導体素子及び導体配線が保護される。
実施例
本発明の実施例を第1図を用いてその工程とともに説明
する。まず第1図aに示した様に第1の半導体素子2を
第1の絶縁性基板4の所定の位置にダイボンディングに
より固着する。更に第2の絶縁性基板9にも同様の方法
で第2の半導体素子7を固着するうダイボンディングの
方法にはAu −S i用品接合やはんだ接合等の手法
を用いる。更に第1の絶縁性基板4の導体配線6と第2
絶縁性基板9の導体配線5をフレキシブル基板で接続し
た後、第1図すに示した様に第1の半導体素子2の電極
1を有する面から絶縁性基板4の導体配線6を有する面
にわたって絶縁性の接続樹脂11を塗布する。接続樹脂
11には熱硬化型、又は紫外線硬化型のエポキシ系、シ
リコン系、アクリル系等の樹脂を用いる。接続樹脂11
の塗布方法としてはデイスペンサー等を用いる。
する。まず第1図aに示した様に第1の半導体素子2を
第1の絶縁性基板4の所定の位置にダイボンディングに
より固着する。更に第2の絶縁性基板9にも同様の方法
で第2の半導体素子7を固着するうダイボンディングの
方法にはAu −S i用品接合やはんだ接合等の手法
を用いる。更に第1の絶縁性基板4の導体配線6と第2
絶縁性基板9の導体配線5をフレキシブル基板で接続し
た後、第1図すに示した様に第1の半導体素子2の電極
1を有する面から絶縁性基板4の導体配線6を有する面
にわたって絶縁性の接続樹脂11を塗布する。接続樹脂
11には熱硬化型、又は紫外線硬化型のエポキシ系、シ
リコン系、アクリル系等の樹脂を用いる。接続樹脂11
の塗布方法としてはデイスペンサー等を用いる。
次にフレキシブル基板を折り曲げ第1図Cに示す様に第
1の半導体素子2の電極1を第2の絶縁性基板9の導体
配線1o第2の半導体素子7の電極6を第1の絶縁性基
板4の導体配線6にそれぞれ位置合わせ1−1位置ずれ
せぬ様加圧ツール12を用いて加圧する。この際、第1
の半導体素子2の電極1の上や、第2の半導体素子7の
電極e下に存在する接続樹脂11は加圧により周囲に押
し出され、第1の半導体素子2の電1と第2の絶縁性基
板9の導体配線10及び、第2の半導体素子7の電極6
と第1の絶縁性基板4の導体配線5とはそれぞれ接触に
より電気的に接続することとなる。この状態のまま接続
樹脂11を硬化させると、第1図dに示した様に加圧ツ
ール12による加圧を解除した後も各電極と導体配線と
の電気的接続が保持されることになる。接続樹脂11の
硬化は、接続樹脂11が熱硬化型である場合には加圧ツ
ール12に取り付けた加熱部により加熱して行い、樹脂
が紫外線硬化型である場合には側面の間隙より紫外線を
照射することにより行う。
1の半導体素子2の電極1を第2の絶縁性基板9の導体
配線1o第2の半導体素子7の電極6を第1の絶縁性基
板4の導体配線6にそれぞれ位置合わせ1−1位置ずれ
せぬ様加圧ツール12を用いて加圧する。この際、第1
の半導体素子2の電極1の上や、第2の半導体素子7の
電極e下に存在する接続樹脂11は加圧により周囲に押
し出され、第1の半導体素子2の電1と第2の絶縁性基
板9の導体配線10及び、第2の半導体素子7の電極6
と第1の絶縁性基板4の導体配線5とはそれぞれ接触に
より電気的に接続することとなる。この状態のまま接続
樹脂11を硬化させると、第1図dに示した様に加圧ツ
ール12による加圧を解除した後も各電極と導体配線と
の電気的接続が保持されることになる。接続樹脂11の
硬化は、接続樹脂11が熱硬化型である場合には加圧ツ
ール12に取り付けた加熱部により加熱して行い、樹脂
が紫外線硬化型である場合には側面の間隙より紫外線を
照射することにより行う。
この際、いずれにおいても接続樹脂11の硬化温度は半
導体素子を絶縁性基板にダイボンドする温度よりずっと
低い温度であるので、半導体素子と絶縁性基板との接合
は損なわれない。
導体素子を絶縁性基板にダイボンドする温度よりずっと
低い温度であるので、半導体素子と絶縁性基板との接合
は損なわれない。
ところで、マルチチップモジュールに半導体素子を搭載
する場合、轟然、各半導体素子間でその厚みに差異が存
在する場合が予期されるが、本発明ではそういった場合
でも半導体素子と絶縁性基板との間に台座を設けたり、
逆に凹部を設ける等の手法を用いることにより容易に対
応することができる。
する場合、轟然、各半導体素子間でその厚みに差異が存
在する場合が予期されるが、本発明ではそういった場合
でも半導体素子と絶縁性基板との間に台座を設けたり、
逆に凹部を設ける等の手法を用いることにより容易に対
応することができる。
発明の効果
以上のように、本発明によれば次のような効果を得るこ
とができる。
とができる。
(1)半導体素子の絶縁性基板への接合が半導体素子の
裏面を一向に使って行われるため、熱放散が容易であり
、しかも高い機械的強度が得られる。
裏面を一向に使って行われるため、熱放散が容易であり
、しかも高い機械的強度が得られる。
(2)半導体素子及び導体配線を内側に、絶縁性基板を
外側に配した構造であるため、半導体素子及び導体配線
が保護され、高い信頼性が得られる。
外側に配した構造であるため、半導体素子及び導体配線
が保護され、高い信頼性が得られる。
(3)第1の実施例においては半導体素子及び導体配線
が接続樹脂により密閉されるので、モールドやコーティ
ングの変わりとすることができる。
が接続樹脂により密閉されるので、モールドやコーティ
ングの変わりとすることができる。
(4)第1の絶縁性基板への半導体素子の固着と第2の
絶縁性基板への半導体素子の固着が同時に並行して進行
して進行でき、かつ絶縁性基板に固着した全ての半導体
の全電極と全導体配線との電気的接合が一括して行える
ので、従来法に比べ比躍的に効率的であり、実装コスト
を低減できる。
絶縁性基板への半導体素子の固着が同時に並行して進行
して進行でき、かつ絶縁性基板に固着した全ての半導体
の全電極と全導体配線との電気的接合が一括して行える
ので、従来法に比べ比躍的に効率的であり、実装コスト
を低減できる。
(6) 電極と導体配線の接続を半田づけや合金を用
いて行わないので、余剰半田や合金等による電気的短絡
が生じない。
いて行わないので、余剰半田や合金等による電気的短絡
が生じない。
以上の様に本発明の実用的効果は非常に多大なものがあ
る。
る。
第1図は本発明の一実施例の半導体装置の組み立て工程
を示す断面図、第2図は従来法であるフィリップチップ
方式を示す断面図である。 1.6・・・・・・電極、5,10・・・・・・導体配
線、2・・・・・・第1の半導体素子、7・・・・・・
第2の半導体素子、4・・・・・・第1の絶縁性基板、
9・・・・・・第2の絶縁性基板、11・・・・・・接
続樹脂、12・・・・・・加圧ツーノペ13・・・・・
・フレキシブル基板。
を示す断面図、第2図は従来法であるフィリップチップ
方式を示す断面図である。 1.6・・・・・・電極、5,10・・・・・・導体配
線、2・・・・・・第1の半導体素子、7・・・・・・
第2の半導体素子、4・・・・・・第1の絶縁性基板、
9・・・・・・第2の絶縁性基板、11・・・・・・接
続樹脂、12・・・・・・加圧ツーノペ13・・・・・
・フレキシブル基板。
Claims (3)
- (1)第1の絶縁性基板に第1の半導体素子が固着され
、第1の半導体素子の電極が向かい合う第2の絶縁性基
板の導体配線と接触により電気的に接続され、前記第2
の絶縁性基板に固着された前記第2の半導体素子の電極
が前記第1の絶縁性基板の導体配線と接触により電気的
に接続され、前記第1及び第2の半導体素子の電極と前
記第2及び第1の絶縁性基板の導体配線との接触による
電気的接続が保持できる様に圧力が加えられている半導
体装置。 - (2)第1の半導体素子を固着した第1の絶縁性基板と
第2の半導体素子を固着した第2の絶縁性基板とが両者
間に塗布した絶縁性の接続樹脂の硬化により固定され、
第1及び第2の半導体素子の電極と第2及び第1の絶縁
性基板の導体配線との接触による電気的接続が保持され
ている特許請求の範囲第1項記載の半導体装置。 - (3)第1及び第2の半導体素子の電極が第2及び第1
の絶縁性基板の導体配線とはんだ付けにより接続されて
いる特許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-158227A JPH012343A (ja) | 1987-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-158227A JPH012343A (ja) | 1987-06-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS642343A JPS642343A (en) | 1989-01-06 |
| JPH012343A true JPH012343A (ja) | 1989-01-06 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268205B1 (ko) | 칩캐리어모듈및그의제조방법 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6339254B1 (en) | Stacked flip-chip integrated circuit assemblage | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6584681B2 (en) | Method for producing a microelectronic component of sandwich construction | |
| KR950006439B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH05211281A (ja) | 段状電子装置パッケージ | |
| JPS63239832A (ja) | Icチップ用パッケージおよびその製造方法 | |
| JPH0774282A (ja) | 半導体装置 | |
| TW201417642A (zh) | 連接基板及層疊封裝結構 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| US6168975B1 (en) | Method of forming extended lead package | |
| KR960016006B1 (ko) | Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치 | |
| JP2785536B2 (ja) | マルチチップモジュール及びその製造方法 | |
| JP3012753B2 (ja) | Tabパッケージとその接続方法 | |
| JPH012343A (ja) | 半導体装置 | |
| JPH02135762A (ja) | 半導体装置 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPH05243418A (ja) | プラスチックpga型半導体装置 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2532400Y2 (ja) | ハイブリットic |