JPH02136251A - 濃度階調制御型サーマルプリンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は、単位通電時間の整数倍の通電時間たけ各発熱
抵抗素子を通電させることによって各画素の濃度階調を
制御するようにしたｌＱ度階調制御型のサーマルプリン
タに関する。 ［従来の技術］ この種のプリンタでは、１印画ライン上の画素に１対１
で対応する多数（例えば５１２個）の発熱抵抗素子を一
列に並べたサーマルラインヘッドが使われる。印画時に
、これらの発熱抵抗素子は記録紙に直接（直接感熱方式
の場合）またはインクリボンを介して間接的（熱転写方
式の場合）に押し当てられる。そして、個々の発熱抵抗
素子が画像信号に応じて選択的に通電することにより、
記録紙がドツト状に発色し、またはインクリボンから記
録紙へドツト状に転写し、−時に１印画ライン分の画像
が記録される。このような印画動作が紙送り方向に、例
えば６００本の印画ラインについて繰り返されることで
、−枚の画像が記録される。 ところで、これら多数の発熱抵抗素子の全部が一斉に通
電すると、瞬間的な消費電力が非常に大きなものとなっ
て電源回路に大きな負担をかけてしまう。そこで当初は
、左半分の発熱抵抗素子と右半分の発熱抵抗素子とに分
けてそれぞれをＡブロック、Ｂブロックとし、時分割方
式でブロック別に通電化させることで、瞬間的な最大消
費電力を′Ｐ減させ電源回路の負担を小さくした。 しかし、ブロック別に通電させると、ブロック境界部で
記録濃度が所期の濃度よりも薄くなるという不具合があ
る。これは、ブロックの境界部（端部）では放熱の度合
いが大きいため、そこの発熱抵抗素子が所定時間通電し
ても、実際に記録紙またはインクリボンに与えられる熱
量が所期値よりも少なくなるためである。そこで最近は
、発熱抵抗素子を奇数番目のものと偶数番目のものとに
分けて、それぞれのグループを時分割方式で通電化させ
るようにしている。 第５図は、そのような奇数・偶数グループ別通電方式の
サーマルプリンタに使用されるサーマルラインヘッドの
回路構成を示す。第６図は、このサーマルラインヘッド
の各部の信号のタイミングを示す。 第５図において反転回路Ｎ１−Ｎ５１２の出力端子と電
源電圧端子（＋ＶＢ　）との間に接続されている抵抗Ｒ
１〜Ｒ５１２はそれぞれ発熱抵抗素子である。これらの
発熱抵抗素子の中、奇数番目の発熱抵抗素子Ｒ１，Ｒ３
，Ｒ５・・・・Ｒ５１１は奇数グループに属し、偶数番
目の発熱抵抗素子Ｒ２，Ｒ４，Ｒ６・・・・Ｒ５１２は
偶数グループに属する。 単位通電時間の通電サイクルにおいて、先ず奇数グルー
プに対する階調データＤＡＴＡＯがシフトレジスタ１０
２に入力される。この際、クロックＣＫに同期して１ビ
ツトずつシリアルに入力される（第６図Ｂ）。この階調
データＤＡＴＡＯのビット構造は、第７図（Ａ）に示す
ようなものである。すなわち、奇数番目のビット位置に
は奇数グループの発熱抵抗素子Ｒ１，Ｒ３，Ｒ５・・・
・Ｒ５１１のそれぞれを単位通電時間だけ通電させるべ
きか否かの情報（“１”もしくは“０”）をもつ階調ビ
ットｄｌ、ｄ３．ｄ５・・・・ｄ　５１１が置かれ、偶
数番目のビット位置には全て論理値“０”のビットが置
かれている。 シフトレジスタ１０２は、この階調データＤＡＴＡＯを
パラレルデータとして出力する。その直後、ランチ信号
ＬＡが“Ｌ”に立ち下がり（第６図Ｃ）、階調データＤ
ＡＴＡＯはラッチ回路１０４にラッチされ、各ビットは
アントゲ−）Ａｌ−Ａ３１２の一方の入力端子に与えら
れる。次に、単位通電時間△Ｔたけ“Ｈ″レベル持続す
るストローブ信号ＳＴが与えられ（第６図Ｄ）、アント
ゲ−）Ａｌ−Ａ３１２が可能化される。これにより奇数
グループの発熱抵抗素子Ｒ１，Ｒ３・・・・Ｒ５１１は
階調ビットｄｉ、ｄ３・・・・ｄ　５１１の情報内容に
したがって選択的に（対応する階調ビットが“１”のと
き）単位通電時間△Ｔだけ通電して発熱する。 方、偶数グループの発熱抵抗素子Ｒ２，Ｒ４・・・・Ｒ
５１２はいずれも通電することはない。 このような奇数グループの通電が行われている期間中に
、偶数グループに対する階調データＤＡＴＡＥかシフト
レジスタ１０２に入力される（第６図Ａ、Ｂ）。この階
調データＤＡＴＡＥのビット構造は第７図（Ｂ）に示す
ようなもので、奇数番目のビット位置には全て“０”の
ビットが挿入され、偶数番目のビット位置には偶数グル
ープの発熱抵抗素子Ｒ２，Ｒ４，ＲＧ・・・・Ｒ５！２
のそれぞれを単位通電時間だけ通電させるべきか否かの
情報（１”もしくは“０”）をもつ階調ビットｄ　２．
ｄ　４゜ｄ６・・・・ｄ５１２が置かれている。この階
調データＤＡＴＡＥは、シフトレジスタ１０２でパラレ
ルデータに変換され、奇数グループの通電終了後にラッ
チ回路１０４にラッチされる（第６図Ｃ）。そして、単
位通電時間△Ｔだけ“Ｈ”レベルを持続するストローブ
信号ＳＴが再び与えられることにより（第６図Ｄ）、ア
ンドゲートＡｌ−Ａ３１２が可能化され、偶数グループ
の発熱抵抗素子Ｒ２，Ｒ４・・・・Ｒ５１２は階調ビ、
７トｄ２．ｄ４・・・・ｄ５１２の情報内容にしたがっ
て選択的に（対応する階調ビットが“１”のとき）単位
通電時間△Ｔだけ通電して発熱する。しかし、奇数グル
ープはいずれの発熱抵抗素子Ｒ１，Ｒ３・・・・Ｒ５１
１も通電しない。 このようにして、奇数番目（奇数グループ）の発熱抵抗
素子Ｒ１，Ｒ３・・・・Ｒ５１１と偶数番目（偶数グル
ープ）の発熱抵抗素子Ｒ２，Ｒ４・・・・Ｒ５１２とを
時分割で単位通電時間ずつ交互に通電・発熱させること
により、瞬間的な最大消費電力を半減させ電源回路の負
担を軽くするとともに、発熱抵抗素子全体で−様な放熱
特性が得られ、一部で記録ｌコ度が薄くなるという問題
もなくなる。 〔発明が解決しようとする課題］ しかしながら、上述したような従来のサーマルプリンタ
では、第７図に示すような奇数番目の発熱抵抗素子に対
する階調ビットに“０”ビットを挿入した階調データＤ
ＡＴＡＯと、偶数番目の発熱抵抗素子に対する階調ビッ
トに“０”ビットを挿入した階調データＤ　Ａ　Ｔ’　
Ａ　Ｅとをサーマルラインヘッド外の基板側で作らなけ
ればならず、そのための信号処理が煩雑で、高価で複雑
な回路を必要とした。 本発明は、かかる問題点に鑑みてなされたもので、基板
側で煩雑な信号処理を行わずにサーマルラインヘッド内
での制御によって発熱抵抗素子を奇数Φ偶数グループ別
に時分割通電させるようにした濃度階調制御型サーマル
プリンタを提供することを目的とする。 ［課題を解決するための手段］ 上記の目的を達成するため、本発明は、１つの印画ライ
ン上の複数の画素に１対１で対応する複数の発熱抵抗素
子を複数のグループに分け、前記印画ラインに対する一
定の通電インターバル中に時分割方式で各グループ別に
各発熱抵抗素子をψ位通電時間の整数倍の通電時間だけ
通電させることによって各画素に濃度階調を与えるよう
にした４度階調制御型サーマルプリンタにおいて、単位
通電時間の通電を行わせるための第１および第２のスト
ローブ信号を時分割的に与えるストローブ信号生成手段
と；第１のストローブ信号に応答して奇数番目の発熱抵
抗素子のみを通電可能化する第１の通電可能化手段と；
第２のストローブ信号に応答して偶数番目の発熱抵抗素
子のみを通電可能化する第２の通電可能化手段とを具備
する構成とした。 ［作用コ 各単位通電サイクルにおいて、最初に第１のストローブ
信号が与えられると、これに応答して第１の通電可能化
手段が働いて奇数番目の発熱抵抗素子のみを通電可能化
する。これにより、奇数番目の発熱抵抗素子の各々は、
画素の記録２Ｈ度に対応した信号、例えば階調ビｌ／）
の情報内容にしたかって選択的に単位通電時間だけ通電
する。この期間中、第２のストローブ信号はまだ与えら
れていないので、第２の通電可能化手段は働かず、した
がって偶数番目の発熱抵抗素子はいずれも通電しない。 第１のストローブ信号の持続時間が切れると、次に第２
のストローブ信号が与えられる。そうすると、今度は第
２の通電可能化手段が働いて奇数番目の発熱抵抗素子の
みを通電可能化し、それらの発熱抵抗素子の各々は画素
の記録ｌｒＪ度に対応した信号（例えば階調ビット）の
情報内容にしたがって選択的に単位通電時間だけ通電す
る。一方、奇数番目の発熱抵抗素子においては、第１の
通電可能化手段が働かないので、いずれの発熱抵抗素子
も通電しない。 ［実施例コ 以下、第１図ないし第４図を参照して本発明の一実施例
を説明する。 第１図は、この実施例によるサーマルラインヘノド１の
回路構成を示す。 反転回路Ｎ１−Ｎ５１２の出力端子と電源電圧端子（＋
ＶＢ　）との間に発熱抵抗素子Ｒ１〜Ｒ５１２が接続さ
れる。反転回路Ｎ１〜Ｎ５１２の入力端子は、アンドゲ
ートＡｌ〜Ａ３１２の出力端子にそれぞれ接続される。 各アンドゲートの一方の入力端子はランチ回路４の各対
応ビ・ノド出力端子に接続されるが、他方の出力端子に
ついては奇数番目と偶数番目とで異なる。すなわち、奇
数番目のアンドゲートＡ１．Ａ３・・・・Ａ３１１の他
方の入力端子は第１のストローブ入力端子６に接続され
、偶数番目のアンドゲートＡ２．Ａ４・・・・Ａ３１２
の他方の入力端子は第２のストローブ入力端子８に接続
される。 ラッチ回路４は５１２ビツト容量で、その５１２個（ビ
ット）の入力端子は７フトレジスタ２の５１２個（ビッ
ト）の出力端子にそれぞれ接続される。シフトレジスタ
２は、５１２ピント容量を有し、データ入力端子１２よ
りシリアルで階調データＤ　Ａ　Ｔ　Ａを入力して、そ
れをパラレルのデータに変換１７てラッチ回路４側ｌ＼
出力するようになっている。 ナオ、クロック入力端子１４には階調データのビット・
レートに対応した周波数のクロックＣＫが与えられ、ラ
ッチ入力端子１０にはソフトレジスタ２の出力データを
ランチ回路４にラッチさせるためのラッチ信号ＬＡが与
えられ、そして第１および第２のストローブ端子６，８
にはそれぞれ奇数番目の発熱抵抗素子および偶数番目の
発熱抵抗素子を通電させるための第１および第２のスト
ローブ信号ＳＴＩ、ＳＴ２が与えられる。これらの信号
ＧＫ、ＬＡ、ＳＴＩ、ＳＴ２は全て後述する基板側の回
路で生成される。 次に、第２図および第３図につき本サーマルラインヘッ
ドの動作を説明する。 各単位通電サイクルの始めに５１２ビツトの階調データ
ＤＡＴＡがデータ入力端子１２に与えられる（第２図Ａ
）。この階調データＤＡＴＡは第３図に示すようなビッ
ト構成を有する。すなわち５１２ビツトの全部が、各々
と対応する発熱抵抗素子を単位通電時間だけ通電させる
べきが否がの情報（°°１”もしくは“０”）をもつ階
調ビットＣＫ　Ｐｌｊ−ＣＫ　Ｐ５１２ｊからなる。こ
の階調データＤ　Ａ　Ｔ　Ａの入力に際してはクロック
入力端子１４にクロ、りＣＫが与えろれ（第２図Ｂ）、
このクロックと同期シ、て各階調ビットがシリアルに１
つすつ（項番にソフトレジスタ２に入力される。 ソフトレジスタ２に階調データＤ　Ａ　Ｔ　Ａが入力さ
れた後、″Ｌ”のランチ信号ＬＡがラッチ回路４に与え
られ、これによってシフトレジスタ２よリパラレルの階
調データＤＡＴＡがラッチ回路４にラッチされ、各階調
データＣＫ　Ｐｌｊ−ＣＫ　Ｐ５＋２ｊはそれぞれ対応
するアントゲ−）　Ａ　ｌ〜Ａ３１２の一方の入力端子
に与えられる。 この直後に、第１のストローブ信号ＳＴＩ　　（“Ｈ”
）が与えられる。この信号の持続時間（パルス幅）は単
位通電時間△Ｔに選ばれている。このストローブ信号Ｓ
ＴＩによって奇数番目のアントゲ−）ＡＩ、Ａ３・・・
・Ａ３１１（第１の通電可能化手段）は可能化される。 一方、偶数番目のアンドデートＡ２．Ａ４・・・・Ａ３
１２（第２の通電可能化手段）は、第２のストローブ信
号ＳＴ２が“Ｌ”のままなのでいずれもディスエーブル
状態にある。 その結果、奇数番目の階調ビット、例えばＣにＰＩＪが
“１”のときはアンドゲートＡｌの出力信号がＨ″　し
たがって反転回路Ｎ＋の出力信号が“Ｌ′であるから、
発熱抵抗素子Ｒ１は通電して発熱する。この通電時間は
ストローブ信号ＳＴ１によって規定される単位通電時間
ΔＴである。 しかし、ＣＫ　Ｐｌｊが“Ｏ”のときは、アンドゲート
Ａ＋の出力信号が“Ｌ”　したがって反転回路Ｎ１の出
力信号が“Ｉ（”であるから、発熱抵抗素子Ｒ１は通電
せず発熱しない。同様にして、他の奇数番目の発熱抵抗
素子もそれぞれ対応する階調ビア）の内容にしたがって
選択的に単位通電時間△Ｔだけ通電する。しかし、偶数
番目の発熱抵抗素子Ｒ２，Ｒ４・・・・Ｒ５１２におい
ては、偶数番目の反転回路Ｎｉ、Ｎ３・・・・Ｎ５１１
の出力端子のいずれも４１″となっているので、いずれ
の発熱抵抗素子も通電拳発熱することはない。 第１のストローブ信号ＳＴＩの持続時間が切れると、そ
の直後に第２のストローブ信号ＳＴ２　　（１４Ｈ”）
が与えられる（第２図Ｅ）。このストローブ信号ＳＴ２
の持続時間（パルス幅）も単位通電時間△′ｒに選ばれ
ている。したがって、今度はこのストローブ信号ＳＴ２
によって偶数番目のアンドゲートＡ２．Ａ４・・・・Ａ
３１２が可能化され、偶数番目の発熱抵抗素子Ｒ２，Ｒ
４・・・・Ｒ５１２がそれぞれ対応する階調ビットＣＫ
　Ｐ２Ｊ、　ＣＫ　Ｐ４Ｊ・・・・ＣＫＰ５１２ｊの内
容に応じて選択的に単位通電時間△Ｔたけ通電し発熱す
る。しかし、偶数番目の発熱抵抗素子Ｒ１，Ｒ３・・・
・Ｒ５１１においては、奇数番目のアンドゲートＡｌ、
Ａ３・・・・Ａ３１１が全てディスエーブル状態のため
反転回路ＮＬＮ３・・・・Ｎ５１１の出力端子の全てが
“１”となっているので、いずれの発熱抵抗素子も通電
・発熱することはない。 このように、本サーマルラインヘッドは、第３図に示す
ように全ビット位置に階調ビットを置いた階調データＤ
ＡＴＡを入力し、ヘンド内で奇数番目の発熱抵抗素子と
偶数番目の発熱抵抗素子とを分けて時分割方式で単位通
電時間△Ｔずつ通電させるようにした。したがって、基
板側では、奇数番目の発熱抵抗素子に対する階調データ
と偶数番目の発熱抵抗素子に対する階調データとを別々
に作る必要がなく、信号処理が簡単となり、回路構成も
簡易なもので済む。 第４図は、本天施例による１度階調制御型サーマルプリ
ンタの全体構成を示す。上述したサーマルラインへノド
１０以外の回路は基板側に設けられる。先ず、サーマル
ラインヘッド１に与えられる階調データＤＡＴＡ　（Ｃ
Ｋ　Ｐｌｊ−ＣＫ　Ｐ５１２ｊ）は次のようにして生成
される。 フレームメモリ２０に、ディジタル映像信号ＤＶが画素
データとして入力される。フレームメモリ２０の各行は
テレビ画像の水平走査線に対応し画素データはラスク走
査に対応した順序で書き込まれる。次に、フレームメモ
リ２０の第１列から始まって１列（ｊ）毎に１ライン分
の画素データａ［１ａ２Ｌ　・・・・・・・・ａ　５１
２ｊが読み出される。これらの画素データは、いったん
ラインバッファ２４に取り込まれたのちカラー・プロセ
ス回路２８に入力され、ここで逆ガンマ補正等の画像処
理を受けてからそれぞれ８ビツトの濃度データｂｌｊ、
　　ｂ２ｊ。 ・・・・・・・・ｂ　５１２ｊに変換される。これら１
度データの各々は、例えば

【０］　（最小濃度）〜【６
４】　（最大を二度）の範囲内で対応画素の濃度に応じ
た値（階調レベル）をもつ。 カラー・プロセス回路２８より生成された１印画ライン
分の濃度データｂｌＪ、　　ｂ２ｊ、・・・・・・・・
ｂ　５１２ｊは１度−通電時間変換用のＬＵＴ　（ルッ
ク拳アップ・テーブル）３０に供給され、ここで各１度
データｂｎＪは、その階調レベル［Ｎ］に対応した通電
時間＜Ｎ）を指示する、例えば８ビツトの通電時間デー
タＢｎｊに変換される。ＬＵＴ３０より生成された１印
画ライン分の通電時間データＢｌｊ。 Ｂ２」、・・・・・・・・Ｂ５１２ｊは、ラインバッフ
ァ３４に取す込まれ、そこからデータ比較回路３８に与
えられる。 データ比較回路３８には、階調カウンタ４０より通電イ
ンターバル中に一定の周期で（１）から（６４）まで値
が１つずつ増分する８ビツトの比較基準（ＭＣＰが与え
られる。比較回路３８は、この比較基準値ＣＰを各通電
時間データと比較し、後者が前者に対して等しいかまた
は大きいときに“１”のビット（階調ビット）を生成す
る。 例えば、通電時間データＢ　Ｉｊ、　Ｂ　２ｊ、・・・
・Ｂ　５１２ｊの値がそれぞれ＜１０＞、＜１＞、・・
・・〈２）であるとする。この場合、第１回の比較では
、比較基準値ＣＰが（１）で、このとき生成される第１
回の階調データ［ＣＩ　Ｐｌｊ、　ＣＩ　Ｐ２Ｊ、・・
・・ＣＩＰ５１２ｊコは［１，１，・・・・１コとなる
。第２回の比較では、比較基準値ＣＰが（２）で、この
とき出力される第２回の階調データ［Ｃ２Ｐｌｊ、　Ｃ
２Ｐ２ｊ。 ・・・・Ｃ２Ｐ５１２Ｊコは［：１．Ｏ，・・・・１］
となる。そして、第３回の比較では比較基準値ＣＰが（
３）で第３回の階調データ［Ｃ３Ｐｌｊ、　Ｃ３Ｐ２ｊ
、・・・・Ｃ３Ｐ５１２ｊコはｃｉ、ｏ、　・・・・０
コとなる。 このようにして、通電インターバル中に６４回の比較が
行われ、それぞれの比較結果に応じた６４回（個）の階
調データ［ＣＩ　ＰＩＪ、　ＣＩ　Ｐ２ｊ。 ・・・・ＣＩ　Ｐ５１２ｊ］〜［ＣＧ４ＰＩｊ、　ＣＧ
４Ｐ２ｊ、・・・・ＣＢ４Ｐ５１２Ｊ］が連続的にシリ
アル転送でサーマルラインへノド１のシフトレジスタ２
へ供給される。 しかして、サーマルラインヘッド１において、発熱抵抗
素子Ｒ１，Ｒ２・・・・・・・・Ｒ５１２はそれぞれ対
応する階調ビットの情報内容に応じて選択的に単位通電
時間△Ｔだけ通電して発熱する。そして、そような通電
動作が６４回（Ｋ＝１〜６４）の階調データについて繰
り返し行われることにより、最大で単位通電時間ΔＴの
６４倍に相当する累積時間長の通電がなされ、１つの印
画ライン上の各画素に対して６４段階中のいずれかの濃
度階調レベルが与えられる。 ＤＭＡコントローラ２２，２６．３６はそれぞれフレー
ムメモリ２０．　　ラインバッファ２４．３４の書込お
よび読出動作を制御する。ＣＰＵ５０は、ＤＭＡコント
ローラ２２，２８．３６を介して各部を制御する。そし
て、階調カウンタ４０に同期して、クロック回路１６は
クロックＣＫを発生し、ラッチ・ストローブ回路１８（
ストローブ信号生成手段）は第１．第２のストローブ信
号ＳＴ１．ＳＴ２とランチ信号ＬＡとを発生する。 ［発明の効果コ 本発明は、上述したような構成を有することにより、次
のような効果を奏する。 非同時的な２つのストローブ信号に応じてそれぞれ奇数
番目の発熱抵抗素子と偶数番目の発熱抵抗素子を単位通
電時間ずつ順次通電可能化するようにしたので、サーマ
ルラインヘッド内で奇数番目と偶数番目の時分割通電を
行わせることが可能である。したがって、基板側では、
奇数番目の発熱抵抗素子に対する階調データと偶数番目
の発熱抵抗素子に対する階調データとを別々に作る必要
がなく、信号処理が簡単となり、回路構成も簡易なもの
で済む。

【図面の簡単な説明】

第１図は、本発明の一実施例によるサーマルラインヘッ
ドの回路構成を示すブロック図、第２図は、実施例のサ
ーマルラインヘッドの動作を説明するための各部の信号
のタイミング図、第３図は、実施例のサーマルラインヘ
ッドに供給される階調データのビット構成を示す図、第
４図は、本発明の一実施例による濃度階調制御型サーマ
ルプリンタの全体構成を示すブロック図、 第５図は、従来の濃度階調制御型サーマルプリンタで使
用されるサーマルラインヘッドの回路構成示すブロック
図、 第６図は、従来のサーマルラインヘッドの動作説明する
ための各部の信号のタイミング図、第７図は、従来のサ
ーマルラインヘッドに供給される階調データのビット構
成を示す図である。 図面において、 １・・・・サーマルラインヘッド、 ２・・・・シフトレジスタ、 ４・・・・ラッチ回路、 ６・・・・第１のストローブ入力端子、８・・・・第２
のストローブ入力端子、１０・・・・ランチ入力端子、 １２・・・・データ入力端子、 １８・・・・ラッチ・ストローブ回路、４０・・・・階
調カウンタ、 ５０・・・・ＣＰＵ１ Ｒｌ〜Ｒ５１２・・・・発熱抵抗素子、Ｎ１−Ｎ５１２
・・・・反転回路、 Ａｌ−Ａ３１２・・・・アンドゲート。

Claims (1)

1. 【特許請求の範囲】 １つの印画ライン上の複数の画素に１対１で対応する複
   数の発熱抵抗素子を複数のグループに分け、前記印画ラ
   インに対する一定の通電インターバル中に時分割方式で
   各グループ別に各発熱抵抗素子を単位通電時間の整数倍
   の通電時間だけ通電させることによって各画素に濃度階
   調を与えるようにした濃度階調制御型サーマルプリンタ
   において、 前記単位通電時間の通電を行わせるための第１および第
   ２のストローブ信号を時分割的に与えるストローブ信号
   生成手段と、 前記第１のストローブ信号に応答して奇数番目の発熱抵
   抗素子のみを通電可能化する第１の通電可能化手段と、 前記第２のストローブ信号に応答して偶数番目の発熱抵
   抗素子のみを通電可能化する第２の通電可能化手段と、 を具備することを特徴とする濃度階調制御型サーマルプ
   リンタ。