JPH02138631A - Information saving/restoring system - Google Patents
Information saving/restoring systemInfo
- Publication number
- JPH02138631A JPH02138631A JP29259188A JP29259188A JPH02138631A JP H02138631 A JPH02138631 A JP H02138631A JP 29259188 A JP29259188 A JP 29259188A JP 29259188 A JP29259188 A JP 29259188A JP H02138631 A JPH02138631 A JP H02138631A
- Authority
- JP
- Japan
- Prior art keywords
- information
- save
- interrupt
- register
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔概要〕
割込処理機能を具備する情報処理システムにおける情報
退避・復元方式の改良に関し、情報処理システムの情報
処理能力を低下させること無く、且つメモリの記憶領域
の割付けに制約を与えること無く、割込みの際の情報退
避・復元を可能とすることを目的とし、
生起する割込みの種別を示す割込要因番号に対応して、
蓄積情報を退避すべきレジスタの種別を示す退避対象レ
ジスタ情報および該蓄積情報の退避先を示す退避領域を
保持する対象レジスタ表示手段と、割込みが生起した場
合に、対象レジスタ表示手段を参照し、対応する退避対
象レジスタ情報に示されるレジスタに蓄積される情報を
対応する退避領域に退避し、生起した割込みに関する処
理が完了した場合に、対象レジスタ表示手段を参照し、
対応する退避対象レジスタ情報に示される退避領域に退
避中の情報を対応するレジスタに復元する退避・復元手
段とを設ける様に構成する。[Detailed Description of the Invention] [Summary] Regarding the improvement of an information saving/restoring method in an information processing system equipped with an interrupt processing function, it is possible to allocate memory storage areas without reducing the information processing ability of the information processing system. The purpose is to make it possible to save and restore information at the time of an interrupt without imposing any restrictions on the interrupt.
target register display means for holding save target register information indicating the type of register to save accumulated information and a save area indicating a save destination of the accumulated information; and when an interrupt occurs, refer to the target register display means; When the information accumulated in the register indicated by the corresponding save target register information is saved to the corresponding save area and the processing related to the generated interrupt is completed, refer to the target register display means,
A saving/restoring means is provided for restoring the information being saved in the saving area indicated by the corresponding saving target register information to the corresponding register.
本発明は割込処理機能を具備する情報処理システムにお
ける情報退避・復元方式の改良に関する。The present invention relates to an improvement in an information saving and restoring method in an information processing system equipped with an interrupt processing function.
割込処理機能を具備する情報処理システムが情報処理を
実行中に、並行して動作していた入出力装置から動作が
完了したことを示す等の理由により割込みが生起した場
合に、実行中の情報処理を中断し、生起した割込みに関
する処理を実行した後、中断した情報処理を再開する為
に、中断時に情報処理に使用していた各種情報を一時退
避させ、再開時に退避させた各種情報を復元させる必要
がある。While an information processing system equipped with an interrupt processing function is executing information processing, if an interrupt occurs from an input/output device that was operating in parallel due to reasons such as indicating that an operation has been completed, After interrupting information processing and executing processing related to the interrupt that occurred, in order to resume the interrupted information processing, temporarily save the various information that was used for information processing at the time of interruption, and save the various information that was saved when restarting. needs to be restored.
第5図は従来ある情報処理システムの一例を示す図であ
る。FIG. 5 is a diagram showing an example of a conventional information processing system.
第5図において、1は割込処理機能を具備するプロセッ
サ、111乃至11nはプロセッサ1が情報処理に使用
する各種情報を蓄積するn個のレジスタ、2−1および
2−2はメモリである。In FIG. 5, 1 is a processor having an interrupt processing function, 111 to 11n are n registers that store various information used by the processor 1 for information processing, and 2-1 and 2-2 are memories.
プロセッサ1がメモリ2−1に格納されている被割込プ
ログラムpi。による情報処理を実行中に、メモリ2−
1に格納されている割込プログラムP、7による情報処
理の実行を要求する割込みが生起すると、プロセッサ1
は被割込プログラムP、。による情報処理を一時中断し
、メモリ2−2に格納されている退避・復元プログラム
P srによる退避処理を実行することにより、中断し
た時点で総てのレジスタ121乃至11nに蓄積されて
いるデータd、乃至dfiを、メモリ2−1内にレジス
タ111乃至11nに対応して設けられている退避領域
a、乃至a0に退避させた後、メモリ2−1に格納され
ている割込プログラムp inによる情報処理を実行開
始する。Interrupted program pi stored in memory 2-1 by processor 1. While information processing is being executed by
When an interrupt occurs that requests execution of information processing by the interrupt programs P and 7 stored in processor 1, processor 1
is the interrupted program P. By temporarily suspending the information processing by the program Psr and executing the save process by the save/restore program Psr stored in the memory 2-2, the data stored in all the registers 121 to 11n at the time of the stop will be saved. , to dfi to the save areas a to a0 provided in the memory 2-1 corresponding to the registers 111 to 11n, and then by the interrupt program p in stored in the memory 2-1. Start executing information processing.
割込プログラムp inによる情報処理が完了すると、
プロセンサlはメモリ2−2に格納されている退避・復
元プログラムP、による復元処理を実行することにより
、メモリ2−1の退避領域aS+乃至asllに退避さ
せていたデータd1乃至d7を、総てのレジスタ111
乃至11nに蓄積させた後、被割込プログラムP、。に
よる情報処理を中断点から再開する。When the information processing by the interrupt program p in is completed,
By executing the restoration process by the evacuation/restoration program P stored in the memory 2-2, the processor l saves all the data d1 to d7 that had been saved to the evacuation areas aS+ to asll in the memory 2-1. register 111 of
After accumulating in 11n to 11n, the interrupted program P,. resumes information processing from the point of interruption.
以上の説明から明らかな如く、従来ある情報処理システ
ムにおいては、割込みが生起した場合に、退避・復元プ
ログラムp srによる退避処理を実行することにより
、総てのレジスタ111乃至11nに蓄積されていたデ
ータd、乃至dhを無条件に退避させ、また割込みに関
する情報処理が完了した場合に、退避・復元プログラム
P srによる復元処理を実行することにより、退避さ
せていたデータd、乃至d7を総てのレジスタ111乃
至11nに復元させていた為、プロセッサ1が具備する
レジスタ数nが増加するに伴い退避・復元処理に要する
時間が増大し、特に実時間処理を対象とする情報処理シ
ステムの情報処理能力を低下させる問題点があった。As is clear from the above explanation, in a conventional information processing system, when an interrupt occurs, data is stored in all registers 111 to 11n by executing a save process using the save/restore program psr. By unconditionally saving the data d to dh and executing the restoration process by the save/restore program Psr when the information processing related to the interrupt is completed, all the data d to d7 that have been saved are saved. As the number of registers n included in the processor 1 increases, the time required for saving and restoring processing increases, especially for information processing systems that target real-time processing. There were problems that reduced performance.
かかる問題点を解決する為に、レジスタ111乃至11
nが蓄積するデータd、乃至d7を退避・復元する為の
専用回路を設けることも考慮されるが、やはりレジスタ
数nの増加と共に動作時間が増大し、また退避・復元プ
ログラムPsrによる退避・復元処理の如く、退避領域
as+乃至ashを自由に割付けることが困難となり、
メモリ2−1および2−2の記憶領域の割付けに制約が
増加する問題点があった。In order to solve this problem, registers 111 to 11
Providing a dedicated circuit for saving and restoring the data d to d7 accumulated by n is considered, but as the number of registers n increases, the operating time also increases, and saving and restoring by the save and restore program Psr is also considered. As in processing, it becomes difficult to freely allocate the save areas as+ to ash,
There is a problem in that restrictions increase in the allocation of storage areas of the memories 2-1 and 2-2.
本発明は、情報処理システムの情報処理能力を低下させ
ること無く、且つメモリの記憶領域の割付けに制約を与
えること無く、割込みの際の情報退避・復元を可能とす
ることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to make it possible to save and restore information in the event of an interrupt without reducing the information processing capacity of an information processing system and without imposing restrictions on the allocation of memory storage areas.
第1図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.
第1図において、情報処理システムは割込処理機能を具
備しているものとする。In FIG. 1, it is assumed that the information processing system is equipped with an interrupt processing function.
100は、本発明により情報処理システムに設けられた
対象レジスタ表示手段である。100 is a target register display means provided in the information processing system according to the present invention.
200は、本発明により情報処理システムに設けられた
退避・復元手段である。Reference numeral 200 denotes a save/restore means provided in the information processing system according to the present invention.
情報処理システムが任意の情報処理を実行する際に、情
報処理システムが具備する総てのレジスタを使用すると
は限らず、一部のレジスタを使用する場合が少なくない
。従って他のレジスタの蓄積情報は、前記情報処理の前
後において変わること無く維持される。When an information processing system executes arbitrary information processing, it does not necessarily use all the registers included in the information processing system, but it often uses some registers. Therefore, the information stored in other registers is maintained unchanged before and after the information processing.
本発明はかかる特性を利用し、割込みが生起した場合に
、退避・復元対象とするレジスタを極力削減することを
意図している。The present invention is intended to utilize such characteristics to reduce as much as possible the number of registers to be saved and restored when an interrupt occurs.
対象レジスタ表示手段100は、生起する割込みの種別
を示す割込要因番号Iに対応して、蓄積情報を退避すべ
きレジスタの種別を示す退避対象レジスタ情報rsおよ
び該蓄積情報の退避先を示す退避領域a5を保持する。The target register display means 100 displays save target register information rs indicating the type of register to save accumulated information and save target register information rs indicating the save destination of the accumulated information, corresponding to the interrupt factor number I indicating the type of interrupt that occurs. Hold area a5.
退避・復元手段200は、割込みが生起した場合に、対
象レジスタ表示手段100を参照し、対応する退避対象
レジスタ情報rsに示されるレジスタに蓄積される情報
を対応する退避領域a、に退避し、生起した割込みに関
する処理が完了した場合に、対象レジスタ表示手段10
0を参照し、対応する退避対象レジスタ情報r、に示さ
れる退避領域a、に退避中の情報を対応するレジスタに
復元する。When an interrupt occurs, the save/restore means 200 refers to the target register display means 100 and saves the information accumulated in the register indicated by the corresponding save target register information rs to the corresponding save area a. When the processing related to the generated interrupt is completed, the target register display means 10
0, the information being saved in the save area a indicated by the corresponding save target register information r is restored to the corresponding register.
従って、割込みが生起した際に、必要最小限のレジスタ
のみを退避・復元の対象となし得る為、退避・復元に要
する時間が短縮され、実時間処理を対象とする情報処理
システムの情報処理能力の低下が防止可能となり、また
退避領域も自由に設定可能となり、メモリの記憶領域を
融通性を以て割付は可能となる。Therefore, when an interrupt occurs, only the minimum necessary registers can be saved and restored, reducing the time required for saving and restoring, and increasing the information processing capacity of the information processing system for real-time processing. It is possible to prevent a decrease in the storage area, and the save area can also be set freely, making it possible to allocate the storage area of the memory with flexibility.
以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第2図は本発明の一実施例による情報処理システムを示
す図であり、第3図は第2図における退避対象レジスタ
情報を例示する図であり、第4図は第2図における退避
・復元動作を例示する図で、第4図(asは退避動作を
、第4図(b)は復元動作を示す。なお、全図を通じて
同一符号は同一対象物を示す。FIG. 2 is a diagram showing an information processing system according to an embodiment of the present invention, FIG. 3 is a diagram illustrating the register information to be saved in FIG. 2, and FIG. FIG. 4(a) is a diagram illustrating an operation, and FIG. 4(a) indicates a retracting operation, and FIG.
第2図においては、第1図における対象レジスタ表示手
段100として割込制御表Tがメモリ2−3に設けられ
、また第1図における退避・復元手段200として第4
図(a)に示す如き退避動作と、第4図(b)に示す如
き復元動作とを実行する退避・復元回路12が設けられ
ている。In FIG. 2, an interrupt control table T is provided in the memory 2-3 as the target register display means 100 in FIG.
A save/restore circuit 12 is provided which executes a save operation as shown in FIG. 4(a) and a restore operation as shown in FIG. 4(b).
割込制御表Tは、生起する割込みの種別を示す割込要因
番号■に対応してそれぞれ設けられ、各割込制御表Tに
は、プロセッサ1が割込要因番号Iを付与された割込処
理を実行する為の割込プログラムP inの格納アドレ
スainと、情報処理システムに設けられているレジス
タ111乃至11Hの内、プロセッサ1が割込プログラ
ムP、、1により割込要因番号■を付与された割込処理
を実行する場合に使用する為、割込みが生起した時点で
蓄積していたデータdX (但しXは1乃至nの何れか
)を退避する必要のあるレジスタllxの種別を示す退
避対象レジスタ情報r、と、レジスタエ1xが蓄積する
データdxの退避先を示す退避領域a、xを保持する。The interrupt control tables T are provided corresponding to the interrupt cause numbers ■ indicating the types of interrupts that occur, and each interrupt control table T includes information about the interrupts that the processor 1 has assigned the interrupt cause numbers I. The processor 1 assigns the storage address ain of the interrupt program P in for executing processing and the interrupt cause number ■ by the interrupt program P, 1 among the registers 111 to 11H provided in the information processing system. A save indicating the type of register llx that needs to save the data dX (where X is any one from 1 to n) that was accumulated at the time the interrupt occurred, in order to be used when executing the interrupted interrupt processing. It holds target register information r, and save areas a and x indicating the save destination of data dx accumulated by the register 1x.
退避対象レジスタ情報r3は第3図に示す如く、情報処
理システムが具備する各レジスタ111乃至11nに対
応してそれぞれビットtz乃至bnを有し、割込要因番
号Iによる割込処理の際に使用され、退避を必要とする
レジスタllxに対応するビットbXは論理“1″に設
定し、割込処理の際に使用されず、退避を必要としない
レジスタ11y(但しyは1乃至nの何れかで、y≠X
)に対応するビットb、は論理“0”に設定されている
。As shown in FIG. 3, the save target register information r3 has bits tz to bn corresponding to the registers 111 to 11n provided in the information processing system, respectively, and is used during interrupt processing due to interrupt factor number I. The bit bX corresponding to the register llx that is saved and needs to be saved is set to logic "1", and the bit bX that is not used during interrupt processing and does not need to be saved is set to the register 11y (however, y is any one of 1 to n). So, y≠X
) is set to logic "0".
第2図乃至第4図において、プロセッサ1がメモリ2−
1に格納されている被割込プログラムP、。による情報
処理を実行中に、メモリ2−1に格納されている割込プ
ログラムp iaによる情報処理の実行を要求する割込
みが生起すると、プロセッサlは被割込プログラムP、
。による情報処理を一時中断し、生起した割込みを分析
して割込要因番号Iを識別すると、退避・復元回路12
を起動し、割込要因番号Iおよび退避要求信号Sqを伝
達する(第4図(asステップ5ll)。In FIGS. 2 to 4, a processor 1 is connected to a memory 2-
The interrupted program P, stored in . When an interrupt occurs that requests execution of information processing by the interrupt program pia stored in the memory 2-1 while executing information processing by the interrupt program P, the processor l executes the interrupted program P,
. After temporarily suspending the information processing by
and transmits the interrupt factor number I and save request signal Sq (FIG. 4 (as step 5ll)).
退避要求信号SQを受信した退避・復元回路12は、プ
ロセッサlから伝達された割込要因番号Iに対応する割
込制御表Tを参照し、退避対象レジスタ情報r8および
退避領域alkを抽出する(ステップ512)。The save/restore circuit 12 that has received the save request signal SQ refers to the interrupt control table T corresponding to the interrupt factor number I transmitted from the processor l, and extracts the save target register information r8 and the save area alk ( Step 512).
続いて退避・復元回路12は、抽出した退避対象レジス
タ情報r、を分析し、論理“l”に設定されているビッ
トbxから退避すべきレジスタ11、を識別すると、レ
ジスタllxに蓄積されているデータdXを、退避領域
asxに退避させる(ステップ513)。Next, the save/restore circuit 12 analyzes the extracted save target register information r, and identifies the register 11 to be saved from the bit bx set to logic "l", and stores the information r in the register llx. The data dX is saved to the save area asx (step 513).
レジスタIlxから退避領域asxへのデータdつの退
避が完了すると、退避・復元回路12はプロセッサ1に
対して退避完了信号S、を返送する(ステップ514)
。When the saving of data d from the register Ilx to the save area asx is completed, the saving/restoring circuit 12 returns a saving completion signal S to the processor 1 (step 514).
.
退避完了信号S1を受信したプロセッサ1は、メモリ2
−3に格納されている割込要因番号■に対応する割込制
御表Tを参照し、割込要因番号Iを付与された割込処理
を実行する為の割込プログラムPifiの格納アドレス
ainを抽出した後、メモリ2−1に格納されている割
込プログラムp inによる情報処理を、レジスタIl
xを使用し乍ら実行開始する。The processor 1 that received the evacuation completion signal S1 stores the memory 2
Refer to the interrupt control table T corresponding to the interrupt factor number ■ stored in -3, and find the storage address ain of the interrupt program Pifi for executing the interrupt process assigned the interrupt factor number I. After the extraction, information processing by the interrupt program p in stored in the memory 2-1 is performed in the register Il.
Start execution using x.
割込プログラムP、7による情報処理が完了すると、プ
ロセッサlは退避・復元回路12を起動し、割込要因番
号■および復元要求信号rQを伝達する(第4図(bl
ステップ521)。When the information processing by the interrupt programs P and 7 is completed, the processor l activates the save/restore circuit 12 and transmits the interrupt cause number ■ and the restore request signal rQ (see FIG.
Step 521).
復元要求信号r9を受信した退避・復元回路12は、プ
ロセッサ1から伝達された割込要因番号Iに対応する割
込制御表Tを参照し、退避対象レジスタ情報r1および
退避領域a*Xを抽出する(ステップ322)。The save/restore circuit 12 that has received the restore request signal r9 refers to the interrupt control table T corresponding to the interrupt cause number I transmitted from the processor 1, and extracts the register information r1 to be saved and the save area a*X. (step 322).
続いて退避・復元回路12は、抽出した退避対象レジス
タ情報rjを分析し、論理“1”に設定されているビッ
トbXから、復元すべきレジスタ11xを識別すると、
退避領域a。に退避されているデータdXを、レジスタ
ttxに蓄積させる(ステップ523)。Next, the save/restore circuit 12 analyzes the extracted save target register information rj and identifies the register 11x to be restored from the bit bX set to logic "1".
Evacuation area a. The data dX saved in is stored in the register ttx (step 523).
退避領域a。からレジスタllxへのデータdえの復元
が完了すると、退避・復元回路12はプロセッサ1に対
して復元完了信号r、を返送する(ステップ524)。Evacuation area a. When the restoration of data d from to register llx is completed, the save/restore circuit 12 returns a restoration completion signal r to the processor 1 (step 524).
復元完了信号r1を受信したプロセッサ1は、被割込プ
ログラムP、。による情報処理を中断点から再開する。The processor 1 that has received the restoration completion signal r1 executes the interrupted program P,. resumes information processing from the point of interruption.
以上の説明から明らかな如く、本実施例によれば、退避
・復元回路12が割込プログラムp inによる情報処
理に使用されるレジスタllxに蓄積されているデータ
dXのみを退避・復元する為、情報処理システムが具備
するレジスタ数nに関わり無く、退避・復元に要する時
間が短縮される。As is clear from the above description, according to the present embodiment, the save/restore circuit 12 saves/restores only the data dX stored in the register llx used for information processing by the interrupt program pin. The time required for saving and restoring is reduced regardless of the number n of registers included in the information processing system.
またデータd8の退避領域as)Iは予め割込制御表T
に設定すれば良く、任意に割付は可能となる。In addition, the data d8 save area as)I is preliminarily set to the interrupt control table T.
It is only necessary to set it to , and it is possible to assign it arbitrarily.
なお、第2図乃至第4図はあく迄本発明の一実施例に過
ぎず、例えば対象レジスタ表示手段100は図示される
割込制御表Tに限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。また退避・復元手段200は図示される退避・復
元回路12に限定されることは無く、他に幾多の変形が
考慮されるが、何れの場合にも本発明の効果は変わらな
い。更に本発明の対象となる情報処理システムの構成は
図示されるものに限定されぬことは言う迄も無い。Note that FIGS. 2 to 4 are only one embodiment of the present invention, and for example, the target register display means 100 is not limited to the illustrated interrupt control table T, and may be modified in many other ways. However, the effects of the present invention remain the same in either case. Further, the saving/restoring means 200 is not limited to the saving/restoring circuit 12 shown in the figure, and many other modifications may be considered, but the effects of the present invention remain the same in any case. Furthermore, it goes without saying that the configuration of the information processing system to which the present invention is applied is not limited to that shown in the drawings.
以上、本発明によれば、前記情報処理システムにおいて
、割込みが生起した際に、必要最小限のレジスタのみを
退避・復元の対象となし得る為、退避・復元に要する時
間が短縮され、実時間処理を対象とする情報処理システ
ムの情報処理能力の低下が防止可能となり、また退避領
域も自由に設定可能となり、メモリの記憶領域を融通性
を以て割付は可能となる。As described above, according to the present invention, when an interrupt occurs in the information processing system, only the minimum necessary registers can be saved and restored, so the time required for saving and restoring is shortened, and the real time It becomes possible to prevent a decline in the information processing capacity of the information processing system targeted for processing, and it is also possible to freely set the save area, making it possible to flexibly allocate the storage area of the memory.
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による情報処理システムを示す図、第3図は第2図
における退避対象レジスタ情報を例示する図、第4図は
第2図における退避・復元動作を例示する図で、第4図
(a)は退避動作を、第4図(b)は復元動作を示し、
第5図は従来ある情報処理システムの一例を示す図であ
る。
図において、■はプロセッサ、2−1乃至2−3はメモ
リ、12は退避・復元回路、100は対象レジスタ表示
手段、111乃至11nはレジス本発明1こよ6′晴薪
ひ込チ里シ又テヘ第 2 図
木墳ト日月の扉理巨口
嘗5 1 図
峯2rfn+=おけろυ求、盟免丈守ヅにレソヌ2ゴ肴
報弗 3 口
iLス茜弘動イ千
復元 勤イ下
勇E2Gろ(:お1ブ已igぎ!・イ戻之i’龜シひイ
T箒 4 6FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a diagram showing an information processing system according to an embodiment of the present invention, FIG. 3 is a diagram illustrating the register information to be saved in FIG. 2, and FIG. is a diagram illustrating the evacuation/restoration operation in FIG. 2, FIG. 4(a) shows the evacuation operation, FIG. 4(b) shows the restoring operation,
FIG. 5 is a diagram showing an example of a conventional information processing system. In the figure, ■ is a processor, 2-1 to 2-3 are memories, 12 is a save/restore circuit, 100 is a target register display means, and 111 to 11n are registers. Tehe No. 2 The wooden tomb and the door of the sun and the moon. 5. 1. 2 rfn + = Okero υ request, Resonu 2 go appetizers to the alliance Menjo no Morizu. 3 mouth iLsu Akane Hiromo I 1000 restoration work. Shimoyu E2Gro (: 1bu iggi!・I return no i'Kamashihii T broom 4 6
Claims (1)
応して、蓄積情報を退避すべきレジスタの種別を示す退
避対象レジスタ情報(r_s)および該蓄積情報の退避
先を示す退避領域(a_s)を保持する対象レジスタ表
示手段(100)と、割込みが生起した場合に、前記対
象レジスタ表示手段(100)を参照し、対応する退避
対象レジスタ情報(r_s)に示されるレジスタに蓄積
される情報を対応する退避領域(a_s)に退避し、前
記生起した割込みに関する処理が完了した場合に、前記
対象レジスタ表示手段(100)を参照し、対応する前
記退避対象レジスタ情報(r_s)に示される前記退避
領域(a_s)に退避中の情報を対応する前記レジスタ
に復元する退避・復元手段(200)とを設けることを
特徴とする情報退避・復元方式。[Scope of Claims] In an information processing system equipped with an interrupt processing function, a save target indicating the type of register to save accumulated information in correspondence to an interrupt cause number (I) indicating the type of interrupt that occurs. Target register display means (100) that holds register information (r_s) and a save area (a_s) indicating a save destination of the accumulated information, and when an interrupt occurs, refer to the target register display means (100), The target register display means (100) saves the information accumulated in the register indicated by the corresponding save target register information (r_s) to the corresponding save area (a_s), and when the processing related to the generated interrupt is completed. and a saving/restoring means (200) for restoring information being saved in the saving area (a_s) indicated by the corresponding saving target register information (r_s) to the corresponding register. Information backup and restoration method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29259188A JPH02138631A (en) | 1988-11-18 | 1988-11-18 | Information saving/restoring system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29259188A JPH02138631A (en) | 1988-11-18 | 1988-11-18 | Information saving/restoring system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02138631A true JPH02138631A (en) | 1990-05-28 |
Family
ID=17783761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29259188A Pending JPH02138631A (en) | 1988-11-18 | 1988-11-18 | Information saving/restoring system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02138631A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056281A (en) * | 1990-10-04 | 1993-01-14 | Nec Corp | Information processor |
-
1988
- 1988-11-18 JP JP29259188A patent/JPH02138631A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056281A (en) * | 1990-10-04 | 1993-01-14 | Nec Corp | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581775A (en) | History buffer system | |
| JPS63156236A (en) | Register device | |
| EP0953905A2 (en) | Method and apparatus for switching tasks | |
| JPS615348A (en) | Information processor | |
| CN1097783C (en) | System and method for processing of data and a communications system with such a system | |
| JPS63118969A (en) | Information processor | |
| JPH03182945A (en) | Transfer system for data in main storage | |
| JPH0333954A (en) | information processing equipment | |
| JPS6054058A (en) | Swapping control method | |
| JPS63155338A (en) | Control system for record of program executing history | |
| JPH0922363A (en) | Task constituting system | |
| JPH01233628A (en) | Memory address conversion control circuit | |
| JPH11161506A (en) | Dispatch method for information processor, information processor and storage medium thereof | |
| JPH02217929A (en) | Task switching system | |
| JPS5958552A (en) | Slowdown control system | |
| JPS6353650A (en) | Computer | |
| JPS6121532A (en) | Scheduling method | |
| JPH0210436A (en) | Save processing system | |
| JPH0452490B2 (en) | ||
| JPH0337731A (en) | Trouble processing system for online transaction processing system | |
| JPH0431422B2 (en) | ||
| JPS6231386B2 (en) | ||
| JPS63182755A (en) | Read control system for duplicated filing device | |
| JP2001014177A (en) | Asynchronous data input / output processing method and its program recording medium | |
| JPS626329A (en) | data transfer circuit |