JPH0213927A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH0213927A JPH0213927A JP63162521A JP16252188A JPH0213927A JP H0213927 A JPH0213927 A JP H0213927A JP 63162521 A JP63162521 A JP 63162521A JP 16252188 A JP16252188 A JP 16252188A JP H0213927 A JPH0213927 A JP H0213927A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- electrode
- display panel
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示パネルに係り、特に画素電極−つ一
つについてその一隅に生ずる液晶分子配向の反転による
表示不良を目立たなくし表示品位の向上を図るのに好適
なアクティブマトリクス方式の液晶表示パネルに関する
。
つについてその一隅に生ずる液晶分子配向の反転による
表示不良を目立たなくし表示品位の向上を図るのに好適
なアクティブマトリクス方式の液晶表示パネルに関する
。
第5図は液晶分子の配向反転現象を示す説明図である。
液晶表示パネルは、第5図例に示すように、上下に対向
させた基板51 、52の対向面に、下側の基板51に
は矩形の画素電極53、配向膜54を、また上側の基板
52には共通電極55、配向膜56を積層形成し、この
配向膜54. 、56間に液晶57(例えばツイストネ
マチック型液晶)を介在させた構成となっている。この
ような液晶表示パネルにおいては、′1圧を印加した画
素電極53と共通電極55との間に位置し、且つ画素電
極53の一隅に対応して位置する液晶分子57の配向方
向が第5図(イ)に示すように反転する現象が発生し、
第5図(つ)に示すように画素電極53の一隅に表示状
態の不良部53 aが発生するこの表示不良は配向膜5
4 、56における配向処理方向と一定の関係にあり、
これは第7図に示すとおりである。第7図(ト)〜に)
は液晶分子が左遷性を示す場合の配向処理方向と不良表
示部発生位置との関係を示す説明図であり、上側に下側
の配向膜54に対する配向処理方向を、破線で、また上
側の配向膜56に対する配向処理方向を実線で示し、ま
た下側には画素電極53上に生じる不良表示部53 a
を示しである。
させた基板51 、52の対向面に、下側の基板51に
は矩形の画素電極53、配向膜54を、また上側の基板
52には共通電極55、配向膜56を積層形成し、この
配向膜54. 、56間に液晶57(例えばツイストネ
マチック型液晶)を介在させた構成となっている。この
ような液晶表示パネルにおいては、′1圧を印加した画
素電極53と共通電極55との間に位置し、且つ画素電
極53の一隅に対応して位置する液晶分子57の配向方
向が第5図(イ)に示すように反転する現象が発生し、
第5図(つ)に示すように画素電極53の一隅に表示状
態の不良部53 aが発生するこの表示不良は配向膜5
4 、56における配向処理方向と一定の関係にあり、
これは第7図に示すとおりである。第7図(ト)〜に)
は液晶分子が左遷性を示す場合の配向処理方向と不良表
示部発生位置との関係を示す説明図であり、上側に下側
の配向膜54に対する配向処理方向を、破線で、また上
側の配向膜56に対する配向処理方向を実線で示し、ま
た下側には画素電極53上に生じる不良表示部53 a
を示しである。
このような表示不良を防止する方法として特開昭59−
202433号公報に記載のように表示不良部分が形成
される部分の表示電極を切欠するようになっていた。
202433号公報に記載のように表示不良部分が形成
される部分の表示電極を切欠するようになっていた。
また、これを改良した例として特開昭62−11692
1′号公報lこ記載のように表示不良部が不透明な薄膜
トランジスタ上にオーバーラツプして形成されるように
なっていた。すなわち薄膜トランジスタをスイッチング
素子として用いたアクティブマトリクス方式の液晶表示
パネルにおいて、従来の液晶表示パネルの平面図である
第6図に示すように、画素電極53上に生じる液晶分子
配向の反転による表示不良53 aが前記薄膜トランジ
スタのソース電極64上番こ起こるよう画素電極53J
こ対する薄膜トランジスタ位置と液晶に対する配向処理
方向とを相対的に設定するようになっていた。例えば第
6図の場合は薄膜トランジスタが画素電極53の左上の
部分で接続しているので画素電極53の左上隅に表示不
良53 aが起こるようにするため第7図(イ)に示す
ように下側の配向処理方向を右下がり、上側の配向処理
方向を右上がりに設定するようになっていた。
1′号公報lこ記載のように表示不良部が不透明な薄膜
トランジスタ上にオーバーラツプして形成されるように
なっていた。すなわち薄膜トランジスタをスイッチング
素子として用いたアクティブマトリクス方式の液晶表示
パネルにおいて、従来の液晶表示パネルの平面図である
第6図に示すように、画素電極53上に生じる液晶分子
配向の反転による表示不良53 aが前記薄膜トランジ
スタのソース電極64上番こ起こるよう画素電極53J
こ対する薄膜トランジスタ位置と液晶に対する配向処理
方向とを相対的に設定するようになっていた。例えば第
6図の場合は薄膜トランジスタが画素電極53の左上の
部分で接続しているので画素電極53の左上隅に表示不
良53 aが起こるようにするため第7図(イ)に示す
ように下側の配向処理方向を右下がり、上側の配向処理
方向を右上がりに設定するようになっていた。
上記の表示不良を切欠する方法では、液晶表示パネルと
しての開口率が低下することとなり、画像のコントラス
トの低下をきたすという問題があった。
しての開口率が低下することとなり、画像のコントラス
トの低下をきたすという問題があった。
また、上記の表示不良を薄膜トランジスタ上に起こるよ
うにする方法では液晶に対する配向処理方向と画素電極
に対する薄膜トランジスタの位置を相対的に設定する手
間がかかる。さらに、この方法は、アクティブ素子とし
て薄膜トランジスタを用いた場合に限定して考えている
という問題があった。
うにする方法では液晶に対する配向処理方向と画素電極
に対する薄膜トランジスタの位置を相対的に設定する手
間がかかる。さらに、この方法は、アクティブ素子とし
て薄膜トランジスタを用いた場合に限定して考えている
という問題があった。
本発明の目的は、上記のような問題点を解決し開口率の
低下をきたすことなく、また、製造工程の負担を軽減し
ながら表示不良部分を目立たなくし、液晶表示パネルの
品位を向上させることにある。さらに本発明の目的は、
アクティブ素子として薄膜トランジスタを用いる場合の
みでなく2端子素子を用いた場合も考慮し広範囲に利用
できるようにすることにある。
低下をきたすことなく、また、製造工程の負担を軽減し
ながら表示不良部分を目立たなくし、液晶表示パネルの
品位を向上させることにある。さらに本発明の目的は、
アクティブ素子として薄膜トランジスタを用いる場合の
みでなく2端子素子を用いた場合も考慮し広範囲に利用
できるようにすることにある。
上記目的は、画素電極の四隅のうち、画素電極に対する
信号のスイッチング素子として構成されている不透明な
薄膜トランジスタまたは2端子素子と電気的に接続する
隅以外の隅を変形して面積を拡大し、液晶分子配向の反
転による表示不良が前記スイッチング素子上もしくは前
記画素電極拡大部上に起こるようにして、画素電極本来
の面積を小さくすることなく表示不良を目立たなくする
ことにより達成される。
信号のスイッチング素子として構成されている不透明な
薄膜トランジスタまたは2端子素子と電気的に接続する
隅以外の隅を変形して面積を拡大し、液晶分子配向の反
転による表示不良が前記スイッチング素子上もしくは前
記画素電極拡大部上に起こるようにして、画素電極本来
の面積を小さくすることなく表示不良を目立たなくする
ことにより達成される。
液晶分子配向の反転による画素電極上の表示不良は上記
した画素電極拡大部上もしくは不透明なアクティブ素子
部上に起こる。すなわち本発明の一実施例の平面図であ
る第1図に示すように、画素電極3におけるゲート電極
13、ドレイン電極12に入り込んだ部分3bもしくは
不透明なアクティブ素子部と電気的に接続した部分3c
に生じることになるので表示不良は目立たなくなり、か
つブラックマトリクスを用いた場合、その面積を広くせ
ずに済むので、開口率を低下させることもなくなる。こ
れより本発明は、液晶分子配向の反転による表示品位の
低下を防ぐ。
した画素電極拡大部上もしくは不透明なアクティブ素子
部上に起こる。すなわち本発明の一実施例の平面図であ
る第1図に示すように、画素電極3におけるゲート電極
13、ドレイン電極12に入り込んだ部分3bもしくは
不透明なアクティブ素子部と電気的に接続した部分3c
に生じることになるので表示不良は目立たなくなり、か
つブラックマトリクスを用いた場合、その面積を広くせ
ずに済むので、開口率を低下させることもなくなる。こ
れより本発明は、液晶分子配向の反転による表示品位の
低下を防ぐ。
また、本発明は表示不良が画素電極の四隅のどの部分に
起こっても表示品位の低下を防ぐ。それによって液晶の
配向処理方向を設定する必要がなくなり、製造工程の負
担、工数は軽減する。
起こっても表示品位の低下を防ぐ。それによって液晶の
配向処理方向を設定する必要がなくなり、製造工程の負
担、工数は軽減する。
さらに、本発明はアクティブ素子として薄膜トランジス
タおよび2端子素子を用いた場合に利用できるので、本
発明の応用範囲は広がり、液晶表示パネルのコストダウ
ンを可能とする。
タおよび2端子素子を用いた場合に利用できるので、本
発明の応用範囲は広がり、液晶表示パネルのコストダウ
ンを可能とする。
以下、本発明の一実施例を図面を用いて説明する。第1
図は第2図の■−■線方向から見た模式的平面図であり
、第2図は本発明の一実施例の液晶表示パネルの断面構
造図である。
図は第2図の■−■線方向から見た模式的平面図であり
、第2図は本発明の一実施例の液晶表示パネルの断面構
造図である。
第2図に示すように、下側のガラス基板1には、その上
面にITO膜等で形成された画素電極3、薄膜トランジ
スタ4、配向膜5が、また下面には偏光板6が設けられ
、一方上側のガラス基板21こは、その下面にITO膜
等で形成された共通電極7、配向膜8が形成され、また
上面には偏光板9が設けられ、上下の基板1.2の配向
膜5.8間に液晶10が介在している。
面にITO膜等で形成された画素電極3、薄膜トランジ
スタ4、配向膜5が、また下面には偏光板6が設けられ
、一方上側のガラス基板21こは、その下面にITO膜
等で形成された共通電極7、配向膜8が形成され、また
上面には偏光板9が設けられ、上下の基板1.2の配向
膜5.8間に液晶10が介在している。
薄膜トランジスタ4は、ゲート電極13から張り出した
舌片部13 a上に絶縁膜11を隔てて非晶質シリコン
層14を積層形成し、この上にドレイン電極12とソー
ス電極15とを相互に接触しない状態に積層形成するこ
とで構成されている。
舌片部13 a上に絶縁膜11を隔てて非晶質シリコン
層14を積層形成し、この上にドレイン電極12とソー
ス電極15とを相互に接触しない状態に積層形成するこ
とで構成されている。
ソース電極15上には画素電極3がその一隅をオーバー
ラツプさせた状態で形成されている。この画素電極3は
第1図に示すように、その四隅のうち薄膜トランジスタ
と電気的に接続する隅以外の三隅の面積を拡大した形に
パターニングされており、これら画素電極3の縦列間(
こけ絶縁膜11を隔ててドレイン電極12を、また横列
間には直接基板1上にゲート電極13を形成する。ドレ
イン電極12およびゲート電極13が前記画素1に極拡
犬部3bと接触しないように、ドレイン電極12、ゲー
ト電極13には第1図に示すように切り込みが形成され
ている。これらドレイン電極12とゲート電極13の交
叉点付近であって、各画素電極3よの間にはスイッチン
グ素子である前記薄膜トランジスタ4が形′成されてい
る。ゲート電極13を線順次的に走査し、一つのゲート
電極上の全ての薄膜トランジスタを一時導通状態にし、
信号回路からドレイン電極12を介して各信号蓄積キャ
パシタに信号を供給し、供給された信号は次のフレーム
の走査時まで液晶を励起し続けるようになっている。
ラツプさせた状態で形成されている。この画素電極3は
第1図に示すように、その四隅のうち薄膜トランジスタ
と電気的に接続する隅以外の三隅の面積を拡大した形に
パターニングされており、これら画素電極3の縦列間(
こけ絶縁膜11を隔ててドレイン電極12を、また横列
間には直接基板1上にゲート電極13を形成する。ドレ
イン電極12およびゲート電極13が前記画素1に極拡
犬部3bと接触しないように、ドレイン電極12、ゲー
ト電極13には第1図に示すように切り込みが形成され
ている。これらドレイン電極12とゲート電極13の交
叉点付近であって、各画素電極3よの間にはスイッチン
グ素子である前記薄膜トランジスタ4が形′成されてい
る。ゲート電極13を線順次的に走査し、一つのゲート
電極上の全ての薄膜トランジスタを一時導通状態にし、
信号回路からドレイン電極12を介して各信号蓄積キャ
パシタに信号を供給し、供給された信号は次のフレーム
の走査時まで液晶を励起し続けるようになっている。
配向膜5.8はいずれも有機高分子膜を約1000λ程
度の厚さに形成して構成されており、硬化過程で布にて
ラビング等を施すことによって互いに直交する方向に配
向処理を行っである。上下基板■、2間にスペーサ材を
介在させ、上下基板1.2を接着し、内部に液晶10を
注入して液晶層を形成しエポキシ樹脂で封孔することで
本発明の液晶表示パネルは製造できる。
度の厚さに形成して構成されており、硬化過程で布にて
ラビング等を施すことによって互いに直交する方向に配
向処理を行っである。上下基板■、2間にスペーサ材を
介在させ、上下基板1.2を接着し、内部に液晶10を
注入して液晶層を形成しエポキシ樹脂で封孔することで
本発明の液晶表示パネルは製造できる。
本実施例によれば、液晶分子の配向反転による表示不良
が画素電極拡大部3b上または画素電極3と薄膜トラン
ジスタ4が電気的に接続する部分3c上に起こり、液晶
分子の配向反転による画素電極の面積低下すなわち開口
率の低下を防止することができる。また、表示不良がド
レイン電極12もしくはゲート電極13に入り込んだ部
分3b上、または不透明な薄膜トランジスタ4上に起こ
るため、表示不良が目立たなくなり、液晶表示パネルの
表示品位を向上することができる。さらに本実施例によ
れば、画素電極の四隅のどの部分に表示不良が形成され
ても液晶表示パネルの表示品位は向上できるので、液晶
の配向処理方向を設定する必要がなく、製造工程の負担
および工数が軽減される。
が画素電極拡大部3b上または画素電極3と薄膜トラン
ジスタ4が電気的に接続する部分3c上に起こり、液晶
分子の配向反転による画素電極の面積低下すなわち開口
率の低下を防止することができる。また、表示不良がド
レイン電極12もしくはゲート電極13に入り込んだ部
分3b上、または不透明な薄膜トランジスタ4上に起こ
るため、表示不良が目立たなくなり、液晶表示パネルの
表示品位を向上することができる。さらに本実施例によ
れば、画素電極の四隅のどの部分に表示不良が形成され
ても液晶表示パネルの表示品位は向上できるので、液晶
の配向処理方向を設定する必要がなく、製造工程の負担
および工数が軽減される。
本発明の他の実残例として2端子素子をアクティブ素子
として用いる方法がある。第3図は、第4図の■−■線
方向から見た模式的平面図であり、第4図は、本発明の
一実施例で2端子素コ−としてMIMダイオードを用い
た液晶表示パネルの模式的断面図である。
として用いる方法がある。第3図は、第4図の■−■線
方向から見た模式的平面図であり、第4図は、本発明の
一実施例で2端子素コ−としてMIMダイオードを用い
た液晶表示パネルの模式的断面図である。
第4図に示すように、下側のガラス基板1にはその上面
にITO膜等で形成された画素電極3、MIMダイオー
ド、配向膜5が、また下面には偏光板6が設けられ、一
方上側のガラス基板2には共通電極7、配向膜8、偏光
板9が設けられ、上下の基板1.2の配向膜5.8間に
液晶10が介在している。
にITO膜等で形成された画素電極3、MIMダイオー
ド、配向膜5が、また下面には偏光板6が設けられ、一
方上側のガラス基板2には共通電極7、配向膜8、偏光
板9が設けられ、上下の基板1.2の配向膜5.8間に
液晶10が介在している。
MIMダイオードは、画素′電極3の舌片部上にシリコ
ン窒化膜16、クロム電極17を積層形成することで構
成されている。画素電極3は第3図に示すように、その
四隅のうち舌片部すなわちMIMダイオードと電気的に
接続する部分3d以外の三隅の面積を拡大した形にパタ
ーニングされておりこれら画素′1極3の横列間にはシ
リコン窒化膜16、クロム電極17が積層形成されてい
る。ンリコンツ化膜16が前記画素電極拡大部3bと接
触しないように、シリコン窒化膜16には第1図に示す
ように切り込みが施されている。配向膜は互いに直交す
る方向に配向処理を行い、上下基板1.2間にスペーサ
材を介在させ上下基板1.2を接着し、内部に液晶10
を注入してエポキシ樹脂で封孔することで本発明の液晶
表示パネルは製造できる。
ン窒化膜16、クロム電極17を積層形成することで構
成されている。画素電極3は第3図に示すように、その
四隅のうち舌片部すなわちMIMダイオードと電気的に
接続する部分3d以外の三隅の面積を拡大した形にパタ
ーニングされておりこれら画素′1極3の横列間にはシ
リコン窒化膜16、クロム電極17が積層形成されてい
る。ンリコンツ化膜16が前記画素電極拡大部3bと接
触しないように、シリコン窒化膜16には第1図に示す
ように切り込みが施されている。配向膜は互いに直交す
る方向に配向処理を行い、上下基板1.2間にスペーサ
材を介在させ上下基板1.2を接着し、内部に液晶10
を注入してエポキシ樹脂で封孔することで本発明の液晶
表示パネルは製造できる。
本実施例によれば、液晶分子の配向反転による開口率低
下、または表示品位の低下を防止することができ、さら
に製造工程の負担、工数を軽減することが可能となる。
下、または表示品位の低下を防止することができ、さら
に製造工程の負担、工数を軽減することが可能となる。
さらに、MIMダイオ〜ドを形成する方が薄膜トランジ
スタを形成するよりもコストが低いため、低価格で表示
品位の良い液晶表示パネルを製造することができる。
スタを形成するよりもコストが低いため、低価格で表示
品位の良い液晶表示パネルを製造することができる。
また、第3の実施例として、上記第1の実施例−第2の
実施例において、上側の基板1にブラ・ンクマトリクス
を設ける方法がある。本実施例によれば、従来と比較し
て画素電極3内のブラックマトリクスで隠すべき部分が
小さくできるため、開口率を下げずに済むという利点が
ある。
実施例において、上側の基板1にブラ・ンクマトリクス
を設ける方法がある。本実施例によれば、従来と比較し
て画素電極3内のブラックマトリクスで隠すべき部分が
小さくできるため、開口率を下げずに済むという利点が
ある。
本発明によれば、液晶分子配向の反転による表示不良が
、不透明なアクティブ素子上もしくは画素電極の隅のう
ちアクティブ素子部と電気的に接続する隅を除いた隅、
を変形し面積を拡大した部分上に生じるので、画素電極
に占める正常表示部の面積が低減されない、すなわち開
口率の低減がないという効果がある。
、不透明なアクティブ素子上もしくは画素電極の隅のう
ちアクティブ素子部と電気的に接続する隅を除いた隅、
を変形し面積を拡大した部分上に生じるので、画素電極
に占める正常表示部の面積が低減されない、すなわち開
口率の低減がないという効果がある。
さらに、液晶分子配向の反転による表示不良は画素電極
がゲート電極、ドレイン電極に入り込んだ部分上か、ま
たは不透明なアクティブ素子上に生じるため、目立たな
くなり、液晶分子配向の反転によるコントラスト、色調
、視覚特性等の表示品位低下を防ぐことが可能となると
いう効果がある。
がゲート電極、ドレイン電極に入り込んだ部分上か、ま
たは不透明なアクティブ素子上に生じるため、目立たな
くなり、液晶分子配向の反転によるコントラスト、色調
、視覚特性等の表示品位低下を防ぐことが可能となると
いう効果がある。
さらに、本発明によれば、画素電極の四隅のどの部分に
表示不良が形成されても液晶表示パネルの表示品位の低
下を防止することができるので、液晶の配向処理方向を
設定する必要がなくなり、製造工程の負担および工数の
軽減を図ることができるという効果がある。
表示不良が形成されても液晶表示パネルの表示品位の低
下を防止することができるので、液晶の配向処理方向を
設定する必要がなくなり、製造工程の負担および工数の
軽減を図ることができるという効果がある。
さらに、本発明は薄膜トランジスタ、2端子素子など、
アクティブ素子全般について応用することができるので
、不発明の利用範囲は広く、液晶表示パネルのコストダ
ウンにもつながるという効果がある。
アクティブ素子全般について応用することができるので
、不発明の利用範囲は広く、液晶表示パネルのコストダ
ウンにもつながるという効果がある。
第1図は本発明の一実施例の平面図であって、第2図の
■−■線方向から見た模式的平面図、第2図は本発明の
一実施例で薄膜トランジスタをアクティブ素子として用
いた液晶表示パネルの断面構造図、第3図は本発明の他
の実施例の平面図であって、第4図の■−■線方向から
見た模式的平面図、第4図は本発明の一実施例で2端子
素子をアクティブ素子として用いた液晶表示パネルの断
面構造図、第5図(7)〜(つ)は液晶分子の配向反転
現象を示す説明図、第6図は従来の液晶表示パネルの平
面図、第7図(イ)〜に)は配向処理方向と液晶分子配
向反転による表示不良位置との関係を示す説明図である
。 符号の説明 1・・下基板 2・上基板 3・・画素電極 4・・・薄膜トランジスタ5
・・配向膜 6・・・偏光板7・・・共通電
極 8・・・配向膜9・・偏光板
IO・・液晶11・・・絶縁膜 12・・・
ドレイン電極13・・・ゲート電極 14・・・
被品質シリコン層15・・・ソース電極 3b・
・・画素電極拡大部3c・・・画素電極と薄膜トランジ
スタの電気的接続部 13 a・・・ゲート電極から張り出した舌片部16
・シリコン窒化膜 17・・・クロム電極3d・・・
画素電極とl1vl I Mり゛イオードの電気的接続
部 51・・・下基板 52・・・上基板53・
・画素電極 54・・配向膜55・・共通電極
56・・配向膜57・・・液晶
53 a・・・表示不良部61・・・ドレイン電極
62・・・ゲ・−ト=極63 被品質シリコン膜
64・・ソース電極I 1 図 ス 2 図 5 3 ”Ji 茎 42 ′jL 5 回
■−■線方向から見た模式的平面図、第2図は本発明の
一実施例で薄膜トランジスタをアクティブ素子として用
いた液晶表示パネルの断面構造図、第3図は本発明の他
の実施例の平面図であって、第4図の■−■線方向から
見た模式的平面図、第4図は本発明の一実施例で2端子
素子をアクティブ素子として用いた液晶表示パネルの断
面構造図、第5図(7)〜(つ)は液晶分子の配向反転
現象を示す説明図、第6図は従来の液晶表示パネルの平
面図、第7図(イ)〜に)は配向処理方向と液晶分子配
向反転による表示不良位置との関係を示す説明図である
。 符号の説明 1・・下基板 2・上基板 3・・画素電極 4・・・薄膜トランジスタ5
・・配向膜 6・・・偏光板7・・・共通電
極 8・・・配向膜9・・偏光板
IO・・液晶11・・・絶縁膜 12・・・
ドレイン電極13・・・ゲート電極 14・・・
被品質シリコン層15・・・ソース電極 3b・
・・画素電極拡大部3c・・・画素電極と薄膜トランジ
スタの電気的接続部 13 a・・・ゲート電極から張り出した舌片部16
・シリコン窒化膜 17・・・クロム電極3d・・・
画素電極とl1vl I Mり゛イオードの電気的接続
部 51・・・下基板 52・・・上基板53・
・画素電極 54・・配向膜55・・共通電極
56・・配向膜57・・・液晶
53 a・・・表示不良部61・・・ドレイン電極
62・・・ゲ・−ト=極63 被品質シリコン膜
64・・ソース電極I 1 図 ス 2 図 5 3 ”Ji 茎 42 ′jL 5 回
Claims (1)
- 1、上下基板間に液晶を封入してなるアクティブマトリ
クス方式の液晶表示パネルにおいて、個々の画素電極に
ついてその四隅のうちう薄膜トランジスタ又は2端子素
子で構成されるアクティブ素子部と電気的に接続する隅
以外の隅を変形しその面積を拡大して画素電極拡大部と
し、画素電極上に生じる液晶分子配向の反転による表示
不良が前記アクティブ素子部上もしくは前記画素電極拡
大部上に起こるようにしたことを特徴とする液晶表示パ
ネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162521A JPH0213927A (ja) | 1988-07-01 | 1988-07-01 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162521A JPH0213927A (ja) | 1988-07-01 | 1988-07-01 | 液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0213927A true JPH0213927A (ja) | 1990-01-18 |
Family
ID=15756203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162521A Pending JPH0213927A (ja) | 1988-07-01 | 1988-07-01 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0213927A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510916A (en) * | 1992-01-30 | 1996-04-23 | Nec Corporation | Active matrix liquid crystal device with opposite substrate having black matrix with larger aperture than active substrate |
| US6597424B2 (en) | 1998-09-03 | 2003-07-22 | Matsushita Electric Industrial Co., Ltd. | OCB liquid crystal display device having pixel protrusions |
| US7245343B2 (en) | 2000-12-15 | 2007-07-17 | Nec Lcd Technologies, Ltd. | Liquid crystal display device |
| JP2007334372A (ja) * | 1998-09-03 | 2007-12-27 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| WO2010001647A1 (ja) * | 2008-06-30 | 2010-01-07 | シャープ株式会社 | 液晶表示装置 |
-
1988
- 1988-07-01 JP JP63162521A patent/JPH0213927A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510916A (en) * | 1992-01-30 | 1996-04-23 | Nec Corporation | Active matrix liquid crystal device with opposite substrate having black matrix with larger aperture than active substrate |
| US6597424B2 (en) | 1998-09-03 | 2003-07-22 | Matsushita Electric Industrial Co., Ltd. | OCB liquid crystal display device having pixel protrusions |
| US6671009B1 (en) | 1998-09-03 | 2003-12-30 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with method for OCB splay-bend transition |
| US6950172B2 (en) | 1998-09-03 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with method for OCB splay-bend transition |
| US7142259B2 (en) | 1998-09-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display with method for OCB splay-bend transition |
| JP2007334372A (ja) * | 1998-09-03 | 2007-12-27 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| US7245343B2 (en) | 2000-12-15 | 2007-07-17 | Nec Lcd Technologies, Ltd. | Liquid crystal display device |
| WO2010001647A1 (ja) * | 2008-06-30 | 2010-01-07 | シャープ株式会社 | 液晶表示装置 |
| US8330913B2 (en) | 2008-06-30 | 2012-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3465013B2 (ja) | 液晶表示素子 | |
| US6678030B2 (en) | Liquid crystal display device | |
| JPH0728091A (ja) | 液晶表示装置 | |
| JPH0474714B2 (ja) | ||
| JPH0213927A (ja) | 液晶表示パネル | |
| JPH11149087A (ja) | 液晶表示装置 | |
| JPH03239229A (ja) | アクティブマトリクス液晶表示装置 | |
| JP2858499B2 (ja) | 液晶素子の駆動方法 | |
| JPH02223922A (ja) | 液晶ギヤツプ用スペーサの形成方法 | |
| JP3265687B2 (ja) | 液晶表示装置 | |
| JPH0451121A (ja) | アクティブマトリクス液晶表示装置 | |
| JP2859051B2 (ja) | 液晶表示装置 | |
| JPS62116921A (ja) | 液晶表示装置 | |
| CN210465911U (zh) | 液晶显示装置 | |
| JPH02135320A (ja) | 液晶表示パネル | |
| JP2002328373A (ja) | 液晶セルおよび液晶セル集合体 | |
| JP2644751B2 (ja) | 液晶表示装置 | |
| JPH10142613A (ja) | 液晶セル | |
| JP2003195350A (ja) | アクティブマトリクス型表示装置 | |
| KR100476038B1 (ko) | 액정표시소자및그제조방법 | |
| JP2675199B2 (ja) | 表示装置 | |
| JPH04188110A (ja) | 液晶表示装置 | |
| JPH0862592A (ja) | 液晶表示素子 | |
| JPH0996827A (ja) | 液晶表示素子およびその製造方法 |