JPH02139649A - Ｓｒａｍメモリカード用バックアップ回路 - Google Patents
Ｓｒａｍメモリカード用バックアップ回路Info
- Publication number
- JPH02139649A JPH02139649A JP63293330A JP29333088A JPH02139649A JP H02139649 A JPH02139649 A JP H02139649A JP 63293330 A JP63293330 A JP 63293330A JP 29333088 A JP29333088 A JP 29333088A JP H02139649 A JPH02139649 A JP H02139649A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- resistor
- transistor
- voltage
- sram memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ＳＲＡＭメモリカード用バックアップ回路に
係り、特に電源電圧が所定値より低下した場合、速やか
に電源をバッテリに切換うるように改良したＳＲＡＭメ
モリカード用バックアップ回路に関する。
係り、特に電源電圧が所定値より低下した場合、速やか
に電源をバッテリに切換うるように改良したＳＲＡＭメ
モリカード用バックアップ回路に関する。
（従来の技術）
周知の様に、ＩＣ素子をメモリ素子として内蔵するメモ
リカードは、種々の分野で広く利用されている。ところ
で、この種メモリカード、例えばＳＲＡＭメモリカード
において、所要の機能を常時、保持発揮させるためには
メモリ素子に、所定の電圧、電流を加えうるようにして
おく必要がある。第３図はこのような考慮に基づいたＳ
ＲＡＭメモリカード用のバックアップ回路図である。
リカードは、種々の分野で広く利用されている。ところ
で、この種メモリカード、例えばＳＲＡＭメモリカード
において、所要の機能を常時、保持発揮させるためには
メモリ素子に、所定の電圧、電流を加えうるようにして
おく必要がある。第３図はこのような考慮に基づいたＳ
ＲＡＭメモリカード用のバックアップ回路図である。
図において１はＳＲＡＭメモリカード本体２と電源３と
の接続路に配設された第一のトランジスタ、４は前記第
一のトランジスタ１と電源３との間の接続路に一端が接
続するツェナダイオードである。
の接続路に配設された第一のトランジスタ、４は前記第
一のトランジスタ１と電源３との間の接続路に一端が接
続するツェナダイオードである。
しかして前記ツェナダイオード４は第一の抵抗体５を介
して第二のトランジスタ６のベース側に接続され、また
前記第二のトランジスタ６のコレクタ側は前記第一のト
ランジスタ１のベース側に接続している。更に、前記Ｓ
ＲＡＭメモリカード本体２と第一のトランジスタ１との
間の接続路にダイオード７を介してバッテリ８が接続さ
れている。
して第二のトランジスタ６のベース側に接続され、また
前記第二のトランジスタ６のコレクタ側は前記第一のト
ランジスタ１のベース側に接続している。更に、前記Ｓ
ＲＡＭメモリカード本体２と第一のトランジスタ１との
間の接続路にダイオード７を介してバッテリ８が接続さ
れている。
なお、第３図において９ａ、 ９ｂはいずれも抵抗体で
ある。しかして、上記回路においては、電源３の電圧が
所定値以上にあると、ツェナダイオード４及び第一の抵
抗体５を介して、所定の電圧乃至電流がベース側に加え
られる第二のトランジスタ６の動作によって、第一のト
ランジスタ１を介し、前記電源３からＳＲＡＭメモリカ
ード本体２に所要の電圧電流が印加され、ＳＲＡＭメモ
リカード本体２は所要の駆動をなす。一方、電源３の電
圧が所定値以下になると、ツェナダイオード４の電流は
遮断されるため、第二のトランジスタ６も動作しなくな
り、第一のトランジスタ１は電源３からＳＲＡＭメモリ
カード本体２に所要の電圧電流を印加する機能を失う。
ある。しかして、上記回路においては、電源３の電圧が
所定値以上にあると、ツェナダイオード４及び第一の抵
抗体５を介して、所定の電圧乃至電流がベース側に加え
られる第二のトランジスタ６の動作によって、第一のト
ランジスタ１を介し、前記電源３からＳＲＡＭメモリカ
ード本体２に所要の電圧電流が印加され、ＳＲＡＭメモ
リカード本体２は所要の駆動をなす。一方、電源３の電
圧が所定値以下になると、ツェナダイオード４の電流は
遮断されるため、第二のトランジスタ６も動作しなくな
り、第一のトランジスタ１は電源３からＳＲＡＭメモリ
カード本体２に所要の電圧電流を印加する機能を失う。
こうして、ＳＲＡＭメモリカード本体２に所要の電圧電
流が印加されなくなると、つまりＳＲＡＭメモリカード
本体２に対する印加電圧が低下乃至無になると、バッテ
リ８からダオード７を介して所要の駆動電圧がＳＲＡＭ
メモリカード本体２に印加され、所定の動作を続行しつ
るようになっている。
流が印加されなくなると、つまりＳＲＡＭメモリカード
本体２に対する印加電圧が低下乃至無になると、バッテ
リ８からダオード７を介して所要の駆動電圧がＳＲＡＭ
メモリカード本体２に印加され、所定の動作を続行しつ
るようになっている。
（発明が解決しようとする課題）
しかし、上記ＳＲＡＭメモリカード用バックアップ回路
においては、実用上次のような不都合が認められる。即
ち上記回路について、Ｓ ＲＡＭメモリカード本体２に
印加される電圧乃至電流（ｍＡ）と電源３の電圧Ｖ Ｄ
Ｄ （Ｖ ）との関係を調べたところ第４図に示すごと
く、前記ＳＲＡＭメモリカード本体２の動作下限電圧Ｖ
以下でも、ｉｎ ある電圧範囲内では依然と電流が流れており、直ちにバ
ッテリ８から電圧電流印加がなされない。
においては、実用上次のような不都合が認められる。即
ち上記回路について、Ｓ ＲＡＭメモリカード本体２に
印加される電圧乃至電流（ｍＡ）と電源３の電圧Ｖ Ｄ
Ｄ （Ｖ ）との関係を調べたところ第４図に示すごと
く、前記ＳＲＡＭメモリカード本体２の動作下限電圧Ｖ
以下でも、ｉｎ ある電圧範囲内では依然と電流が流れており、直ちにバ
ッテリ８から電圧電流印加がなされない。
つまり電源３からバッテリ８への電源切換がスムースに
行われがたい。このため、ロス電流が大きく、またバッ
テリ８１ごおいては消費電流も大きくなり、バッテリ寿
命が極端に短くなる。
行われがたい。このため、ロス電流が大きく、またバッ
テリ８１ごおいては消費電流も大きくなり、バッテリ寿
命が極端に短くなる。
［発明の構成］
（課題を解決するための手段）
本発明は、上記事情に対処してなされたもので、前記Ｓ
ＲＡＭメモリ用バックアップ回路において、所定の特性
を有するツェナダイオード４と第一の抵抗体５との間に
、所定の抵抗値を有する第二の抵抗体を直列に挿入し、
もって第二のトランジスタ６の出力、即ち第二のトラン
ジスタ６のベース−エミッタ間の電圧Ｖ 乃至ベース
ーコＢ２ レクタ間の電圧■ を電圧降下させ、第一のトＥ２ ランジスタ１の動作を制御し、電源３とバッテリ８との
電源切換を速やかに行い得るようにしたものである。
ＲＡＭメモリ用バックアップ回路において、所定の特性
を有するツェナダイオード４と第一の抵抗体５との間に
、所定の抵抗値を有する第二の抵抗体を直列に挿入し、
もって第二のトランジスタ６の出力、即ち第二のトラン
ジスタ６のベース−エミッタ間の電圧Ｖ 乃至ベース
ーコＢ２ レクタ間の電圧■ を電圧降下させ、第一のトＥ２ ランジスタ１の動作を制御し、電源３とバッテリ８との
電源切換を速やかに行い得るようにしたものである。
（作 用）
上記、本発明の回路構成によれば、Ｓ ＲＡＭメモリカ
ード本体２の動作時に電源３の電圧が低下した場合、メ
モリ動作下限電圧Ｖ に達したｉｎ 時点（動作範囲内）で、第一のトランジスタ１がオフと
なる。つまり電源３からメモリカード本体２への電流供
給に関与する第一のトランジスタ１のベースには、常時
比較的小さい電圧電流が印加されているため、電源３の
電圧低下の影響を敏感に受け、前記第一のトランジスタ
１は容易かつ速やかにオフの状態になる。こうしてメモ
リカード本体２に印加された電圧電流が所定値より低減
乃至低下すると、電源はバッテリ８へと容易かつ、速や
かに切換えられる。
ード本体２の動作時に電源３の電圧が低下した場合、メ
モリ動作下限電圧Ｖ に達したｉｎ 時点（動作範囲内）で、第一のトランジスタ１がオフと
なる。つまり電源３からメモリカード本体２への電流供
給に関与する第一のトランジスタ１のベースには、常時
比較的小さい電圧電流が印加されているため、電源３の
電圧低下の影響を敏感に受け、前記第一のトランジスタ
１は容易かつ速やかにオフの状態になる。こうしてメモ
リカード本体２に印加された電圧電流が所定値より低減
乃至低下すると、電源はバッテリ８へと容易かつ、速や
かに切換えられる。
しかして、本発明は上記ツェナダイオードとして、電流
５ｍＡのときツェナ電圧３．１〜３．５Ｖのものを選択
配設する一方、第二の抵抗体として抵抗値１２０〜２０
０Ωのものを前記ツェナダイオードと第一の抵抗体との
間に直列に挿入接続した場合、上記のような作用効果が
容易にまた、確実に得られるという知見に基づいたもの
である。
５ｍＡのときツェナ電圧３．１〜３．５Ｖのものを選択
配設する一方、第二の抵抗体として抵抗値１２０〜２０
０Ωのものを前記ツェナダイオードと第一の抵抗体との
間に直列に挿入接続した場合、上記のような作用効果が
容易にまた、確実に得られるという知見に基づいたもの
である。
（実施例）
以下本発明の詳細な説明する。第１図は本発明に係るＳ
ＲＡＭメモリカード用バックアップ回路例を示す回路図
である。第１図において、１はＳＲＡＭメモリカード本
体２と電源３との接続路に配設され、電源３からＳＲＡ
Ｍメモリカード本体２に所要の電圧電流印加に関与する
第一のトランジスタである。また、４は前記第一のトラ
ンジスタ１と電源３との間の接続路に一端が接続するツ
ェナダイオード、６は前記ツェナダイオード４の他端に
直列に接続する第二の抵抗体１０及び第一の抵抗体５を
介してベース側が接続され、またコレクタ側が前記第一
のトランジスタ１のベース側に接続した第二のトランジ
スタである。更に８は前記ＳＲＡＭメモリカード本体２
と第一のトランジスタ１との間の接続路にダイオード７
を介して接続されたバッテリであり、９ａ、 ９ｂは抵
抗体である。つまり、本発明に係るＳＲＡＭメモリカー
ド用バックアップ回路は基本的には従来のＳＲＡＭメモ
リカード用バックアップ回路と同様であるが、特に電流
５ｍＡのときツェナ電圧３．１〜３．５Ｖのツェナダイ
オード４と第一の抵抗体５との間に抵抗値１２０〜２０
０Ωの第二の抵抗体ｌＯを配設して成ることを特徴とし
たＳＲＡＭメモリカード用バックアップ回路である。
ＲＡＭメモリカード用バックアップ回路例を示す回路図
である。第１図において、１はＳＲＡＭメモリカード本
体２と電源３との接続路に配設され、電源３からＳＲＡ
Ｍメモリカード本体２に所要の電圧電流印加に関与する
第一のトランジスタである。また、４は前記第一のトラ
ンジスタ１と電源３との間の接続路に一端が接続するツ
ェナダイオード、６は前記ツェナダイオード４の他端に
直列に接続する第二の抵抗体１０及び第一の抵抗体５を
介してベース側が接続され、またコレクタ側が前記第一
のトランジスタ１のベース側に接続した第二のトランジ
スタである。更に８は前記ＳＲＡＭメモリカード本体２
と第一のトランジスタ１との間の接続路にダイオード７
を介して接続されたバッテリであり、９ａ、 ９ｂは抵
抗体である。つまり、本発明に係るＳＲＡＭメモリカー
ド用バックアップ回路は基本的には従来のＳＲＡＭメモ
リカード用バックアップ回路と同様であるが、特に電流
５ｍＡのときツェナ電圧３．１〜３．５Ｖのツェナダイ
オード４と第一の抵抗体５との間に抵抗値１２０〜２０
０Ωの第二の抵抗体ｌＯを配設して成ることを特徴とし
たＳＲＡＭメモリカード用バックアップ回路である。
次に上記構成のＳＲＡＭメモリカード用バックアップ回
路の動作に就いて説明する。電源３の電圧が所定値以上
にあると、ツェナダイオード４、第二の抵抗体１０及び
第一の抵抗体５を介して、所定の電圧乃至電流が第二の
トランジスタ６のベース側に加えられる。この際第二の
抵抗体ＩＯをさらに直列に挿入しであるため、第二のト
ランジスタ６のベース側に加えられる電圧電流は低減さ
れている。つまり第二のトランジスタ６の入出力は比較
的小さいため、敏感に応答、動作するようになり、第一
のトランジスタ１を敏感に制御する。かくして電源３の
電圧が、ＳＲＡＭメモリカード本体２の動作電圧にある
範囲内（動作下限値ｖ１１□以上）では、第一のトラン
ジスタ１はオン状態を呈し、前記電源３からＳＲＡＭメ
モリカード本体２に所要の電圧電流を供給し、ＳＲＡＭ
メモリカード本体２は所要の駆動乃至動作をなす。一方
、電源３の電圧が所定値以下になると、ツェナダイオー
ド４の電流は低減乃至遮断されるため、第二のトランジ
スタ６も動作しなくなる。この際、第二のトランジスタ
５のベース側に供給されている電圧電流は比較的小さい
ため、前記電源電圧の低下は、容易に第二のトランジス
タ６及び第一のトランジスタ１に影響し、電源３とＳＲ
ＡＭメモリカード本体２との間の電気的な接続を容易か
つ、速やかに遮断する。上記ＳＲＡＭメモリカード本体
２に電源３から所要の電圧電流が印加されなくなると、
バッテリ８からダオード７を介して所要の駆動電圧がＳ
ＲＡＭメモリカード本体２に速やかに印加され、所定の
動作を続行する。
路の動作に就いて説明する。電源３の電圧が所定値以上
にあると、ツェナダイオード４、第二の抵抗体１０及び
第一の抵抗体５を介して、所定の電圧乃至電流が第二の
トランジスタ６のベース側に加えられる。この際第二の
抵抗体ＩＯをさらに直列に挿入しであるため、第二のト
ランジスタ６のベース側に加えられる電圧電流は低減さ
れている。つまり第二のトランジスタ６の入出力は比較
的小さいため、敏感に応答、動作するようになり、第一
のトランジスタ１を敏感に制御する。かくして電源３の
電圧が、ＳＲＡＭメモリカード本体２の動作電圧にある
範囲内（動作下限値ｖ１１□以上）では、第一のトラン
ジスタ１はオン状態を呈し、前記電源３からＳＲＡＭメ
モリカード本体２に所要の電圧電流を供給し、ＳＲＡＭ
メモリカード本体２は所要の駆動乃至動作をなす。一方
、電源３の電圧が所定値以下になると、ツェナダイオー
ド４の電流は低減乃至遮断されるため、第二のトランジ
スタ６も動作しなくなる。この際、第二のトランジスタ
５のベース側に供給されている電圧電流は比較的小さい
ため、前記電源電圧の低下は、容易に第二のトランジス
タ６及び第一のトランジスタ１に影響し、電源３とＳＲ
ＡＭメモリカード本体２との間の電気的な接続を容易か
つ、速やかに遮断する。上記ＳＲＡＭメモリカード本体
２に電源３から所要の電圧電流が印加されなくなると、
バッテリ８からダオード７を介して所要の駆動電圧がＳ
ＲＡＭメモリカード本体２に速やかに印加され、所定の
動作を続行する。
第２図は上記本発明に係る回路について、ＳＲＡＭメモ
リカード本体２に印加される電圧乃至電流（ｍＡ）と電
源３の電圧Ｖ、Ｄ（Ｖ）との関係を示す特性図である。
リカード本体２に印加される電圧乃至電流（ｍＡ）と電
源３の電圧Ｖ、Ｄ（Ｖ）との関係を示す特性図である。
第２図から分るように、電源３の電圧がＳＲＡＭメモリ
カード本体２の動作下限値Ｖ 以下になると、ＳＲＡ
Ｍメモリカーｉｎ ド本体２側に流れる電流１ ｃｃ（ｓＡ）は微小で、こ
のことは、電源がバッテリ８に容易かつ、速やかに切換
えられることを如実に示している。
カード本体２の動作下限値Ｖ 以下になると、ＳＲＡ
Ｍメモリカーｉｎ ド本体２側に流れる電流１ ｃｃ（ｓＡ）は微小で、こ
のことは、電源がバッテリ８に容易かつ、速やかに切換
えられることを如実に示している。
［発明の効果］
上記実施例から分るように、本発明に係るＳＲＡＭメモ
リ用バックアップ回路によれば、ＳＲＡＭメモリカード
本体が動作している時に、何らかの原因で電源電圧が低
下し、ＳＲＡＭメモリカード本体の動作下限値Ｖ に
達すると速やｌｎ かに主電源回路は遮断しく第一のトランジスタ１がオフ
）、動作電源は速やかにバッテリに切替わり、所要のバ
ックアップが行われる。このためバッテリの消費電力も
最小限に押えることも可能で、それだけバッテリの長寿
命化を図りうる。しかも電源検出回路等の付設も要しな
いため、回路構成も複雑化せず、ローコストに押えるこ
とができ、実用面では多くの利点をもたらすものと言え
る。
リ用バックアップ回路によれば、ＳＲＡＭメモリカード
本体が動作している時に、何らかの原因で電源電圧が低
下し、ＳＲＡＭメモリカード本体の動作下限値Ｖ に
達すると速やｌｎ かに主電源回路は遮断しく第一のトランジスタ１がオフ
）、動作電源は速やかにバッテリに切替わり、所要のバ
ックアップが行われる。このためバッテリの消費電力も
最小限に押えることも可能で、それだけバッテリの長寿
命化を図りうる。しかも電源検出回路等の付設も要しな
いため、回路構成も複雑化せず、ローコストに押えるこ
とができ、実用面では多くの利点をもたらすものと言え
る。
第１図は本発明のＳＲＡＭメモリ用バックアップ回路の
構成例を示す回路図、第２図は第１図の回路における電
源電圧とＳＲＡＭメモリカード本体側への出力電流との
関係を示す特性図、第３図は従来のＳＲＡＭメモリ用バ
ックアップ回路の構成例を示す回路図、第４図は第３図
の回路における電源電圧とＳＲＡＭメモリカード本体側
への出力電流との関係を示す特性図である。 １・・・第一のトランジスタ ２・・・ＳＲＡＭメモリカード本体 ３・・・電源 ４・・・ツェナダイオード ５・・・第一の抵抗体 ６・・・第二のトランジスタ ７・・・ダイオード ８・・・バッテリ １０・・・第二の抵抗体 出願人 株式会社 東芝 同 東芝回路部品エンジニアリング株式
会社 代理人 弁理士 須 山 佐 −
構成例を示す回路図、第２図は第１図の回路における電
源電圧とＳＲＡＭメモリカード本体側への出力電流との
関係を示す特性図、第３図は従来のＳＲＡＭメモリ用バ
ックアップ回路の構成例を示す回路図、第４図は第３図
の回路における電源電圧とＳＲＡＭメモリカード本体側
への出力電流との関係を示す特性図である。 １・・・第一のトランジスタ ２・・・ＳＲＡＭメモリカード本体 ３・・・電源 ４・・・ツェナダイオード ５・・・第一の抵抗体 ６・・・第二のトランジスタ ７・・・ダイオード ８・・・バッテリ １０・・・第二の抵抗体 出願人 株式会社 東芝 同 東芝回路部品エンジニアリング株式
会社 代理人 弁理士 須 山 佐 −
Claims (1)
- 【特許請求の範囲】 ＳＲＡＭメモリカード本体と電源との接続路に配設され
た第一のトランジスタと、 前記第一のトランジスタと電源との間の接続路に一端が
接続するツェナダイオードと、 前記ツェナダイオードの他端に第一の抵抗体を介してベ
ース側が接続され、またコレクタ側が前記第一のトラン
ジスタのベース側に接続した第二のトランジスタと、 前記ＳＲＡＭメモリカード本体と第一のトランジスタと
の間の接続路にダイオードを介して接続されたバッテリ
と、 前記ツェナダイオードと第一の抵抗体との間に配設され
た第二の抵抗体とを具備して成り、前記ツェナダイオー
ドは電流５ｍＡとしたときツェナ電圧３．１〜３．５Ｖ
で、第二の抵抗体の抵抗値が１２０〜２００Ωであるこ
とを特徴とするＳＲＡＭメモリカード用バックアップ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293330A JPH02139649A (ja) | 1988-11-18 | 1988-11-18 | Ｓｒａｍメモリカード用バックアップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293330A JPH02139649A (ja) | 1988-11-18 | 1988-11-18 | Ｓｒａｍメモリカード用バックアップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02139649A true JPH02139649A (ja) | 1990-05-29 |
Family
ID=17793424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63293330A Pending JPH02139649A (ja) | 1988-11-18 | 1988-11-18 | Ｓｒａｍメモリカード用バックアップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02139649A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030950A1 (fr) * | 1997-01-14 | 1998-07-16 | Citizen Watch Co., Ltd. | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable |
| US7806872B2 (en) | 1998-06-04 | 2010-10-05 | Biosense Webster, Inc. | Injection catheter with needle stop |
| US7905864B2 (en) | 1998-06-04 | 2011-03-15 | Biosense Webster, Inc. | Injection catheter with multi-directional delivery injection needle |
| US8079982B1 (en) | 1998-06-04 | 2011-12-20 | Biosense Webster, Inc. | Injection catheter with needle electrode |
| WO2020230415A1 (ja) | 2019-05-10 | 2020-11-19 | 株式会社Ｌａｋｅ・Ｅ２ | 内視鏡用注射具 |
-
1988
- 1988-11-18 JP JP63293330A patent/JPH02139649A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998030950A1 (fr) * | 1997-01-14 | 1998-07-16 | Citizen Watch Co., Ltd. | Systeme d'interrupteur pour une alimentation en courant d'un equipement portable |
| US6060789A (en) * | 1997-01-14 | 2000-05-09 | Citizen Watch Co., Ltd. | Power supply switching circuit for portable equipment |
| US7806872B2 (en) | 1998-06-04 | 2010-10-05 | Biosense Webster, Inc. | Injection catheter with needle stop |
| US7905864B2 (en) | 1998-06-04 | 2011-03-15 | Biosense Webster, Inc. | Injection catheter with multi-directional delivery injection needle |
| US8079982B1 (en) | 1998-06-04 | 2011-12-20 | Biosense Webster, Inc. | Injection catheter with needle electrode |
| US8977344B2 (en) | 1998-06-04 | 2015-03-10 | Biosense Webster, Inc. | Injection catheter with needle electrode |
| WO2020230415A1 (ja) | 2019-05-10 | 2020-11-19 | 株式会社Ｌａｋｅ・Ｅ２ | 内視鏡用注射具 |
| KR20220007133A (ko) | 2019-05-10 | 2022-01-18 | 가부시키가이샤 레이크.이2 | 내시경용 주사구 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906913A (en) | Low dropout voltage regulator with quiescent current reduction | |
| KR890007320A (ko) | 구동회로 | |
| JPH02139649A (ja) | Ｓｒａｍメモリカード用バックアップ回路 | |
| JP2760851B2 (ja) | センスアンプ回路 | |
| JPS5935580A (ja) | 直流電動機の速度制御装置 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0749728A (ja) | マイクロコンピューターのバックアップ電源回路 | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPS5938676B2 (ja) | メモリのバツテリ−バツクアツプ回路 | |
| JPH0428185Y2 (ja) | ||
| JP2909125B2 (ja) | スイッチ回路 | |
| JPH0546097Y2 (ja) | ||
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPH0130750Y2 (ja) | ||
| JPH0422519Y2 (ja) | ||
| JPS6342810B2 (ja) | ||
| JP3123882B2 (ja) | スイッチング回路 | |
| JPH0611106B2 (ja) | 電子機器のスイッチ回路 | |
| JP2774226B2 (ja) | リレー駆動回路 | |
| JPH042503Y2 (ja) | ||
| JP2000251560A (ja) | 誘導性負荷の駆動回路 | |
| JPH0831642B2 (ja) | 半導体発光素子の駆動回路 | |
| JPS60229129A (ja) | 停電補償回路 | |
| JPH09217855A (ja) | 電磁弁駆動回路 | |
| JPS60222911A (ja) | 基準電圧発生回路 |