JPH02140609A - 荷電ビームを用いたパタン寸法測定方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＶＬＳ　［等の半導体、絶縁物等のパタンに
荷電ビームを照射し、反射電子または二次電子を検出し
てパタン幅を測定する場合に用いられるもので、チャー
ジアップの影響を除去して精度よく測定するためのパタ
ン寸法測定方法、およびその装置に関するものである。

（従来の技術） ＬＳＩ等のパタン寸法の微細化に伴って、荷電ビームを
用いた寸法測長装置が用いられている。この種の装置で
は、測定パタンに垂直な方向に電子ビームを走査し、反
射電子または二次電子を検出することにより、測定パタ
ンに垂直な方向の二次電子信号波形を得ている。この信
号波形に適当なスライスレベルを設定する等の処理を行
い、被測定パタンの寸法を得ている。

二次電子信号波形から寸法を測定する各種手法を用いた
方法・装置としては、二次電子信号に適当なスライスレ
ベルを設定して２値化し、その立上がりと立下がりの間
隔からパタン寸法を測定する方法が広く用いられている
他、エツジ／ベースラインそれぞれを直線で近似し、２
直線の交点の間隔からパタン寸法を測定する寸法測定装
置（特開昭６１−８００１１　ｒ寸法測定装置ｊ）等が
提案されている。

このようにパタン寸を測定するための二次電子信号波形
を取込む動作において、ビーム′Ｔ４２ｉｔを増加する
と信号波形のＳ／Ｎ比はよくなるが、チャージアンプが
生し、信号波形が歪む、このため、Ｓ／Ｎ比を向上して
測定精度を高めるために、通常は、ビーム電流を増加せ
ずにライン走査を繰り返し行い、その波形を加算して二
次電子信号波形を得ている。第６図は、従来の二次電子
信号波形取込み方法を示した図である。この図では８ラ
インの平均を行う場合を例示している。測定パタンに垂
直な方向にライン走査を繰り返し行い、各ラインの１次
元波形メモリ１〜８に格納した後、各波形を加算平均し
ている。この時、チャージアップの影響を低減するため
に、ライン走査の開始位置をパタン方向に少しずつずら
している。しかし、このようにラインスキャンを操り返
し行う場合、ＣＲＴの画像表示やメモリへの書込みと同
期をとるために、スキャンの始めの位置（第６図でライ
ンスキャン■の開始位置）でビームをとめている。

このため、試料の特定箇所に多くの荷電粒子が照射され
るため、チャージアップによる波形歪みを引き起こしや
すい、即ち、ビームパタンに垂直な方向にスキャンして
いるため、取込み二次電子信号波形全体にその影響が及
ぶ。

第７図は、その現象を説明するための図であり、加速電
圧を変えてレジストパタンの二次電子信号波形を従来法
より取り込んだ例を示している。（ａ）ではチャージア
ンプの影響は殆どなく、基準線（グランドレベル）のパ
タン間での変化、パタン間の信号波形の変化は小さいが
、Ｓ／Ｎ比はよくない。しかし、Ｓ／Ｎ比を向上するた
め、加速′電圧を増加する等を行うと、伽）のようにパ
タン部分の波形の非対称性が大きくなったり、信号波形
内の隣接パタン間ばらつきが太き（なる、あるいは、グ
ランドレベルの場所による変化が大きくなる。

このようにチャージアップの影響は、１次元取込み波形
の全体にその影響が及んでしまう０通常、パタン寸法を
自動測定するためには、スライスレヘル等の解析条件を
決めて置かなければならないが、このような波形の変化
は、同一条件による測定を困難にするため、測定精度、
再現性の低下をもたらす。

（発明が解決しようとする課題） 本発明は、荷電ビームを用いたパタン輻測定において、
チャージアップにより取込み二次電子波形が乱れると、
測定精度が低下することを防ぐために、チャージアップ
の影響を受けないように二次電子波形を取り込むことを
目的としている。

従来技術の項で述べたように、荷電ビームをパタンに垂
直に走査した場合、走査開始位置のチャージアップの影
響は、１次元取込み波形の全体にその影響が及χでしま
す、このため測定しようとする中心付近の信号波形に悪
影響を及ぼすことになる。この影響は、Ｓ／Ｎ比を上げ
るためにビーム電流、加速電圧を上昇した場合に顕著で
ある。

（課題を解決するための手段） 本発明は（１）電荷ビームの偏向方向が、被測定パタン
に平行になるようにビームの偏向方向を選択してライン
走査を行い、（ｉｉ）次に前記ライン走査の開始位置を
当該パタンに垂直な方向にずらしながら、反射電子また
は二次電子信号を検出・蓄積し、ω前記（ｉ）及び００
の操作を繰り返し、パタンに平行な方向の二次電子信号
を加算して、パタンに垂直な方向の二次電子信号波形を
得、６Ｖ）前記の信号波形から、当該パタンのパタン幅
を測定する荷電ビームを用いたパタン寸法測定方法。

さらに本発明は（ｉ）荷電ビームの偏向方向が、被測定
パタンに平行になるようにウェハの向きを回転してライ
ン走査を行い、（ω前記ライン走査位置を当該パタンに
垂直な方向にずらしながら、反射電子または二次電子信
号を検出・蓄積し、ＧＩＤ前記（１）及び（１θの操作
を繰り返し、パタンに平行な方向の二次電子信号を加算
して、パタンに垂直な方向の二次電子信号波形を得（ｉ
ｖ）前記の信号波形から、当該パタンのパタン幅を測定
する荷電ビームを用いたパタン寸法測定方法。

さらに本発明は（１）荷電ビームを互いに直交する２つ
の方向に偏向するための第１．第２の偏向器と前記の偏
向器を制御する第１．第２の偏向回路と、ＧＯ前記荷電
ビームがパタンに当って発生する二次電子を検出する二
次電子検出器と二次電子検出回路と、Ｇω前記二次電子
検出回路の出力（二次電子信号量）を第１．第２の偏向
回路の出力信号に同期して蓄積するメモリと、（ｉＶ）
前記メモリ内のデータをパタンに平行な第１の偏向の向
きに加算してパタンに垂直な方向の二次電子信号波形を
メモリに格納するための加算回路と、（■）前記の格納
された二次電子信号波形からエツジを検出してパタン寸
法を求める演算部とを備える荷電ビームを用いたパタン
寸法測定装置。

さらに本発明は（ｉ）荷電ビームを互いに直交する２つ
の方向に偏向するため第１．第２の偏向器と前記の偏向
器を制御する第１．第２の偏向回路と、６１）前記荷電
ビームによってパタンより発生する二次電子を検出する
二次電子検出器と二次電子検出回路と、（ｉｉＯ前記二
次電子検出回路の出力（二次電子信号量）を第１の偏向
回路の出力信号に同期して加算する加算回路と、ＧＶ）
前記加算回路の出力を第１の偏向回路の出力信号に同期
して、第２の偏向回路の出力信号で指定されるメモリ位
置に格納する制御回路と、（ｖ）前記の格納された二次
電子信号波形からエツジを検出してパタン寸法を求める
演算部とを備える荷電ビームを用いたパタン寸法測定位
置。

要約すれば本発明はスキャンの方向を、パタンに平行な
向きに行い、その加算を記憶する動作を順次行い、前記
パタンに垂直な１次元取込み波形でのチャージアップの
影響を、走査開始位置近傍に集中させることにより測定
しようとする中心付近の信号波形にはチャージアップの
影響が及ばないようにする。

二のため、パタンの方向によって、ビームのスキャン方
向（偏向方向）を選択する、あるいは、偏向方向は同じ
にしてウェハの向きを回転することにより、ビームの偏
向方向とパタンの方向を同じにして波形の取込みを行う
ものである。

（作　用） 本発明の方法は、測長における波形取込みを、パタンに
平行な向きに行い加算してゆく処理を繰り返すことによ
り、走査開始位置のチャージアップの影響が、実際に測
定しようとする１次元取込み波形の中央付近に及ばない
ようにしている。このため、チャージアップが生しにく
くなる作用がある。

（実施例） 次に本発明の実施例について説明する。

なお実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で、種々の変更あるいは改良を行いうろこと
は云うまでもない。

第１図は、本発明の実施例を示しており、ｍ測定パタン
を測定する場合の荷電ビームの走査方法を示した図であ
る。被測定パタンに垂直な方向の１次元波形を高いＳ／
Ｎ比で取り込むために、以下の手順で波形の取込すを行
う。

（ｉ）　　パタンに平行な方向にビームをライン走査し
、その信号メモリの対応する場所に格納する。

（ｉｉ）　　次にラインの走査開始位置を■、■・・・
と順次ずらして前記（ｉ）の作業を繰り返す。

６ω　前記（ｉ）、　ＧＯにより得られた信号を、パタ
ンに平行な方向に加えて、パタンに垂直な方向の１次元
の二次電子信号波形を最終的にメモリに得る。

第１図は、パタンがＹ方向に長い場合を示すもので、Ｘ
方向の１次元波形を得たい場合である。

この場合には、第１図のようにライン走査をＹ方向に行
い、順次Ｘ方向にずらしていき、Ｙ方向に加算すること
によりＸ方向の１次元波形を得る。

パタンがＸ方向の長い場合には、ライン走査をＸ方向に
行い、Ｙ方向にずらしてゆき、Ｘ方向には加算すること
によりＹ方向の１次元波形を得る。

このように、取込みのスキャンの方向は、測定対称パタ
ンの方向によって変える。また、この時、画面表示用Ｃ
ＲＴの偏向方向（Ｘ、Ｙ）も同時に入れ換えることによ
り、表示画面上のパタンの向きを、正規の方向（実際の
パタンの向き）に表示することができる。

上述のように、信号を取り込んだ後に加算処理を行って
１次元波形を得てもよいが、ｌラインごとに加算して、
メモリに格納する処理を繰り返して１次元波形を得ても
良い、この方法によれば、同じバッファで加速処理を行
うことができるので、バッファメモリを節約できるだけ
でなく、第６図の従来法のようにすべてのライン走査を
終了した後乾燥処理を行わずに、ｌラインごとに加算処
理を順次行うことができるため、パイプライン処理によ
り高速化を図ることができる。

第２図はＬ＆Ｓの二次電子信号波形を本発明の方法によ
り得た（ｂ）と、従来方法により得た（ａ）を比較した
図である。（ａ）では、チャージアップによる波形の変
化が取込み波形全体におよび、始めの方のライン部分の
波形と終わりの部分の波形形状が異なり、寸法誤差が生
しやすい、一方、（ロ）では、走査ｔ６’Ｔ始位置に近
い端の部分は、電荷が溜まりやすく二次電子信号量が多
いが、それ以降の部分では場所による波形の変化が少な
い、また、波形の左右の非対称性も小さく、グランドレ
ベルの場所による変化も小さい、このため、精度の高い
測定を行うことができる。

第３図は、本発明の他の実施例を示している。

第１図では。ビームの偏向方向をＸ、Ｙ切り換えて行っ
ているが、ビームの偏向方向は変えずにウェハを回転す
る方法である。ビームの偏向方向がＸ方向であるとする
。（ａ）のように被測定パタンの方向がＸ方向であれば
、そのままの向きでパタンに平行なスキャンにより波形
取込みを行うことが可能である。しかし、（１））のよ
うにパタンがＹ方向の場合には、そのままの偏向方向で
は、スキャン方向がパタンと直交し、パタンと平行な方
向のスキャンができない。この場合、（Ｃ１のように、
ウェハを９０°回転することにより、パタンと平行な向
きのスキャンにより波形取込みを行うことができる。こ
の時、ウェハの回転により、ステージの位置が異なる。

このずれは、あらかじめ、ステージ座標系とウェハ座標
系での回転量、原点ずれを求めておくことにより、補正
することができる。

第４図は、本発明の方法を行う装置の１例を示した図で
ある６図において、１は荷電ビーム、２は偏向器、３は
高圧電源、４は偏向回路、５は二次電子検出器、６は二
次電子検出回路、７は加算回路、８はメモリ、９は制御
回路、１０は演算部を示す。

この装置は、メモリに取り込んだ後にライン走査分の信
号を加算するかわりに、１ライン走査ごとに加算、蓄積
して１次元波形を得る構成である。

所定の電圧で加速されたビームｌを、偏向器２に加える
電圧（電磁コイルを用いた偏向器では流す電流量）を偏
向回路３により制御し、高圧電源４を介して偏向電圧を
変えることによりＸ、　　Ｙの２方向にスキャンする。

一方、ビームｌが試料（ウェハ）上に照射されると、反
射電子や二次電子が放出され、これらを二次電子検出器
で検出し、その信号量を二次電子検出回路６（アンプ）
で電圧に変換している。通常のＳＥＭ等では、この信号
を偏向回路の出力信号に同期してＣＲＴに表示したり、
画像メモリに蓄積したりしている０本発明では、二次電
子検出回路６の出力を直接メモリに入力せずに、加算回
路７を介して加算してから、偏向回路３の出力に同期し
てメモリ８に１次元波形として記憶する。制御回路９は
、加算回路７の加算、メモリへの格納を制御するもので
ある。１０はメモリに格納された二次電子信号波形から
エツジを検出し、パタン寸法を算出する演算部である。

エツジ部分を検出し、この間隔を画素単位で求める。

一方、偏向回路３の振幅から得られる倍率でパタン寸法
を換算する。エツジ検出の方法は、スライスレベルによ
る２値化、ピーク間隔検出、最大傾斜位置間隔検出等、
いずれを用いてもよい、また、第４図では、静電型の偏
向器を用いているが、電磁レンズを偏向器に用いてもよ
いことは、言うまでもない。

第５図は第４回の装置の二次電子信号波形取込み動作手
順を説明するためのタイミングチャートである。パタン
がＸ方向に長く、Ｘ方向の１次元波形を取り込む場合を
例に説明する。通常はこのような場合、ビームをＸ方向
にスキャンして、このスキャンに同期して画像メモリに
波形データを取り込む。本発明では、先ずＸ方向の偏向
電圧（偏向信号Ｂ）を一定にしたままＸ方向の偏向電圧
（偏向信号Ａ）を順次変化させてビームをＸ方向にスキ
ャンする。この時の二次電子信号を偏向信号ｌの１ステ
ツプごとに加算回路で加算する。

Ｘ方向のスキャンが終了したらＸ方向の偏向電圧は元に
戻す。この信号により、加算信号を、メモリに記憶して
加算用のバンファをクリアする。メモリの記憶位置は、
Ｘ方向の偏向電圧によってきめる。加算信号をメモリに
格納したらＸ方向の偏向信号Ｂをｌステップ増加する０
以上の繰り返しにより、Ｘ方向の！次元波形がメモリ以
上に蓄積される。

このような波形の取得を連続して行うような場合、スキ
ャン開始位置でスキャンを停止し、ＣＲＴやメモリとの
タイミングをとる。この時、ビームがオンされたままで
あると、その時のチャージの影響が出やすい。従って、
停止時にブランキングによりビームをオフすると、チャ
ージ°７ノプの影響は一層除去することができる。

なお、第４図では、静電型の偏向器を用いているが、電
！ｆルンズの偏向器を用いてよいことは、言うまでもな
い。

（発明の効果） 本発明の方法は、測長における波形取込みを、パタンに
平行な向きに繰り返すようにスキャンの偏向方向を選択
することにより、走査開始位置のチャージアップの影響
が、実際に測定しようとする１次元取込み波形の中央付
近に及ばないようにしている。このため、チャージアッ
プの影響を低減した測定ができる。また、この方法は取
り込みと加算処理をパイプライン処理できるため、メモ
リの節約、高速化を図ることができる利点がある。

本発明の方法、装置は、パタン寸法の測定装置だけでな
く、二次電子信号波形、画像を用いてパタンの欠陥を検
出する検査装置やＳＥＭ等に広く用いることができる。

またこの方法、およびその装置は、パタン幅測定以外に
も、観察ＳＥＭ、欠陥検出等の検査装置においてチャー
ジアップの影響を除去した波形を得ることに用いること
ができる。

【図面の簡単な説明】

第１図は、本発明による二次電子信号波形取込み方法の
実施例を示した図、第２図は、本発明の方法で得た二次
電子信号波形（ａｌと、従来方法により得た二次電子信
号波形中）を比較した図である。 第３図（ａ）、Φ）、　（Ｃ）は、本発明による二次電
子信号波形取込み方法の別の実施例を示した図である。 第４図は本発明の装置の１例を示した図、第５図は、そ
の動作を説明するためのタイミングチャートである。第
６図（ａ）、　（ｂ）は、従来の二次電子信号波形取込
み方法を示した同第７図（ａｌ、　（ｂ）は従来方法に
よるチャージアンプの影響を説明するための図を示す。 ■・・・荷電ビーム、２・・・偏向器、３・・・高圧電
源、４・・・偏向回路、５・・・二次電子検出器、６・
・・二次電子検出回路、７・・・加算回路、８・・・メ
モリ、９・・・制御回路、１０・・・演算部。 特許用）願人

Claims (4)

【特許請求の範囲】
1. （１）（ｉ）電荷ビームの偏向方向が、被測定パタンに
   平行になるようにビームの偏向方向を選択してライン走
   査を行い、 （ｉｉ）次に前記ライン走査の開始位置を当該パタンに
   垂直な方向にずらしながら、反射電子または二次電子信
   号を検出・蓄積し、 （ｉｉｉ）前記（ｉ）及び（ｉｉ）の操作を繰り返し、
   パタンに平行な方向の二次電子信号を加算して、パタン
   に垂直な方向の二次電子信号波形を得、 （ｉｖ）前記の信号波形から、当該パタンのパタン幅を
   測定することを特徴とする荷電ビームを用いたパタン寸
   法測定方法。
2. （２）（ｉ）荷電ビームの偏向方向が、被測定パタンに
   平行になるようにウェハの向きを回転してライン走査を
   行い、 （ｉｉ）前記ライン走査の位置を当該パタンに垂直な方
   向にずらしながら、反射電子または二次電子信号を検出
   ・蓄積し、 （ｉｉｉ）前記（ｉ）及び（ｉｉ）の操作を繰り返し、
   パタンに平行な方向の二次電子信号を加算して、パタン
   に垂直な方向の二次電子信号波形を得、 （ｉｖ）前記の信号波形から、当該パタンのパタン幅を
   測定することを特徴とする荷電ビームを用いたパタン寸
   法測定方法。
3. （３）（ｉ）荷電ビームを互いに直交する２つの方向に
   偏向するための第１、第２の偏向器と前記偏向器を制御
   する第１、第２の偏向回路と、 （ｉｉ）前記荷電ビームがパタンに当って発生する二次
   電子を検出する二次電子検出器と二次電子検出回路と （ｉｉｉ）前記二次電子検出回路の出力（二次電子信号
   量）を第１、第２の偏向回路の出力信号に同期して蓄積
   するメモリと、 （ｉｖ）前記メモリ内のデータをパタンに平行な第１の
   偏向の向きに加算してパタンに垂直な方向の二次電子信
   号波形をメモリに格納するための加算回路と、 （ｖ）前記の格納された二次電子信号波形からエッジを
   検出してパタン寸法を求める演算部とを備えることを特
   徴とする荷電ビームを用いたパタン寸法測定装置。
4. （４）（ｉ）荷電ビームを互いに直交する２つの方向に
   偏向するための第１、第２の偏向器と前記の偏向器を制
   御する第１、第２の偏向回路と、（ｉｉ）前記荷電ビー
   ムによってパタンより発生する二次電子を検出する二次
   電子検出器と二次電子検出回路と、 （ｉｉｉ）前記二次電子検出回路の出力（二次電子信号
   量）を第１の偏向回路の出力信号に同期して加算する加
   算回路と、 （ｉｖ）前記加算回路の出力を第１の偏向回路の出力信
   号に同期して、第２の偏向回路の出力信号で指定される
   メモリ位置に格納する制御回路と、 （ｖ）前記の格納された二次電子信号波形からエッジを
   検出してパタン寸法を求める演算部とを備えることを特
   徴とする荷電ビームを用いたパタン寸法測定位置。