JPH02140849A - チャネルアダプタの試験方式 - Google Patents
チャネルアダプタの試験方式Info
- Publication number
- JPH02140849A JPH02140849A JP63293695A JP29369588A JPH02140849A JP H02140849 A JPH02140849 A JP H02140849A JP 63293695 A JP63293695 A JP 63293695A JP 29369588 A JP29369588 A JP 29369588A JP H02140849 A JPH02140849 A JP H02140849A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channel adapter
- test
- function
- adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
チャネルを介してホストとデータ転送を行う入出力制御
装置のＩ１０インタフェースの試験方式に関し、特にホ
ストを使用することなく、ホストとのＩ１０インタフェ
ースの試験を効率よく行うことを可能にするチャネルア
ダプタの試験方式に関し、 従来のホストを使用したテスト方法では、大掛りな試験
となり、また中央制御部に試験用の入出力命令を設けて
行う試験方法の場合には、中央制御部とチャネルとの競
合動作のテストには不向きである問題の解決を目的とし
、−組のチャネルアダプタ中の、一方を被試験用、他方
を試験用のチャネルアダプタとし、中央制御部には被試
験側チャネルアダプタを制御する試験プログラムを実行
する機能を、試験側チャネルアダプタにはチャネルの機
能を擬似する試験プログラムを実行し、被試験チャネル
アダプタに対してチャネルからの信号を擬似的に発行す
る機能を設けて構成する。
装置のＩ１０インタフェースの試験方式に関し、特にホ
ストを使用することなく、ホストとのＩ１０インタフェ
ースの試験を効率よく行うことを可能にするチャネルア
ダプタの試験方式に関し、 従来のホストを使用したテスト方法では、大掛りな試験
となり、また中央制御部に試験用の入出力命令を設けて
行う試験方法の場合には、中央制御部とチャネルとの競
合動作のテストには不向きである問題の解決を目的とし
、−組のチャネルアダプタ中の、一方を被試験用、他方
を試験用のチャネルアダプタとし、中央制御部には被試
験側チャネルアダプタを制御する試験プログラムを実行
する機能を、試験側チャネルアダプタにはチャネルの機
能を擬似する試験プログラムを実行し、被試験チャネル
アダプタに対してチャネルからの信号を擬似的に発行す
る機能を設けて構成する。
［産業上の利用分野］
本発明は、チャネルを介してホスト（中央処理装置及び
主記憶装置等の主システム側を相称）とデータ転送を行
う人出力制御装置のＩ１０インタフェースの試験方式に
関し、特にホストを使用することなく、ホストとのＩ１
０インタフェースの試験を効率よく行うことを可能にす
るチャネルアダプタの試験方式に関する。
主記憶装置等の主システム側を相称）とデータ転送を行
う人出力制御装置のＩ１０インタフェースの試験方式に
関し、特にホストを使用することなく、ホストとのＩ１
０インタフェースの試験を効率よく行うことを可能にす
るチャネルアダプタの試験方式に関する。
［従来の技術］
従来、チャネルアダプタのＩ１０インタフェースの試験
を行う場合には、通常、ホストを使用して、ホストとデ
ータ処理装置の両方に試験プログラムを格納して実行す
ることにより、入出力制御装置（チャネルアダプタ）の
Ｉ１０インタフェース機能の試験を行っていた。
を行う場合には、通常、ホストを使用して、ホストとデ
ータ処理装置の両方に試験プログラムを格納して実行す
ることにより、入出力制御装置（チャネルアダプタ）の
Ｉ１０インタフェース機能の試験を行っていた。
また、別の方法として、中央制御部とチャネルアダプタ
との間に試験用の入出力命令を設け、中央制御部の試験
用人出力命令を被試験チャネルアダプタに発行すること
により、チャネルからの信号を擬似して被試験チャネル
アダプタの１１０インタフ工−ス機能のｍ認を行う方法
などが用いられている。
との間に試験用の入出力命令を設け、中央制御部の試験
用人出力命令を被試験チャネルアダプタに発行すること
により、チャネルからの信号を擬似して被試験チャネル
アダプタの１１０インタフ工−ス機能のｍ認を行う方法
などが用いられている。
［発明が解決しようとする課題］
従来のホストを使用したテスト方法ではシステム全体を
使用する大損りな試験となり、またホストネックやソフ
トネックが発生する恐れがある。
使用する大損りな試験となり、またホストネックやソフ
トネックが発生する恐れがある。
一方、中央制御部に試験用の入出力命令を設けて行う試
験方法の場合、チャネルの擬似機能と中央制御Ｔ部の機
能を行う為、両者の競合動作やタイミングのずれが発生
しに＜＜、競合動作のテストには不向きであり、また複
雑なテストを実行することができない。
験方法の場合、チャネルの擬似機能と中央制御Ｔ部の機
能を行う為、両者の競合動作やタイミングのずれが発生
しに＜＜、競合動作のテストには不向きであり、また複
雑なテストを実行することができない。
本発明は、上記問題点に鑑みなされたものであり、ホス
トを使用する二きなく、ホストとの１１０インタフエー
スの試験を効率良く行うことを可能とするチャネルアダ
プタの試験方式を提供することを目的とする。
トを使用する二きなく、ホストとの１１０インタフエー
スの試験を効率良く行うことを可能とするチャネルアダ
プタの試験方式を提供することを目的とする。
［課題を解決するための手段］
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。
載した手段により達成される。
すなわち、本発明は、ホストのチャネルと接続するチャ
ネルアダプタと、該チャネルアダプタを制御する中央制
御部及び運用を管理する監視装置を有し、チャネルを介
してホストとデータ転送を行う人出力制御装置に於いて 該入出力制御装置中には複数台のチャネルアダプタを設
け、該各チャネルアダプタ中には前記監視装置の指示に
より運用状態より診断状態に切り替わる機能を付与し、
かつ上記複数台のチャネルアダプタ中の任意の１台は試
験側チャネルアダプタとして、他の任意の１台は被試験
側チャネルアダプタとして選択設定し得るよう構成し、 中央制御部には被試験側チャネルアダプタを制御する第
一の試験プログラムを格納し実行する機能を設け、 試験側チャネルアダプタにはチャネルの機能を擬似する
第二の試験プログラムを格納し実行する機能及び被試験
チャネルアダプタに対してチャネルからの信号を擬似的
に発行する機能を設けたチャネルアダプタの試験方式で
ある。
ネルアダプタと、該チャネルアダプタを制御する中央制
御部及び運用を管理する監視装置を有し、チャネルを介
してホストとデータ転送を行う人出力制御装置に於いて 該入出力制御装置中には複数台のチャネルアダプタを設
け、該各チャネルアダプタ中には前記監視装置の指示に
より運用状態より診断状態に切り替わる機能を付与し、
かつ上記複数台のチャネルアダプタ中の任意の１台は試
験側チャネルアダプタとして、他の任意の１台は被試験
側チャネルアダプタとして選択設定し得るよう構成し、 中央制御部には被試験側チャネルアダプタを制御する第
一の試験プログラムを格納し実行する機能を設け、 試験側チャネルアダプタにはチャネルの機能を擬似する
第二の試験プログラムを格納し実行する機能及び被試験
チャネルアダプタに対してチャネルからの信号を擬似的
に発行する機能を設けたチャネルアダプタの試験方式で
ある。
［作 用］
本発明は、人出力制御装置中に複数台のチャネルアダプ
タを有する場合の、該チャネルアダブタのＩ１０インタ
フェースの試験を行う方法に関するものであり、 サービスプロセッサ等の指示により、複数のチャネルア
ダプタ中の一組について、一方を試験さるべき被試験用
チャネルアダプタ、他方を試験用チャネルアダプタとし
て設定し、また、該チャネルアダプタを運用状態から試
験状態に診断状態に切り替え、 試験側チャネルアダプタが第二の試験プログラムを実行
することにより、チャネルに代わって、被試験チャネル
アダプタに対してチャネルコマンドの発行に伴うＩ１０
インタフェースの起動、転送、終結の制御を行い、それ
に伴い被試験チャネルアダプタが中央制御部に対して通
知する割込みを中央制御部が第一の試験プログラムを実
行することにより処理しＩ１０インタフェースの試験を
行う。
タを有する場合の、該チャネルアダブタのＩ１０インタ
フェースの試験を行う方法に関するものであり、 サービスプロセッサ等の指示により、複数のチャネルア
ダプタ中の一組について、一方を試験さるべき被試験用
チャネルアダプタ、他方を試験用チャネルアダプタとし
て設定し、また、該チャネルアダプタを運用状態から試
験状態に診断状態に切り替え、 試験側チャネルアダプタが第二の試験プログラムを実行
することにより、チャネルに代わって、被試験チャネル
アダプタに対してチャネルコマンドの発行に伴うＩ１０
インタフェースの起動、転送、終結の制御を行い、それ
に伴い被試験チャネルアダプタが中央制御部に対して通
知する割込みを中央制御部が第一の試験プログラムを実
行することにより処理しＩ１０インタフェースの試験を
行う。
［実施例］
第１図は本発明の一実施例を示す図であり、通信制御処
理装置（以下、単にｒｃｃＰＪともいう）中のチャネル
アダプタ（以下、単に「ＣＡ」ともいう）に本発明を適
用した場合の例である。
理装置（以下、単にｒｃｃＰＪともいう）中のチャネル
アダプタ（以下、単に「ＣＡ」ともいう）に本発明を適
用した場合の例である。
同図において、ｌは試験対象となる被試験側チャネルア
ダプタ（ＣＡ）、１−１はチャネルアダプタの本来の機
能を実現する為のプログラムが格納されたメモリ、１−
２はチャネル制御部、１−３はプロセッサ、Ｌ−４はレ
ジスタ（ＴＡＧＲ） 、１−５はレジスタ（ＢＵＳＲ）
、１−６はマルチプレクサ、ｌ−７は診断状態設定用の
フリップフロップ（ＦＦ） 、１−８はバス制御部、 ２は試験側チャネルアダプタ（ＣＡ） 、２−１は試験
プログラム（Ｂ）が付加して格納されたメモリ、２−２
はチャネル制御部、２−３はプロセッサ、２−４はレジ
スタ（ＴＡＧＲ）、２−５はレジスタ（ＢＵＳＲ） 、
２−６はマルチプレクサ、２−７は診断状態設定用の７
リツプフロツプ、２−８はバス制御部、３は監視装置な
るサービスブロセッｔ （ＣＭＰ） 、３−１は監視装
置中のプロセッサ、４はチャネルアダプタ（ＣＡ）を制
御する中央制御部、４−１は試験プログラム（Ａ）が付
加して格納されたメモＩＪ、４−２はプロセッサ、４−
３はバス制御部を表わしている。
ダプタ（ＣＡ）、１−１はチャネルアダプタの本来の機
能を実現する為のプログラムが格納されたメモリ、１−
２はチャネル制御部、１−３はプロセッサ、Ｌ−４はレ
ジスタ（ＴＡＧＲ） 、１−５はレジスタ（ＢＵＳＲ）
、１−６はマルチプレクサ、ｌ−７は診断状態設定用の
フリップフロップ（ＦＦ） 、１−８はバス制御部、 ２は試験側チャネルアダプタ（ＣＡ） 、２−１は試験
プログラム（Ｂ）が付加して格納されたメモリ、２−２
はチャネル制御部、２−３はプロセッサ、２−４はレジ
スタ（ＴＡＧＲ）、２−５はレジスタ（ＢＵＳＲ） 、
２−６はマルチプレクサ、２−７は診断状態設定用の７
リツプフロツプ、２−８はバス制御部、３は監視装置な
るサービスブロセッｔ （ＣＭＰ） 、３−１は監視装
置中のプロセッサ、４はチャネルアダプタ（ＣＡ）を制
御する中央制御部、４−１は試験プログラム（Ａ）が付
加して格納されたメモＩＪ、４−２はプロセッサ、４−
３はバス制御部を表わしている。
同図に示されるように、チャネルアダプタ（ＣＡ）１．
２はシステムバスを介して、中央制御部（ＣＣＵ）４と
接続されており、また、チャネルアダプタ（ＣＡ）１．
２は監視装置（ＣＭＰ）３と接続され、該監視装置（Ｃ
ＭＰ）３の管理下にある。
２はシステムバスを介して、中央制御部（ＣＣＵ）４と
接続されており、また、チャネルアダプタ（ＣＡ）１．
２は監視装置（ＣＭＰ）３と接続され、該監視装置（Ｃ
ＭＰ）３の管理下にある。
また中央制御部（ＣＣＵ）４には、内部のメモリ４−１
中に試験プログラム（Ａ）を格納しており、該試験プロ
グラム（Ａ）を実行することにより、被試験チャネルア
ダプタ（ＣＡ）１からの割り込みの処理を行ない、一方
、試験側チャネルアダプタ（ＣＡ）２は、内部のメモリ
２−１に格納された試験プログラム（Ｂ）を実行するこ
とにより、チャネルの機能を擬似する動作を行なう。
中に試験プログラム（Ａ）を格納しており、該試験プロ
グラム（Ａ）を実行することにより、被試験チャネルア
ダプタ（ＣＡ）１からの割り込みの処理を行ない、一方
、試験側チャネルアダプタ（ＣＡ）２は、内部のメモリ
２−１に格納された試験プログラム（Ｂ）を実行するこ
とにより、チャネルの機能を擬似する動作を行なう。
被試験側チャネルアダプタ（ＣＡ）１を診断する場合に
は、 まず、図中のサービスプロセッサ（ＣＭＰ）３が、被試
験側チャネルアダプタ（ＣＡ）１と試験側チャネルアダ
プタ（ＣＡ）２に対して診断状態（試験状態）になるこ
とを指示する割り込みを通知し、 該割り込み通知を受けて、各チャネルアダプタ（ＣＡ）
１．２は各チャネルアダプタ（ＣＡ）１．２内の７リツ
プフロツプ（ＦＦ）１−７．２−７をセットし診断状態
となる。
は、 まず、図中のサービスプロセッサ（ＣＭＰ）３が、被試
験側チャネルアダプタ（ＣＡ）１と試験側チャネルアダ
プタ（ＣＡ）２に対して診断状態（試験状態）になるこ
とを指示する割り込みを通知し、 該割り込み通知を受けて、各チャネルアダプタ（ＣＡ）
１．２は各チャネルアダプタ（ＣＡ）１．２内の７リツ
プフロツプ（ＦＦ）１−７．２−７をセットし診断状態
となる。
以上の動作により、被試験側チャネルアダプタ（ＣＡ）
１はチャネルからの信号（図で信号「ａ」で示す信号線
）ではなしに、もう一方の試験側チャネルアダプタ（Ｃ
Ａ）２からの信号（図で記号「ｂ」で示す信号線）を受
は取ることが可能となる。
１はチャネルからの信号（図で信号「ａ」で示す信号線
）ではなしに、もう一方の試験側チャネルアダプタ（Ｃ
Ａ）２からの信号（図で記号「ｂ」で示す信号線）を受
は取ることが可能となる。
また、被試験側チャネルアダプタ（ＣＡ）１からの出力
信号もチャネルに対してではなく、もう一方の試験側チ
ャネルアダプタ（ＣＡ）２に出力（図で記号ｒｃＪで示
す信号線）されることになる。
信号もチャネルに対してではなく、もう一方の試験側チ
ャネルアダプタ（ＣＡ）２に出力（図で記号ｒｃＪで示
す信号線）されることになる。
第１１！Ｉに示した実施例では、同一の装置内に２台の
チャネルアダプタ（ＣＡ）が設備された場合の例であり
、一方が試験されるべき被試験側チャネルアダプタ（Ｃ
Ａ）１、他方がチャネルの機能を擬似して試験を行う試
験側チャネルアダプタ（ＣＡ）２として設定された場合
の例であり、勿論、該チャネルアダプタは３台以上の場
合でも良いし、また、試験側、被試ＩＩ！側のチャネル
アダプタは、その機能を交替し得るものである。
チャネルアダプタ（ＣＡ）が設備された場合の例であり
、一方が試験されるべき被試験側チャネルアダプタ（Ｃ
Ａ）１、他方がチャネルの機能を擬似して試験を行う試
験側チャネルアダプタ（ＣＡ）２として設定された場合
の例であり、勿論、該チャネルアダプタは３台以上の場
合でも良いし、また、試験側、被試ＩＩ！側のチャネル
アダプタは、その機能を交替し得るものである。
第２図は、本発明の一実施例の動作説明のためのフロー
チャートを示しており、同図においては、試験側チャネ
ルアダプタ（ＣＡ）１の起動処理後に、システムリセッ
トが発生した時のリセット処理をテストする場合の試験
プログラム（Ａ）（Ｂ）及び被試験側チャネルアダプタ
（ＣＡ）１中のファームウェア（以下、単にｒＣＡファ
ームウェア」ともいう）の動作の例を示しており、図中
の、１０〜２２は７０チヤート上の各処理ステップを表
わしている。
チャートを示しており、同図においては、試験側チャネ
ルアダプタ（ＣＡ）１の起動処理後に、システムリセッ
トが発生した時のリセット処理をテストする場合の試験
プログラム（Ａ）（Ｂ）及び被試験側チャネルアダプタ
（ＣＡ）１中のファームウェア（以下、単にｒＣＡファ
ームウェア」ともいう）の動作の例を示しており、図中
の、１０〜２２は７０チヤート上の各処理ステップを表
わしている。
以下、試験プログラム（Ａ）（Ｂ）及び被試験側チャネ
ルアダプタ（ＣＡ）１中のＣＡファームウェアの動作に
ついて、図のフローチャートを基に説明する。
ルアダプタ（ＣＡ）１中のＣＡファームウェアの動作に
ついて、図のフローチャートを基に説明する。
試験側チャネルアダプタ（ＣＡ）２においては、試験プ
ログラム（Ｂ）が実行され、ステップ１０で、通借制御
処理装置（ＣＣＰ）に定義されたＩ１０アドレスをレジ
スタ （ＢＵＳＲ）２−５にセットすると共に、Ｉ１０
インタフェースの規格に従い、ステップ１０．１１で、
アドレスオン（ＡＤＲＯ）信号及びセレクトオン（ＳＥ
ＬＯ）信号のオン指示をチャネル制御部２−２にセット
する。
ログラム（Ｂ）が実行され、ステップ１０で、通借制御
処理装置（ＣＣＰ）に定義されたＩ１０アドレスをレジ
スタ （ＢＵＳＲ）２−５にセットすると共に、Ｉ１０
インタフェースの規格に従い、ステップ１０．１１で、
アドレスオン（ＡＤＲＯ）信号及びセレクトオン（ＳＥ
ＬＯ）信号のオン指示をチャネル制御部２−２にセット
する。
該オン指示は、チャネル制御部２−２よりレジスタ（Ｔ
ＡＧＲ）２−４及びレジスタ（ＢＵＳＲ）２−５、試験
側チャネルアダプタ（ＣＡ）２中のマルチプレクサ２−
６及び被試験側チャネルアダプタ（ＣＡ）１中のマルチ
プレクサ１−６を介して、被試験側のレジスタ（ＴＡＧ
Ｒ）１−４及びレジスタ（ＢＵＳＲ）１−５にセットさ
れる。
ＡＧＲ）２−４及びレジスタ（ＢＵＳＲ）２−５、試験
側チャネルアダプタ（ＣＡ）２中のマルチプレクサ２−
６及び被試験側チャネルアダプタ（ＣＡ）１中のマルチ
プレクサ１−６を介して、被試験側のレジスタ（ＴＡＧ
Ｒ）１−４及びレジスタ（ＢＵＳＲ）１−５にセットさ
れる。
該レジスタ（ＴＡＧＲ）１−４及びレジスタ（ＢＵＳＲ
）ｌ−５の内容により、被試験側チャネルアダプタ（Ｃ
Ａ）ｌ中のチャネル制御部２−２で、該ＣＡの起動とし
て、ＣＡファームウェア（プロセッサ）に割り込みが発
生する。
）ｌ−５の内容により、被試験側チャネルアダプタ（Ｃ
Ａ）ｌ中のチャネル制御部２−２で、該ＣＡの起動とし
て、ＣＡファームウェア（プロセッサ）に割り込みが発
生する。
一方、割り込みを受けたＣＡファームウェアはＩ１０イ
ンタフェースの規格に従い、ステップ１６で、オペレー
ショナルイン（ＯＰＬＩ）信号をオンにする指示をチャ
ネル制御ｊ部１−２に出し、該オン指示はチャネル制御
部１−２よりレジスタ（ＴＡＧＲ）１−４を通り、試験
側チャネルアダプタ（ＣＡ）２と被試験側チャネルアダ
プタ（ＣＡ）１のマルチプレクサ１−６．２−６を介し
て試験側チャネルアダプタ（ＣＡ）２中のレジスタ（Ｔ
ＡＧＲ）２−４にセットされる。
ンタフェースの規格に従い、ステップ１６で、オペレー
ショナルイン（ＯＰＬＩ）信号をオンにする指示をチャ
ネル制御ｊ部１−２に出し、該オン指示はチャネル制御
部１−２よりレジスタ（ＴＡＧＲ）１−４を通り、試験
側チャネルアダプタ（ＣＡ）２と被試験側チャネルアダ
プタ（ＣＡ）１のマルチプレクサ１−６．２−６を介し
て試験側チャネルアダプタ（ＣＡ）２中のレジスタ（Ｔ
ＡＧＲ）２−４にセットされる。
次に試験プログラム（Ｂ）はステップＩ３でチャネル制
御部２−２を通してレジスタ（ＴＡＧＲ）２−４の内容
を読み出し、オペレーショナルイン（ＯＰＬＩ）信号が
オンになることを監視している為、前述のＣＡファーム
ウェアの処理によ゛リオペレーショナルイン（ＯＰＬＩ
）（ｉ号がオンになったことを認識して、Ｉ１０インタ
フェースに従って、次の所定の信号のオン／オフを行う
。
御部２−２を通してレジスタ（ＴＡＧＲ）２−４の内容
を読み出し、オペレーショナルイン（ＯＰＬＩ）信号が
オンになることを監視している為、前述のＣＡファーム
ウェアの処理によ゛リオペレーショナルイン（ＯＰＬＩ
）（ｉ号がオンになったことを認識して、Ｉ１０インタ
フェースに従って、次の所定の信号のオン／オフを行う
。
この様に試験プログラム（Ｂ）と被試験側チャネルアダ
プタ（ＣＡ）ｌ中のＣＡファームウェアとの間でＩ１０
インタフェースのやりとりを行ったのち、ＣＡファーム
ウェアは、チャネルよりコマンドが来たことを通知する
為、ステップ１８で、中央制御ＩＮ（ＣＣＵ）４に対し
て起動をかける割込みなるし３割込みを通知する。
プタ（ＣＡ）ｌ中のＣＡファームウェアとの間でＩ１０
インタフェースのやりとりを行ったのち、ＣＡファーム
ウェアは、チャネルよりコマンドが来たことを通知する
為、ステップ１８で、中央制御ＩＮ（ＣＣＵ）４に対し
て起動をかける割込みなるし３割込みを通知する。
これにより、中央制御装置（ＣＣＵ）４中の試験プログ
ラム（Ａ）が実行され、ステップ２１よりコマンドの処
理を開始する。
ラム（Ａ）が実行され、ステップ２１よりコマンドの処
理を開始する。
この処理に伴い、コマンドの種類や起動アドレスを読み
込む為に、被試験側チャネルアダプタ（ＣＡ）１に対し
て、ｌＮ１０ＵＴ命令が発行され、ＣＡファームウェア
はｌＮ１０ＩＩＴ命令の処理を行う。
込む為に、被試験側チャネルアダプタ（ＣＡ）１に対し
て、ｌＮ１０ＵＴ命令が発行され、ＣＡファームウェア
はｌＮ１０ＩＩＴ命令の処理を行う。
一方、試験プログラム（Ｂ）は、ステップ１５でタイマ
により時間をとってオペレーショナルアウト（ＯＰＬＯ
）信号をオフにしてシステムリセットを発生する。
により時間をとってオペレーショナルアウト（ＯＰＬＯ
）信号をオフにしてシステムリセットを発生する。
ＣＡファームウェアは、ステップ１９でシステムリセッ
ト処理を開始して、ステップ２０で、中央制御部（ＣＣ
Ｕ）ｉに対してシステムリセットの割込みを通知する。
ト処理を開始して、ステップ２０で、中央制御部（ＣＣ
Ｕ）ｉに対してシステムリセットの割込みを通知する。
これにより、試験プログラム（Ａ）が、コマンドの処理
終了後、システムリセット処理に伴い被試験側チャネル
アダプタ （ＣＡ）１に対してｌＮ１０［ＩＴ命令を発
行する為、ＣＡファームウェアはｌＮ１０ＩＩＴ命令の
処理を実行する。
終了後、システムリセット処理に伴い被試験側チャネル
アダプタ （ＣＡ）１に対してｌＮ１０［ＩＴ命令を発
行する為、ＣＡファームウェアはｌＮ１０ＩＩＴ命令の
処理を実行する。
この様に、試験プログラム（Ａ）や試験プログラム（Ｂ
）のタイマ値を変更することにより、チャネルからの処
理要求と中央制御装置（ＣＣＵ）４中の制御プログラム
の動作による処理要求とを競合させ（図で記号ｒ’ｌ’
Ｊで示す期間）、競合動作のテストや各種の複雑なテス
トを実行することが可能になる。
）のタイマ値を変更することにより、チャネルからの処
理要求と中央制御装置（ＣＣＵ）４中の制御プログラム
の動作による処理要求とを競合させ（図で記号ｒ’ｌ’
Ｊで示す期間）、競合動作のテストや各種の複雑なテス
トを実行することが可能になる。
［発明の効果コ
以上説明したように、本発明によれば、チャネルアダプ
タのＩ１０インタフェースの試験を行う場合に、他のチ
ャネルアダプタにチャネルの機能の擬似動作をさせるこ
とにより、ホストを使用することなく、人出力制御装置
単独でＩ１０インタフェースの試験を行うことができ、
試験が簡略かつ効率化し、また、中央制御部及び試験側
チャネルアダプタに格納されたプログラムに応じて、チ
ャネルアダプタに対する中央制御部及びチャネルの競合
動作やタイミングのずれ等の複雑なテストを容易に行い
得る。
タのＩ１０インタフェースの試験を行う場合に、他のチ
ャネルアダプタにチャネルの機能の擬似動作をさせるこ
とにより、ホストを使用することなく、人出力制御装置
単独でＩ１０インタフェースの試験を行うことができ、
試験が簡略かつ効率化し、また、中央制御部及び試験側
チャネルアダプタに格納されたプログラムに応じて、チ
ャネルアダプタに対する中央制御部及びチャネルの競合
動作やタイミングのずれ等の複雑なテストを容易に行い
得る。
第１図は本発明の一実施例を示す図、
第２図は本発明の一実施例の動作説明のためのフローチ
ャートである。 １・・・・・・被試験側チャネルアダプタ（ＣＡ）、１
−１・・・・・・メモ！Ｊ、１−２・・・・・・チャネ
ル制御部、１−３・・・・・・プロセッサ、ｌ−４・・
・・・・レジスタ（ＴＡＧＲ） 、１−５・・・・・・
レジスタ（ＢｕｓＲ） １−６・・・・・・マル
チプレクサ、１−７・・・・・・フリップフロップ（Ｆ
Ｆ） 、１−８’・・・・・バス制御部、 ２・・・・・・試験側チャネルアダプタ、２−１・・・
・・・試験プログラム（Ｂ）が格納されたメモリ、２−
２・・・・・・チャネル制御部、２−３・・・・・・プ
ロセッサ、２−４・・・・・・レジスタ（ＴＡＧＲ）
、２−５・・・・・・レジスタ（ＢＵＳＲ） 、２−６
・・・・・・マルチプレクサ、２−７・・・・・・フリ
ップフロップ（ＦＦ）、２−８・・・・・・バス制御部
、
ャートである。 １・・・・・・被試験側チャネルアダプタ（ＣＡ）、１
−１・・・・・・メモ！Ｊ、１−２・・・・・・チャネ
ル制御部、１−３・・・・・・プロセッサ、ｌ−４・・
・・・・レジスタ（ＴＡＧＲ） 、１−５・・・・・・
レジスタ（ＢｕｓＲ） １−６・・・・・・マル
チプレクサ、１−７・・・・・・フリップフロップ（Ｆ
Ｆ） 、１−８’・・・・・バス制御部、 ２・・・・・・試験側チャネルアダプタ、２−１・・・
・・・試験プログラム（Ｂ）が格納されたメモリ、２−
２・・・・・・チャネル制御部、２−３・・・・・・プ
ロセッサ、２−４・・・・・・レジスタ（ＴＡＧＲ）
、２−５・・・・・・レジスタ（ＢＵＳＲ） 、２−６
・・・・・・マルチプレクサ、２−７・・・・・・フリ
ップフロップ（ＦＦ）、２−８・・・・・・バス制御部
、
Claims (1)
- 【特許請求の範囲】 ホストのチャネルと接続するチャネルアダプタと、該チ
ャネルアダプタを制御する中央制御部及び運用を管理す
る監視装置を有し、チャネルを介してホストとデータ転
送を行う入出力制御装置に於いて 該入出力制御装置中には、複数台のチャネルアダプタを
設け、該各チャネルアダプタ中には前記監視装置の指示
により運用状態より診断状態に切り替わる機能を付与し
、かつ上記複数台のチャネルアダプタ中の任意の１台は
試験側チャネルアダプタとして、他の任意の１台は被試
験側チャネルアダプタとして、選択設定し得るよう構成
し、 中央制御部には被試験側チャネルアダプタを制御する第
一の試験プログラムを格納し実行する機能を設け、 試験側チャネルアダプタにはチャネルの機能を擬似する
第二の試験プログラムを格納し実行する機能及び被試験
チャネルアダプタに対してチャネルからの信号を擬似的
に発行する機能を設けたことを特徴とするチャネルアダ
プタの試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293695A JPH02140849A (ja) | 1988-11-22 | 1988-11-22 | チャネルアダプタの試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293695A JPH02140849A (ja) | 1988-11-22 | 1988-11-22 | チャネルアダプタの試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02140849A true JPH02140849A (ja) | 1990-05-30 |
Family
ID=17798042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63293695A Pending JPH02140849A (ja) | 1988-11-22 | 1988-11-22 | チャネルアダプタの試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02140849A (ja) |
-
1988
- 1988-11-22 JP JP63293695A patent/JPH02140849A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067496B1 (en) | Automatic test system | |
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPS60144851A (ja) | チヤネル制御装置 | |
| JPH02140849A (ja) | チャネルアダプタの試験方式 | |
| JPS61195408A (ja) | シ−ケンサ用モニタシステム | |
| JPS6310456B2 (ja) | ||
| JPS63177231A (ja) | 並列プログラムデバグ方式 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPH02730B2 (ja) | ||
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPH0319055A (ja) | データ転送装置 | |
| JPH0379738B2 (ja) | ||
| JPS6170681A (ja) | 分散プロセツサの診断装置 | |
| JPS584365B2 (ja) | リセツト制御システム | |
| JPS63228340A (ja) | デ−タ処理システムにおける制御装置の試験方式 | |
| JPH0273433A (ja) | データ転送装置 | |
| CN111143141A (zh) | 一种状态机设置方法及系统 | |
| JPH03228161A (ja) | 計算機システムのインタフェース制御方式 | |
| JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
| JPH02195460A (ja) | データ転送装置 | |
| JPS6393048A (ja) | 入出力装置の試験方式 | |
| JPS62196736A (ja) | 擬似障害発生方式 | |
| JPH03141403A (ja) | プログラマブルコントローラ | |
| JPS59121518A (ja) | 入出力制御装置診断方式 | |
| JPH01234944A (ja) | 多スレーブをもつマスタｃｐｕシステムの試験法 |