JPH02730B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、インタフエース変換装置に関し、特
に新しい処理装置と従来の入出力装置とを接続す
るためのインタフエース変換装置に関するもので
ある。

計算機システムにおいて、入出力装置、入出力
コントローラ等と入出力チヤネル等の本体とは、
入出力インタフエースにより結合される。大型シ
ステムの入出力装置では、例えばマイクロ・プロ
セツサ等のコントローラが内蔵されるか、あるい
は別に制御装置が設置されることにより、CPU
からすべて制御されることなく、独自に制御する
ことができる。これに対して、小型システムでは
CPUから内部インタフエースで入出力装置を直
接制御するのが通常である。

いま、ユーザが大型システムの入出力装置を用
いて小型システムのCPUに結合する場合、ある
いは小型システムの入出力装置を大型システムの
CPUに結合する場合等には、内部的インタフエ
ースのままでは結合することができないので、従
来よりインタフエース変換装置を用いて結合して
いる。

従来のインタフエース変換装置には、プログラ
ム制御によるものと、ハードウエア制御によるも
のとがあるが、前者はインタフエース変換装置と
して最も重要な要素であるスループツトが劣る欠
点を有し、後者はスループツトは改善されている
が金物量が増大する欠点を有している。

本発明の目的は、このような欠点を除去し、従
来からある入出力インタフエースによる入出力装
置を、新シリーズの処理装置のもとで結合するた
めに、コスト・パーフオマンスの高いインタフエ
ース変換装置を提供することにある。

本発明のインタフエース変換装置は、データお
よび該データの要求信号、応答信号を送受信する
ためのデータ転送制御回路、起動信号報告信号等
の処理を行う命令を格納するメモリ、該命令のシ
ーケンスを制御する回路、および該命令を実行し
てインタフエース信号をセツト、リセツトまたは
テストする手段を有することを特徴としている。

以下、本発明の実施例を、図面により説明す
る。

第１図は、本発明のインタフエース変換装置の
ブロツク構成図である。

本発明によるインタフエース変換装置は、大き
く３つのブロツクに分割され、その１つは、イン
タフエース制御レジスタ１１、アドレス・レジス
タ１２、入力データ・レジスタ１３、出力デー
タ・レジスタ１４の各レジスタと、EXATR信号
（レジスタ選択信号）１５、INBUS信号（入力バ
ス信号）１６、OUTBUS信号（出力バス信号）
１７、TRAP信号（分岐信号）１８、ACK信号
（確認信号）１９よりなるＢ側（処理装置側）イ
ンタフエース回路である。他の１つは、インタフ
エース制御ラツチ２１、INTAG信号（入力タグ
信号）２２、OUTTAG信号（出力タグ信号）２
３、BUSIN信号（バス入力信号）２４、
BUSOUT信号（バス出力信号）２５、SRVIN
信号（サービス入力信号）２６、SRVOUT信号
（サービス出力信号）２７よりなるＡ側（入出力
装置側）インタフエース回路である。また、残る
１つは、命令メモリ３２、シーケンス・コントロ
ーラ３１、テスト信号Ａ３３、テスト信号Ｂ３
６、セツト信号Ａ３４、およびセツト信号Ｂ３５
よりなる命令実行回路である。

入出力インタフエースの主な機能を大別する
と、１つのインタフエースに接続された複数の入
出力装置の中から１つを選択する動作と、入出力
装置にコマンドを与えて読取り、書込み、巻戻し
等の具体的動作を指示する起動動作と、入出力本
来の目的のためのデータの転送と、入出力動作の
終了に伴う入出力装置からの状態報告あるいは状
態変化の報告とに分けることができる。これらの
動作のうち、高速動作が要求されるのはデータ転
送であるため、本発明ではデータ転送をハードウ
エアにより処理することによつて速度を上げると
ともに、その他の起動、状態報告等の動作はプロ
グラムにより処理することによつて金物量を少く
している。

第１図の命令メモリ３２は、インタフエースの
制御に必要な命令を格納するメモリであり、また
シーケンス・コントローラ３１はテスト信号Ａ３
３およびテスト信号Ｂ３６による分岐条件によ
り、命令のアドレス分岐を実行し、また＋１加算
器により命令の実行アドレスを算出し、引続く命
令の実行アドレスを演算するものである。テスト
信号Ａ３３は、インタフエース制御ラツチ２１の
結果を命令のオペランドにもとづきテストを行い
表示する信号であり、またテスト信号Ｂ３６はイ
ンタフエース制御レジスタ１１の状態を命令のオ
ペランドにもとずきテストを行い表示する信号で
ある。セツト信号Ａ３４は、インタフエース制御
ラツチ２１を命令のオペランドにもとづきセツト
またはリセツトを指示する信号であり、セツト信
号Ｂ３５はインタフエース制御レジスタ１１を命
令のオペランドにもとづきセツトまたはリセツト
を指示する信号である。また、セツト信号Ｂ３５
は、アドレス・レジスタ１２にBUSIN信号２４
のアドレスを取込み、あるいはBUSOUT信号２
５にアドレス・レジスタ１２のデータを送出する
機能も遂行する。

第２図は、第１図におけるインタフエース制御
レジスタの周辺回路図である。

第２図において、インターフエース制御レジス
タ１１は８個のフリツプ・フロツプにより構成さ
れ、インタフエース制御レジスタ１１が
OUTBUS信号１７のデータを書き込むべきレジ
スタのアドレスを示すEXTAR信号１５により選
択されると、OUTBUS信号１７のデータがイン
タフエース制御レジスタ１１のフリツプ・フロツ
プに取込まれる。インタフエース制御レジスタ１
１の出力は、命令のオペランドによるテスト条件
Ｂ３８により結果がテストされ、結果が条件を満
しているならばテスト信号Ｂ３６が付勢される。
なお、３６１は、INI信号を示し、この信号は起
動を意味する。

すなわち、インタフエース制御レジスタ１１に
データが書込まれ、INI信号３６１に対応するフ
リツプ・フロツプがセツトされて、その出力INI
信号３６１がテスト条件Ｂ３８により選択される
と、テスト信号３６は付勢されることになる。

起動に際しては、前述のINI信号のセツトに先
立つて同じ方法でOUTBUS信号１７上のデータ
がレジスタ選択信号であるEXTAR信号１５によ
りアドレス・レジスタ１２が選択されると、アド
レス・レジスタ１２に起動アドレスとして書き込
まれ、また出力データ・レジスタ１４にコマンド
がそれぞれ書込まれる。

プログラムがINI信号３６１をテストすること
によりテスト信号Ｂ３６が付勢され、起動が検出
されると、セツト信号Ａ３４およびテスト信号Ａ
３３によりＡ側インタフエース回路を起動する。

第３図は、第１図におけるインタフエース制御
ラツチの周辺回路図である。

第３図において、インタフエース制御ラツチ２
１にはセツト信号Ａ３４が入力するとともに、
SELOUT信号（選択出力信号）２３１、
HLDOUT信号（保留出力信号）２３２、
ADROUT信号（アドレス出力信号）２３３、
CMDOUT信号（コマンド出力信号）２３４が出
力される。また、入出力側からは、ADRIN信号
（アドレス入力信号）２２１、およびSTAIN信
号（ステータ入力信号）２２２が入力する。

プログラムは、Ａ側インタフエースにより起動
を検出すると、セツト信号Ａ３４によりインタフ
エース制御ラツチ２１をセツトして、複数ある入
出力装置のうちデータ転送を起動する１つを選択
するために、SELOUT信号２３１および
HLDOUT信号２３２を格納する。これにより入
出力装置の選択が行われるが同時にプログラムは
セツト信号Ｂ３５によりBUSOUT信号２５上に
アドレスをのせ、またセツト信号Ａ３４によりイ
ンタフエース制御ラツチ２１をセツトして、
BUSOUT信号２５上に起動アドレスが付勢され
ていることを示すために、ADROUT信号２３３
を送出する。これにより入出力装置にアドレスが
送出されると、入出力装置はこのアドレスを受取
り、起動アドレスを正しく受け取つたことを示す
ADRIN信号２２１で応答する。

プログラムはテスト条件Ａ３７によりADRIN
信号２２１はテストすると、その結果テスト信号
Ａ３３が付勢される。

プログラムは、ADRIN信号２２１の応答を検
知すると、これをアドレスの受領とみなして、前
述と同じ手順でSELOUT信号２３１、
HLDOUT信号２３２およびADROUT信号２３
３をリセツトし、またBUSOUT信号２５上に対
するアドレス・レジスタ１２の送出を抑止する。
入出力装置は、ADRIN信号２２１をリセツトす
る。

プログラムは、ADRIN信号２２１のリセツト
をテスト信号Ａ３３により検知すると、引続き
BUSOUT信号２５に出力データ・レジスタ１４
上のコマンドを送出した上、BUSOUT信号２５
上にコマンドが付勢されていることを示す
OMDOUT信号２３４を送出する。入出力装置
は、CMDOUT信号２３４を受取るると、コマン
ドを正しく受け取つたことを示すSTAIN信号２
２２により応答する。

プログラムはSTAIN信号２２２を検出し、
BUSOUT信号２５上へのコマンドの送出を抑止
した上、CMDOUT信号２３４を落す。

入出力装置は、CMDOUT信号２３４がなくな
つたことによりSTAIN信号２２２を抑止するの
で、プログラムはこれを検出して一連の起動動作
を完了する。

以上の動作により、アドレス・レジスタ１２で
示されたＡ側インタフエースからのアドレスに対
応する入出力装置に対して、入出力装置の動作を
規定するコマンドが指示される。以上の起動動作
に引き続くデータの転送についてはマイクロプロ
グラムの処理の介在なしに実行される。即ち、第
１図に示されるようにデータの転送の制御に必要
なSRVIN，SRVOUTの信号は直接、入出力装
置と上位装置との間でやりとりが行なわれこれに
よつてBUSIN，BOSOUT上にのせられたデータ
が転送される。次に、第３図および第２図によ
り、データ転送動作のうちの受信動作について説
明する。

入出力装置は、起動された結果、データ転送を
起す必要があれば、データ転送のサービスを要求
するためにSRVIN信号２６を上げる。例えば、
受信動作の場合には、BUSIN信号２４上にデー
タが送出されてくる。BUSIN信号２４上に転送
データが付勢されていることを示す。SRVIN信
号２６によりBUSIN信号上のデータを入力デー
タ・レジスタ１３にセツトし、同時にＢ側インタ
フエースにサービス要求信号であるTRAP信号
１８を上げる。

上位装置は、TRAP信号１８を検出すると、
EXTAR信号１５にINBUS１６に入力データ・
レジスタ１３の内容を付勢することを要求するレ
ジスタ選択パターンを送出して入力データ・レジ
スタ１３の内容をINBUS信号１６を介して受取
る。その後、転送データを正しく受領したことを
示すACK信号１９により応答すると、ACK信号
１９は本インタフエース変換装置でデータ転送の
サービスの終了を示すSRVOUT信号２７となり
入出力装置に送出される。

なお、送信の場合も、受信の場合とデータの方
向が異なるが、同じハードウエアにより実施する
ことができるのは勿論である。

以上説明したように、本発明によれば、スルー
プツトに影響を及ぼさない起動動作や報告動作
は、複雑な処理をプログラム化してこれを実行す
ることにより、ハードウエアを低減することがで
き、また、データ転送動作は単純な論理のハード
ウエアで実現することにより高いスループツトを
確保できる利点がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すインタフエース
変換装置のブロツク構成図、第２図は第１図にお
けるＢ側インタフエース回路の詳細図、第３図は
第１図におけるＡ側インタフエース回路の詳細図
である。 １１：インタフエース制御レジスタ、１２：ア
ドレス・レジスタ、１３：入力データ・レジス
タ、１４：出力データ・レジスタ、２１：インタ
フエース制御ラツチ、３１：シーケンス・コント
ローラ、３２：命令メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 入出力装置と上位装置との間のデータの転送
   を制御するインタフエース変換装置において、 入力データレジスタと出力データレジスタと、 これらのそれぞれに接続されかつ前記入出力装
   置と前記上位装置とを接続する入力バス
   （BUSIN）及び出力バス（BUSOUT）と、 入力バス及び出力バスに接続されたアドレスレ
   ジスタと、 前記入出力装置に接続され前記入力バス及び出
   力バスにより伝送される情報の種別を示す信号の
   入出力を行なうインタフエース制御ラツチと、 前記アドレスレジスタ、コントロールレジスタ
   及びインタフエース制御ラツチへの情報のセツト
   及び読み取りを含む前記入出力装置のデータ転送
   の起動処理をマイクロプログラムに基づいて実行
   する制御部と、 入出力装置と上位装置とを直接接続し、入出力
   装置と上位装置のそれぞれが発生するデータの転
   送を制御する制御信号を伝搬する制御線
   （SRVIN，SRVOUT）とを有することを特徴と
   するインタフエース変換装置。