JPH02140926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02140926A JPH02140926A JP29507788A JP29507788A JPH02140926A JP H02140926 A JPH02140926 A JP H02140926A JP 29507788 A JP29507788 A JP 29507788A JP 29507788 A JP29507788 A JP 29507788A JP H02140926 A JPH02140926 A JP H02140926A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- metal wiring
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- 238000011109 contamination Methods 0.000 abstract description 5
- 238000000992 sputter etching Methods 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 229920000642 polymer Polymers 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101001015052 Zea mays Trypsin/factor XIIA inhibitor Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、多機能、集積化の為に多層配線構造を有する
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
［従来の技術］
従来、多層配線構造を持った半導体装置の製造方法は、
例えば第２図の如く、トランジスタや抵抗等の半導体素
子が作り込まれた半導体基板２１上のフィールド酸化１
１４２２を介して、素子からの電極取り出しの為にコン
タクトホールを開孔した後、０．５〜０．８Ｌ１ｍのＡ
１合金をスパッタリングしてから、フォトエツチングに
より所望形状にバクーニングし、第１の金属配！１２３
を形成した後、第１の層間絶縁膜として、４５０℃以下
の低温でＳ ｉ Ｈ４や有機シランと０＊、Ｎ＊Ｏある
いはオゾンを減圧下で気相反応させ約１．０μｍのシリ
コン酸化膜を成長させる（第２図（ａ））、次に第１の
金属配線２３の段差部にかかる第１の層間絶縁膜２４を
平坦化する為ＣＦ、、ＣＨＦＩやＣ＊Ｆｓガス等を用い
たドライエツチャーでエッチバックして側壁形成やスム
ージングし、あるいはＡｒ等でスパックエツチングしく
第２図（ｂ））、更に塗布ガラス膿２６を被着しアニー
ルし、もしくは直接筒２の層間絶縁膜を成長した後、フ
ォトエツチングによりスルーホールを開孔し、約１．０
ｕｍのＡ１合金をスパッタリングした後、フォトエツチ
ングし第２の金属配線２７として（第２図（ｃ））、そ
の後パシベーション膜を積層し、外部電極取り出し用の
パッド部を開孔している。
例えば第２図の如く、トランジスタや抵抗等の半導体素
子が作り込まれた半導体基板２１上のフィールド酸化１
１４２２を介して、素子からの電極取り出しの為にコン
タクトホールを開孔した後、０．５〜０．８Ｌ１ｍのＡ
１合金をスパッタリングしてから、フォトエツチングに
より所望形状にバクーニングし、第１の金属配！１２３
を形成した後、第１の層間絶縁膜として、４５０℃以下
の低温でＳ ｉ Ｈ４や有機シランと０＊、Ｎ＊Ｏある
いはオゾンを減圧下で気相反応させ約１．０μｍのシリ
コン酸化膜を成長させる（第２図（ａ））、次に第１の
金属配線２３の段差部にかかる第１の層間絶縁膜２４を
平坦化する為ＣＦ、、ＣＨＦＩやＣ＊Ｆｓガス等を用い
たドライエツチャーでエッチバックして側壁形成やスム
ージングし、あるいはＡｒ等でスパックエツチングしく
第２図（ｂ））、更に塗布ガラス膿２６を被着しアニー
ルし、もしくは直接筒２の層間絶縁膜を成長した後、フ
ォトエツチングによりスルーホールを開孔し、約１．０
ｕｍのＡ１合金をスパッタリングした後、フォトエツチ
ングし第２の金属配線２７として（第２図（ｃ））、そ
の後パシベーション膜を積層し、外部電極取り出し用の
パッド部を開孔している。
〔発明が解決しようとする課題１
しかしながら従来技術では、第１の層間絶縁膜２４を平
坦化の為に行なうドライエツチングやスパッタエツチン
グする最中に、シリコン酸化膜とガスの反応によりポリ
マー２５が生成され、特に段差側面や溝部には多く付着
する。この上に形成される塗布膜２６や第２の層間絶縁
膜の密着が悪く成長直後や後工程のストレス等で剥離や
クラックが発生していた。またこれらのコンタミネーシ
ョンに依って信頼性にも悪影響を及ぼしていた。シリコ
ン酸化膜をエッチバックした後処理として、０□プラズ
マによるポリマー除去も一般には試みられてもいるが、
効果はあまりない、また９０℃程度のＨ，ＳＯ２とＨ，
０２の混合液に浸漬すると除去されるものの、ウェハー
周辺やピンホールから第１の金属配線２３がエツチング
されてしまい、金属配線が形成されてからの処理には適
用出来ない。
坦化の為に行なうドライエツチングやスパッタエツチン
グする最中に、シリコン酸化膜とガスの反応によりポリ
マー２５が生成され、特に段差側面や溝部には多く付着
する。この上に形成される塗布膜２６や第２の層間絶縁
膜の密着が悪く成長直後や後工程のストレス等で剥離や
クラックが発生していた。またこれらのコンタミネーシ
ョンに依って信頼性にも悪影響を及ぼしていた。シリコ
ン酸化膜をエッチバックした後処理として、０□プラズ
マによるポリマー除去も一般には試みられてもいるが、
効果はあまりない、また９０℃程度のＨ，ＳＯ２とＨ，
０２の混合液に浸漬すると除去されるものの、ウェハー
周辺やピンホールから第１の金属配線２３がエツチング
されてしまい、金属配線が形成されてからの処理には適
用出来ない。
しかるに本発明は、かかる問題点を解決するもので、多
層配線を有する半導体装置の平坦化処理に伴う汚染を除
去し、微細多機能半導体装置の安定供給を図ると共に、
信頼性に伴う品質の向上を図ることを目的としたもので
ある。
層配線を有する半導体装置の平坦化処理に伴う汚染を除
去し、微細多機能半導体装置の安定供給を図ると共に、
信頼性に伴う品質の向上を図ることを目的としたもので
ある。
［課題を解決するための手段１
本発明の半導体装置の製造方法は、少なくとも、第１の
金属配線を形成後、第１の層間絶縁膜な積層させる工程
、該層間絶縁膜の所定膜厚をドライエツチングする工程
、オゾンガスを含む雰囲気中で熱処理する工程を経てか
ら気相成長もしくは塗布法による第２の層間絶縁膜を被
着する工科、スルーホールの開孔を行ない第２の金属配
線形成工程を有したことを特徴とする。
金属配線を形成後、第１の層間絶縁膜な積層させる工程
、該層間絶縁膜の所定膜厚をドライエツチングする工程
、オゾンガスを含む雰囲気中で熱処理する工程を経てか
ら気相成長もしくは塗布法による第２の層間絶縁膜を被
着する工科、スルーホールの開孔を行ない第２の金属配
線形成工程を有したことを特徴とする。
〔実 施 例）
以下本発明の一実施例を、第１図に基づいて詳細に説明
する。
する。
サブミクロンルールのＡＩ配線２層構造のＳｉゲートＣ
ＭＯ５半導体装置に適用した場合に於いて、トランジス
タや抵抗等の半導体素子が形成されたシリコン基板ｌｌ
上に１選択熱酸化や気相成長によるフィールド酸化膜１
２が形成され電極取り出し用のコンタクトホールを開孔
し、Ｃｕを０．５％程度含んだＡＩを約０．７μｍスパ
ッタリングし、フォトリソ後Ｃ１，ガスでドライエツチ
ングし、Ｊ’！小寸法が０．８〜１．２μｍでほぼ垂直
に側面が形成された第１の金属配線１３を施した０次に
第１の層間絶縁膜として、まず平行平板のプラズマ気相
成長装置により約３８０℃でＴＥ０１＜Ｓ ｉ （ＱＣ
，Ｈ，）４＞と０２をプラズマ反応させてシリコン酸化
膜を約１．０μｍ成長させた（第１図（ａ））、つぎに
ＣＦ、とＨｅガスをもちいた異方性ドライエツチャーに
より０．４μｍをエッチバックして平坦化した。このと
き表面に、ポリマー１５が付着する。（第１図（ｂ））
。続いてチャンバー内でウェハーを３００℃に加熱しな
がらオゾンを５〜６％含む０、ガスを流しなから６ｏｔ
ｏｒｒで６０秒処理し、ポリマーを１５除去した後（第
１図（ｃ）’） 、この上に塗布ガラス膜１６を形成し
て４００℃でアニールした。続いてスルーホールを形成
後、Ａ１合金を約１．０ａｍの厚みでスパッタリングし
てパターニングを行ない、第２の金属配線１７とした。
ＭＯ５半導体装置に適用した場合に於いて、トランジス
タや抵抗等の半導体素子が形成されたシリコン基板ｌｌ
上に１選択熱酸化や気相成長によるフィールド酸化膜１
２が形成され電極取り出し用のコンタクトホールを開孔
し、Ｃｕを０．５％程度含んだＡＩを約０．７μｍスパ
ッタリングし、フォトリソ後Ｃ１，ガスでドライエツチ
ングし、Ｊ’！小寸法が０．８〜１．２μｍでほぼ垂直
に側面が形成された第１の金属配線１３を施した０次に
第１の層間絶縁膜として、まず平行平板のプラズマ気相
成長装置により約３８０℃でＴＥ０１＜Ｓ ｉ （ＱＣ
，Ｈ，）４＞と０２をプラズマ反応させてシリコン酸化
膜を約１．０μｍ成長させた（第１図（ａ））、つぎに
ＣＦ、とＨｅガスをもちいた異方性ドライエツチャーに
より０．４μｍをエッチバックして平坦化した。このと
き表面に、ポリマー１５が付着する。（第１図（ｂ））
。続いてチャンバー内でウェハーを３００℃に加熱しな
がらオゾンを５〜６％含む０、ガスを流しなから６ｏｔ
ｏｒｒで６０秒処理し、ポリマーを１５除去した後（第
１図（ｃ）’） 、この上に塗布ガラス膜１６を形成し
て４００℃でアニールした。続いてスルーホールを形成
後、Ａ１合金を約１．０ａｍの厚みでスパッタリングし
てパターニングを行ない、第２の金属配線１７とした。
その後プラズマシリコン窒化膿を積層し、外部電極取り
出し用のバット部を開孔した。
出し用のバット部を開孔した。
このようにしてなる半導体装置は、第１の層間絶縁膜を
エッチバックした後、堆積したポリマーがオゾン処理に
より除去された為、従来のように塗布膜１６の剥離やク
ラックが皆無となり、品質上の長期信頼性も向上した。
エッチバックした後、堆積したポリマーがオゾン処理に
より除去された為、従来のように塗布膜１６の剥離やク
ラックが皆無となり、品質上の長期信頼性も向上した。
このポリマーの除去効果は、オゾン１度が２％程度から
ポリマーの除去効果が明確になり濃度が高い程除去速度
は大きく成る。又処理温度には敏感ではないが、２００
℃程度以上で金属配線やＰＮ接合に影響を与えない４５
０℃程度までの温度が適当である。又この第１の層間絶
縁膜の成長工程、エッチバック、オゾン処理は、高周波
平行平板電極を持つ同一チャンバーで、処理温度を３６
０〜４００℃に保って連続処理も行なってみたがポリマ
ーの除去は当然として、搬送による汚染やパーティクル
の問題もなくすことが出来た。
ポリマーの除去効果が明確になり濃度が高い程除去速度
は大きく成る。又処理温度には敏感ではないが、２００
℃程度以上で金属配線やＰＮ接合に影響を与えない４５
０℃程度までの温度が適当である。又この第１の層間絶
縁膜の成長工程、エッチバック、オゾン処理は、高周波
平行平板電極を持つ同一チャンバーで、処理温度を３６
０〜４００℃に保って連続処理も行なってみたがポリマ
ーの除去は当然として、搬送による汚染やパーティクル
の問題もなくすことが出来た。
エッチバックはＣＦ、とＨｅだけでなくＣｚＦ、、ＣＨ
Ｆ、と０□やＡｒのスパッタエツチングの時に生成され
るポリマーの除去にも効果があった。
Ｆ、と０□やＡｒのスパッタエツチングの時に生成され
るポリマーの除去にも効果があった。
又層間絶縁膜に用いる気相膜は、ＴＥＯＳと０２の反応
だけでなく、ＳｉＨ４とＮ２０や０□、ＴＥＯＳとオゾ
ンを用いたプラズマ反応や熱反応させたものでも良く、
又これらの複合膜も活用出来る。更に第２層間絶縁膜構
造としては。
だけでなく、ＳｉＨ４とＮ２０や０□、ＴＥＯＳとオゾ
ンを用いたプラズマ反応や熱反応させたものでも良く、
又これらの複合膜も活用出来る。更に第２層間絶縁膜構
造としては。
塗布ガラス膜か気相成長膜の単層だけでなく、これ等の
複合膜やエッチバックされた構造のものでも適用できる
。
複合膜やエッチバックされた構造のものでも適用できる
。
本発明は、ＭＯ５ＩＣに限らずバイポーラや０ＭＯ３及
びこれらを組み合わせたＩＣにも適用でき、この他多結
晶Ｓｉ同志あるいは、多結晶ＳｉとＡ１合金配線の層間
絶縁膜の形成にも応用が可能である。更に金属配線とし
ては、Ａ１合金に限られず、他金属、ケイ化物や半導体
物質でもよく、この他平坦化、コンタクトバリヤーの為
にＴ ｉ、Ｗ、Ｃｏ、Ｍｏ等の高融点金属あるいはやそ
の窒化物、ケイ化物および合金膜を積層化したものでも
応用可能である。
びこれらを組み合わせたＩＣにも適用でき、この他多結
晶Ｓｉ同志あるいは、多結晶ＳｉとＡ１合金配線の層間
絶縁膜の形成にも応用が可能である。更に金属配線とし
ては、Ａ１合金に限られず、他金属、ケイ化物や半導体
物質でもよく、この他平坦化、コンタクトバリヤーの為
にＴ ｉ、Ｗ、Ｃｏ、Ｍｏ等の高融点金属あるいはやそ
の窒化物、ケイ化物および合金膜を積層化したものでも
応用可能である。
〔発明の効果１
以上の様に本発明によれば、ＭＯ５ＬＳＩ等の層間絶縁
膜の平坦化をプラズマやスパッタエツチング行なった後
、オゾン処理を施してやることにより、汚染生成物を除
去し層間絶縁膜自身の品質に関わる特性を改善し信頼性
の向上がなされるもので、より集積化、多機能化された
半導体装置の供給に寄与出来るものである。
膜の平坦化をプラズマやスパッタエツチング行なった後
、オゾン処理を施してやることにより、汚染生成物を除
去し層間絶縁膜自身の品質に関わる特性を改善し信頼性
の向上がなされるもので、より集積化、多機能化された
半導体装置の供給に寄与出来るものである。
第１図（ａ）〜（ｄ）は、本発明による半導体装置の実
施例を示す概略断面図である。 第２図（ａ）〜（Ｃ）は、従来の半導体装置に係わる概
略断面図である。 ・半導体基板 ・フィールド酸化膜 ・第１の金属配線 ・第１の層間絶縁膜 ・ポリマー ・塗布ガラス膜 ・第２の金属配線 第１図（α） 第１図ｃｂ＋ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）第１図（Ｃ
） 第１図ｒｄ）
施例を示す概略断面図である。 第２図（ａ）〜（Ｃ）は、従来の半導体装置に係わる概
略断面図である。 ・半導体基板 ・フィールド酸化膜 ・第１の金属配線 ・第１の層間絶縁膜 ・ポリマー ・塗布ガラス膜 ・第２の金属配線 第１図（α） 第１図ｃｂ＋ 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）第１図（Ｃ
） 第１図ｒｄ）
Claims (1)
- 少なくとも、第１の金属配線を形成後、第１の層間絶縁
膜を積層させる工程、該層間絶縁膜の所定膜厚をドライ
エッチングする工程、オゾンガスを含む雰囲気中で熱処
理する工程を経てから気相成長もしくは塗布法による第
２の層間絶縁膜を被着する工程、スルーホールの開孔を
行ない第２の金属配線形成工程を有したことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29507788A JPH02140926A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29507788A JPH02140926A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02140926A true JPH02140926A (ja) | 1990-05-30 |
Family
ID=17816020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29507788A Pending JPH02140926A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02140926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7063992B2 (en) | 2003-08-08 | 2006-06-20 | Solid State Measurements, Inc. | Semiconductor substrate surface preparation using high temperature convection heating |
-
1988
- 1988-11-22 JP JP29507788A patent/JPH02140926A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7063992B2 (en) | 2003-08-08 | 2006-06-20 | Solid State Measurements, Inc. | Semiconductor substrate surface preparation using high temperature convection heating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JPS63170925A (ja) | 基板上に配線を形成する方法およびリフトオフ膜 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH10247686A (ja) | 多層配線形成法 | |
| JPH02140926A (ja) | 半導体装置の製造方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JPH02140927A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JP2795875B2 (ja) | 半導体装置の製造方法 | |
| JPS6113375B2 (ja) | ||
| JPH07321202A (ja) | 多層配線の形成方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0235731A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JP2730499B2 (ja) | 半導体装置の製造方法 | |
| JPH0327526A (ja) | 半導体集積回路装置の製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH0499325A (ja) | 半導体装置の製造方法 | |
| JPS63308315A (ja) | 半導体装置の製造方法 | |
| JPS63293859A (ja) | 半導体装置 |