JPH0327526A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0327526A
JPH0327526A JP16170089A JP16170089A JPH0327526A JP H0327526 A JPH0327526 A JP H0327526A JP 16170089 A JP16170089 A JP 16170089A JP 16170089 A JP16170089 A JP 16170089A JP H0327526 A JPH0327526 A JP H0327526A
Authority
JP
Japan
Prior art keywords
wiring
film
substrate
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16170089A
Other languages
English (en)
Inventor
Akiyoshi Maeda
明寿 前田
Toshitaka Shiobara
塩原 敏孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16170089A priority Critical patent/JPH0327526A/ja
Publication of JPH0327526A publication Critical patent/JPH0327526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法、特に多層配線
構造を有する半導体集積回路装置の製造方法に関する。
〔従来の技術〕
大規模半導体集積回路(LSI)の製造においては、高
密度,高速化の要求から多層配線構造が採用されている
。即ち、第一の配線金属膜上に層間絶縁膜を形威し、こ
の層間絶縁膜の一部にスルーホールとなる開口部を形威
した後、層間絶縁膜上に第二の配線金属膜を形威する。
以下必要に応して、層間絶縁膜と配線金属膜を交互に形
威し、多層配線構造にするものである。
通常、配線金属膜には、アル稟ニウムやアルミニウム合
金等が、層間絶縁膜には酸化シリコンや窒化シリコン等
が多用されている。また、多層配線構造の場合は、平坦
化を目的とするために、これらの絶縁膜の間にシリカフ
ィルム等の有機シリコン化合物を介在させ、あるいはシ
リコンボリイξドのような有機シリコン化合物を併用し
ている。
ところで、このような多層配線構造では、第n番目の配
線」−に層間絶縁膜を形威し、スルーホールを開口した
後、第n+1番目の配線金属膜を形成する際に、両配線
膜間のオーξツクコンタクトを良くする為に、次の方法
が用いられている。
即ち、先ず真空中でスパッタエッチングにより、第n番
目の配線金属膜表面のスルーホール部分の酸化物(金属
膜と大気中の酸素が反応して形威されたもの)や、スル
ーホール開口工程で、スルーホール部分に付着した反応
生成物(スルーホールのエッチング工程で付着し、その
後のレジスト除去工程でとりきれなかったもの)等を除
去した後、同一真空中で真空を破ることなく、第n+1
番L1の配線金属膜をスパッタリングにまり形戒ずる方
法である。
また、配線金属膜の下地段差部での被覆性を良くする為
に、通常スパッタリング直前、場合によってはスパッタ
リング中にも、150″C〜250゜C程度に基板力D
熱を行っている。
以上のように同一真空中でスバッタエッチング→基板加
熱→スパッタリングを行うことにより、多層配線膜間の
電気的接続をとっている。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の製造方法では、特に層間
絶縁膜として酸化シリコンや窒化シリコン等の絶縁膜に
シリカフィルム等の有機シリコン化合物を挾んだ場合、
あるいはシリコンボリイごド等の有機シリコン化合物を
併用した場合は、スルーホール開口部からのガス発生が
原因となって多層配線膜間のオーごツタコンタクトが不
安定になったり、スルーホール部での配線膜の変質を生
したりするという問題がある。
また、スルーホール部での配線膜の変質が生しる場合に
、有機シリコン化合物が層間絶縁膜の最上層にある場合
は、基板全面からガスが発生するために、層間絶縁膜上
の配線金属瞑の密着性も悪くなるという問題がある。
ここで、オーミックコンタクトが不安定になるのは、ス
パッタリング直前の基板加熱により、スルーホール開口
部の有機シリコン化合物から発生したガスがスルーホー
ル部での配線金属膜と再結合する為と推定される。
本発明はオーξツクコンタクトを安定かつ良好にし、ス
ルーホール部での配線膜の変質を防止した製造方法を提
供することを目的とする。
〔課題を解決するための手段〕
本発明の製造方法は、下側(n番目)の配線膜上に設け
た層間絶縁膜上に上側(n+1番目)の配線膜を形威す
るに際し、半導体基板を真空中で加熱した後スパッタエ
ッチングを行い、その後に上側配線膜の形成を行ってい
る。
〔作用〕
この製造方法では、スパッタエッチングの前に基板を加
熱してガス出しを行うため、スパッタエッチング後は下
側配線の表面を清浄に保持でき、上側配線とのコンタク
トを良好なものとする。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図(a)乃至(C)は本発明の第1実施例を製造工
程順に示す断面図であり、ここでは層間絶縁膜として酸
化シリコンにシリカフィルム等の有機シリコン化合物を
介在させた構造の例を示している。また、ここでは二層
配線構造(n−1)の場合を示している。
先ず、第1図(a)において、11はシリコン基板、1
2は例えば熱酸化により形威された酸化シIJコン、1
3は一層目配線でここではアルごニウム配線である。こ
の上にまずプラズマ化学気相成長法あるいはバイアスス
パッタ法により低温酸化シリコンl4を形威し、シリカ
フィルム等の有機シリコン化合物15を塗布、熱処理し
て平坦化を行う。このとき、必要に応じてエッチングバ
ックも行う。その後、この上に再び低温酸化シリコン1
6を形成して層間絶縁膜を形戒する。
ここで、低温酸化シリコン14.16はプラズマ化学気
相戒長法による低温窒化シリコンや低温酸化窒化シリコ
ンでもよい。
次に、第l図(b)のように、フォトリソグラフィ工程
により層間絶縁膜にスルーホール17を開口する。ここ
では等方性エッチングと異方性エッチングにより開口し
た例を示してある。このとき、一層目アル旦ニウム配線
l3の表面は大気中の酸素と反応してアルミニウム酸化
物l8になっている。また、スルーホール開口に反応性
イオンエッチング法を用いた場合、レジストとエッチン
グガスが反応してフッ化ポリマー等のような反応生威物
19がスルーホール周辺部に付着し、レジスト除去工程
でも完全にはとりきれず残ったままの状態になっている
次に、第1図( c. )のように、二層11の配線令
属膜をスパッタリングする前に、真空に引いたチャンハ
ー内で、まず基板加熱を行い、基板温度を150゜C〜
200″C位にして数分間保温する。これにヨリスルー
ホール開口部17での有機シリコン化合物15からガス
出しを行う。次にチャンハー内を真空引きした後、アル
ゴンのような不活性ガスを導入し、2mTorr〜6m
Torrの圧力下で高周波放電させスパッタエッチング
を行い、スルーホール開口部17のアルξニウム酸化物
18や反応生戒物l9を除去する。
その次に、一度チャンバー内を真空引きした後、再びア
ルゴンのような不活性ガスを導入し、2〜10mTor
r程度の圧力下で放電させ、スパッタリングにより二層
目の配線金属膜としてのアルミニウム膜20を被着する
。このとき下地段部での被覆度を良くする為に、必要に
応してスパッタリング直前に再度基板加熱を行い、基板
温度を150゜C〜250゜C程度にする。
なお、この実施例では最初に行うガス出しの為の基板加
熱とスパッタエッチング,スパッタリングを同一のチャ
ンバーで行う場合の例を示したが、それぞれ独立した排
気装置を持つ異なるチャンバーで行うようにしてもよい
。また、最初に行うガス出しの為の基板加熱は、例えば
スバッタエッチングを行うチャンバーにて不活性ガスの
雰囲気下で行ってもよいが、真空中で行う方がガス出し
の効果は高い。このようにして最初に基板加熱をしてガ
ス出しを十分行う為、スパッタエッチング後はスルーホ
ール部の一層目アルミニウム配線13の表面は清浄に保
たれ、その結果安定したオーくックコンタクトが得られ
る。また、後工程の熱処理でスルーホール部の有機シリ
コン化合物から、ガスが出ることもなくなり、それによ
る配線膜の変質等も防止することができる。
なお、反応生威物19の量が多いと、スパソタエッチン
グでは完全に除去することはできないので、反応性イオ
ンエッチングでスルーホールを開口する場合は、反応生
戒物をできるだけ抑制できるよう条件を最適化しなけれ
ばならない。
また、三層配線以上の多層配線(n≧2)の場合は、さ
らに層間絶縁膜形戒、スルーホール1;旧]後、基板加
熱→スパッタエッチング→配線金属膜スパッタリングを
同様にして繰り返せばよい。
以上のようにして、オー≧ツクコンタク1〜が良好で、
かつスルーホール部での配線膜の変質がない多層配線を
形成することが可能である。
第2図(a)乃至(()は本発明の第2実施例を工程順
に示す断面図であり、層間絶縁膜としてシリコンポリイ
ミド等の有機シリコン化合物と酸化窒化シリコンを二層
にして用いた場合で、しかも三層配線構造(n=2)に
適用した場合について示している。
先ず、第2図(a)のように、第1実施例と全く同様に
して二層目アルミニウム配線20を形成した後、この上
にまずプラズマ化学気相戒長法により低温酸化窒化シリ
コン21を形威し、シリコンポリイごド等の厚膜化がで
きる有機シリコン化合物22を塗布,熱処理して平坦化
を行い、層間絶縁膜とする。
ここで、低温酸化窒化シリコン21はプラズマ化学気相
戒長法による低温窒化シリコンや、同法もしくはハイア
ススパッタ法による低温酸化シリコンでもよい。
次に、第2図(b)のように、フォトリソグラフィ工程
を通して層間絶縁膜にスルーホール23を開口する。こ
こでは、エッチングのマスクは低温酸化窒化シリコン等
を用いて行い、等方性エッチングと異方性エッチングに
より二段階に開口した例を示してある。なお、マスクの
低温酸化窒化シリコンは二段階目のエッチングで除去さ
れる。
また、二層目アルξニウム配線20の表面がアルミニウ
ム酸化物24になっているのは、第1実施例と同様であ
るが、本実施例ではスルーホール開9 10 口時のエッチングマスクにレジストを用いていないので
、第1実施例のような反応生戒物は殆ど生じない。
次に、第2図(c)のように、第1実施例と同様に、基
板加熱→スパッタエッチング→スパッタリングにより三
層目の配線金属膜としてチタン・白金膜25を被着する
。この場合は、シリコンポリイミド等の有機シリコン化
合物22が基板全面に露出しているので、ガス出しの為
の基板加熱は十分行う必要がある。また、被着金属の膜
質を安定化させる為に基板加熱,スバッタエッチング,
スパッタリングをそれぞれ独立した排気装置を持つ異な
るチャンバーで行う方が望ましい。スパッタエッチング
,スパッタリングの方法は、第1実施例と全く同様であ
る。
この後、例えばメッキ法により、チタン・白金膜25の
上に金26をメッキし、これをマスクとして反応性イオ
ンエッチングあるいはイオン貴リングを行い、三層目チ
タン・白金・金配線27を形成する。
以上のようにして、オー≧ツクコンタクトが良好で、か
つスルーホール部での配線膜の変質がない多層配線を形
成することが可能である。
〔発明の効果〕
以上説明したように本発明は、層間!!!!縁膜上に上
側の配線膜を形威するに際し、半導体基板を真空中で加
熱した後にスバツタエッヂングを行い、かつその後に上
側配線膜の形成を行っているので、スパッタエッチング
後は下側配線の表面を清浄に保持でき、上側配線とのコ
ンタクトを安定かつ良好なものとし、かつスルーホール
部での配線膜の変質を防止して歩留,信頼性の高い半導
体集積回路装置を製造することができる。
【図面の簡単な説明】
第l図(a)乃至(C)は本発明の第1実施例を製造工
程順に示す断面図、第2図(a)乃至(C)は本発明の
第2実施例を製造工程順に示す断面図である。 11・・・シリコン基板、l2・・・酸化シリコン、1
3・・・一層目アル稟ニウム配線、l4・・・低温酸化
1l l2 シリコン、15・・・有機シリコン化合物、16・・・
低温酸化シリコン、17・・・スルーホール、18・・
・アルξニウム酸化物、19・・・反応生戒物、20・
・・層目アルξニウム配線、2l・・・低温酸化窒化シ
リコン、22・・・有機シリコン化合物、23・・・ス
ルーホール、24・・・アルミニウム酸化物、25・・
・チタン・白金膜、26・・・メッキ金、27・・・三
層目チタン・白金・金配線。 13 −185−

Claims (1)

    【特許請求の範囲】
  1. 1、半導体基板の上に第n番目の配線を形成した後、こ
    の配線上に有機シリコン化合物を少なくとも1層含んだ
    絶縁膜を層間絶縁膜として形成する工程と、この層間絶
    縁膜の一部に前記第n番目の配線の表面に達する開口部
    を形成する工程と、この開口部を含む前記層間絶縁膜上
    に第n番目の配線と電気的に接続される第n+1番目の
    配線膜を形成する工程とを含み、前記n+1番目の配線
    膜の形成に際しては、半導体基板を真空中で加熱した後
    スパッタエッチングを行い、その後に第n+1番目の配
    線膜を形成することを特徴とする半導体集積回路装置の
    製造方法。
JP16170089A 1989-06-23 1989-06-23 半導体集積回路装置の製造方法 Pending JPH0327526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16170089A JPH0327526A (ja) 1989-06-23 1989-06-23 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16170089A JPH0327526A (ja) 1989-06-23 1989-06-23 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0327526A true JPH0327526A (ja) 1991-02-05

Family

ID=15740206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16170089A Pending JPH0327526A (ja) 1989-06-23 1989-06-23 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0327526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114236A (en) * 1996-10-17 2000-09-05 Nec Corporation Process for production of semiconductor device having an insulating film of low dielectric constant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device
JPS6235645A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体装置とその製造法
JPH01154536A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device
JPS6235645A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体装置とその製造法
JPH01154536A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114236A (en) * 1996-10-17 2000-09-05 Nec Corporation Process for production of semiconductor device having an insulating film of low dielectric constant

Similar Documents

Publication Publication Date Title
JPS63301548A (ja) 半導体装置の製造方法
JPH02125447A (ja) 半導体装置およびその製造方法
JPH0982802A (ja) 半導体装置の製造方法
JPH0327526A (ja) 半導体集積回路装置の製造方法
JPS5910064B2 (ja) 多層配線構造の製造方法
JPS61214538A (ja) 配線構造体の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JPH01100946A (ja) 半導体装置の製造方法
JP3592209B2 (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH04237130A (ja) 集積回路装置の製造方法
JPH04171745A (ja) 集積回路装置の製造方法
JPH065722A (ja) 半導体集積回路装置の製造方法
JPH0536839A (ja) 半導体装置の製造方法
JPH04132221A (ja) 半導体集積回路の製造方法
JPH03171758A (ja) 半導体装置及びその製造方法
JPH02260535A (ja) 半導体装置の製造方法
JPH036045A (ja) 半導体装置の製造方法
JP4207284B2 (ja) 半導体装置の製造方法
JPS63308315A (ja) 半導体装置の製造方法
JP2730499B2 (ja) 半導体装置の製造方法
JPH06177255A (ja) 半導体集積回路装置の製造方法
JP2004266066A (ja) Cvd装置、半導体装置及びその製造方法
JPS63293859A (ja) 半導体装置
JPH02140927A (ja) 半導体装置の製造方法