JPH02141009A - Sampling phase detector - Google Patents
Sampling phase detectorInfo
- Publication number
- JPH02141009A JPH02141009A JP29245888A JP29245888A JPH02141009A JP H02141009 A JPH02141009 A JP H02141009A JP 29245888 A JP29245888 A JP 29245888A JP 29245888 A JP29245888 A JP 29245888A JP H02141009 A JPH02141009 A JP H02141009A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- effect transistor
- input
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波帝位相同期発振器に使用されるサン
プリング位相検波器において、これをガリウムひ素基板
上にモノリシック集積回路化することを可能とする回路
構成に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is a sampling phase detector used in a microwave imperial phase-locked oscillator, and enables the monolithic integrated circuit on a gallium arsenide substrate. Regarding circuit configuration.
従来のサンプリング位相検波器を第3図に示す。 A conventional sampling phase detector is shown in FIG.
即ち、端子1と2の間に加えられた低周波の基準信号は
トランス8ft介してステ、プリカバリダイオード3に
より基準信号に同期した幅の狭いノ’?ルスに変換され
る。これを制御信号としてショットキーバリヤダイオー
ド4#5をスイッチング動作させて、端子6より入力さ
れたマイクロ波をサンプリングし、基準信号の位相とマ
イクロ波の位相の差に対応した電圧を端子7から取シ出
す。That is, the low frequency reference signal applied between terminals 1 and 2 is passed through an 8ft transformer to a narrow node synchronized with the reference signal by a pre-recovery diode 3. converted to Luz. Using this as a control signal, Schottky barrier diode 4#5 is operated to switch, the microwave input from terminal 6 is sampled, and a voltage corresponding to the difference between the phase of the reference signal and the microwave is taken from terminal 7. Put it out.
しかしながら、このような従来の構成では以下に示すよ
うな問題点があったために、サンプリング位相検波器を
ガリウムひ素基板上にモノリシ。However, this conventional configuration had the following problems, so the sampling phase detector was monolithically mounted on a gallium arsenide substrate.
り集積回路化することが困難であった。Therefore, it was difficult to make it into an integrated circuit.
■ シリコンのステップリカバリダイオードが必要であ
る。ステップリカバリダイオードの材料として現在、実
用に供しているのはシリコンのみであシ、ガリウムひ素
はない。■ A silicon step recovery diode is required. Currently, only silicon is used as a material for step recovery diodes; gallium arsenide is not used.
■ トランスが必要である。制御信号は、トランスを用
いて正および負の2つのノ臂ルスを発生させる必要があ
る。正のみ′または負のみのノ4ルスでは出力に制御信
号のスノ臂イクが現れる。■ A transformer is required. The control signal requires the use of a transformer to generate two positive and negative pulses. In the case of only positive or only negative pulses, the control signal's peak appears in the output.
■ ステ、プリカバリダイオード全動作させるために基
準信号の入力電力は、数十〜百mW程度と大きくしなけ
ればならない。このような大きな入力電力は熱発生源を
作ることとな)、集積回路化に不適当である。(2) In order to fully operate the step and pre-recovery diodes, the input power of the reference signal must be large, on the order of tens to hundreds of mW. Such large input power creates a heat source) and is unsuitable for integrated circuit implementation.
そこで1本発明の目的は上記問題点を解決し、ガリウム
ひ素基板上にモノリシック集積回路化し得るサンプリン
グ位相検波器を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems and provide a sampling phase detector that can be monolithically integrated on a gallium arsenide substrate.
本発明サンプリング位相検波器は上記目的を達成するた
めに、低周波の正弦波信号を振幅制限回路と遅延回路と
AND r −)によって幅が狭くかつ鋭いパルス七作
シ、この/4’ルスを制御信号として電界効果トランジ
スタ全スイッチングさせマイクロ波をサンプリングする
ことを特徴とする。これは、以下のような特徴をもつ。In order to achieve the above object, the sampling phase detector of the present invention converts a low-frequency sine wave signal into a narrow and sharp pulse by using an amplitude limiting circuit, a delay circuit, and an AND r -). It is characterized by sampling microwaves by switching all field effect transistors as a control signal. This has the following characteristics.
■ 振幅制限回路、遅延回路、ANDゲートおよびスイ
ッチングのための電界効果トランジスタはすべてガリウ
ムひ素によって構成することができる。(2) Amplitude limiting circuits, delay circuits, AND gates, and field effect transistors for switching can all be constructed of gallium arsenide.
■ スイッチングの制御信号は電界効果トランジスタの
ゲートに入力される。この時、ゲート・ソース間あるい
はゲート・ドレイン間には電流が流れないために出力に
は制御信号のスノ母イクは現れない。■ The switching control signal is input to the gate of the field effect transistor. At this time, since no current flows between the gate and source or between the gate and drain, no peak of the control signal appears in the output.
■ 振幅制限回路を電界効果トランジスタを使って構成
した時には、基準信号を電界効果トランジスタのゲート
に入力することにより、その入力電力はナノワット程度
ときわめて小さくすることができる。(2) When the amplitude limiting circuit is configured using field effect transistors, the input power can be extremely small, on the order of nanowatts, by inputting the reference signal to the gate of the field effect transistor.
第1図は、本発明の一実施例である。 FIG. 1 shows one embodiment of the present invention.
FETは電界効果トランジスタ、vDDはドレインバイ
アス用電源、vGOはゲートバイアス用電源、CBは高
周波バイパスコンデンサ、ccは結合コンデンサ、Rは
電界効果トランジスタのff−)を接地電位に保つため
の高抵抗、R1は電界効果トランジスタ4のグー) ”
i V、、の電位に保つ之めの高抵抗、R2は電界効果
トランジスタ4のソースを接地電位に保つための高抵抗
である。破線に囲まれ九部分A−Dはそれぞれ一段の増
幅回路でめシ、破線に囲まれた部分EはANDf−1で
ある。FET is a field effect transistor, vDD is a drain bias power supply, vGO is a gate bias power supply, CB is a high frequency bypass capacitor, cc is a coupling capacitor, R is a high resistance to keep the field effect transistor ff-) at ground potential, R1 is the goo of field effect transistor 4)
The high resistance R2 for keeping the potential at iV, , is a high resistance for keeping the source of the field effect transistor 4 at the ground potential. The nine sections A to D surrounded by the broken line are each a single-stage amplifier circuit, and the section E surrounded by the broken line is an ANDf-1.
この回路の動作fc第2図を参照しながら説明をする。The operation of this circuit fc will be explained with reference to FIG.
入力端子IN1に例えば周波数が250 MHzの正弦
波基準信号が入力されると、AおよびBの2段の増幅回
路により飽和させられ立ち上がルが鋭くなる。ここでは
、増幅回路を多段につなぐことによって、正弦波信号を
方形波信号に変える振幅制限回路全構成している。この
出力信号(第2図■〕がANDゲートの11番に入力さ
れる。また増幅回路A)C−+Dを過つ比信号は第2図
■の信号より遅延させられて第2図■のようになる。こ
の信号がANDゲートEの12番に入力される。この結
果。When a sine wave reference signal having a frequency of, for example, 250 MHz is input to the input terminal IN1, it is saturated by the two-stage amplifier circuits A and B, and the rising edge becomes sharp. Here, the entire amplitude limiting circuit that converts a sine wave signal into a square wave signal is constructed by connecting amplifier circuits in multiple stages. This output signal (Fig. 2 ■) is input to AND gate No. 11. Also, the ratio signal passing through the amplifier circuit A) C-+D is delayed from the signal shown in Fig. 2 ■. It becomes like this. This signal is input to AND gate E at number 12. As a result.
第2図■のような幅が狭くかつ鋭い・臂ルスヲ駒ゲート
Eの13番から得ることができる。このノ4ルスの周波
数は250 MEtzである。このノ9ルスは電源v0
゜の値を適当に選ぶことにより電界効果トランジスタの
しきい値電圧v、全通過させるようにできる。これが電
界効果トランジスタ14のゲートに入力される。電界効
果トランジスタ14のドレインにはマイクロ波入力端子
工N2が設けられておシ、ここから入力された第2図■
のようなマイクロ波は、上記のパルスによるスイッチン
グ動作によって第2図■のようにサンプリングされる。It can be obtained from number 13 of the narrow and sharp armpit wokoma gate E as shown in Figure 2 (■). The frequency of this noise is 250 MEtz. This No9rus is a power supply v0
By appropriately selecting the value of .degree., it is possible to pass the entire threshold voltage v of the field effect transistor. This is input to the gate of the field effect transistor 14. A microwave input terminal N2 is provided at the drain of the field effect transistor 14, and the input terminal N2 is inputted from here as shown in FIG.
The microwave is sampled as shown in FIG. 2 by the switching operation using the pulses described above.
これをコンデンサ15によって積分した位相検波出力が
出力端子OUTから取り出される。A phase detection output obtained by integrating this by a capacitor 15 is taken out from an output terminal OUT.
上記のような構成にすれば、サンプリング位相検波器に
トランスやステップリカバリダイオードは不要である。With the above configuration, the sampling phase detector does not require a transformer or a step recovery diode.
以上説明した様に本発明によれば、トランスやステ、プ
リカバリダイオード全便わずに、またナノワット程度の
基準信号でマイクロ波をサンプリングするために回路全
体をガリウムひ素基板上でモノリシ、り集積回路にする
ことが可能となる。As explained above, according to the present invention, the entire circuit is monolithically integrated on a gallium arsenide substrate in order to sample microwaves with a reference signal of about nanowatts without using any transformers, steppers, or pre-recovery diodes. It becomes possible to
これは位相同期8振回路の小形化に有効である。This is effective for downsizing the phase-locked 8-oscillation circuit.
第11には本発明サンプリング位相検波器の一実施例を
示す構成因、第2図は第1図の回路を説明するための信
号波形図、第3図は従来のサンプリング位相検波器を示
す回路図である。
FET :電界効果トランジスタ、IN、:正弦波基準
信号入力端子、IN2:マイクロ波入力端子、OUT
:位相検波出力端子s VDD ニドレインバイアス用
電源、Vog :ブートバイアス用型源、Cs:高周波
バイパスコンデンサ、Cc:結合コンデンサ、R:ゲー
トを接地電位に保つための高抵抗、R4:電界効果トラ
ンジスタJ4のゲートをV。。の電位に保つための高抵
抗、R2:電界効果トランジスタ14のソースを接地電
位に保つための高抵抗。
第
図Figure 11 shows the components of an embodiment of the sampling phase detector of the present invention, Figure 2 is a signal waveform diagram for explaining the circuit in Figure 1, and Figure 3 is a circuit showing a conventional sampling phase detector. It is a diagram. FET: Field effect transistor, IN,: Sine wave reference signal input terminal, IN2: Microwave input terminal, OUT
: Phase detection output terminal s VDD Power supply for Nidrain bias, Vog : Type source for boot bias, Cs: High frequency bypass capacitor, Cc: Coupling capacitor, R: High resistance to keep the gate at ground potential, R4: Field effect transistor V the gate of J4. . R2: High resistance to keep the source of the field effect transistor 14 at ground potential. Diagram
Claims (1)
ンジスタを備え、振幅制限回路の入力端子には正弦波の
基準信号が入力され、振幅制限回路の出力は2つに分岐
し、一方はANDゲートに入力され、もう一方は遅延回
路に入力されて、遅延回路の出力はANDゲートの他方
の端子に入力され、ANDゲートの出力は電界効果トラ
ンジスタのゲートに入力され、ドレインもしくはソース
のどちらか一方にマイクロ波が入力されて他方より基準
信号とマイクロ波信号との位相差に対応した電圧を取り
出すことを特徴とするサンプリング位相検波器。Equipped with an amplitude limiting circuit, a delay circuit, an AND gate, and a field effect transistor, a sine wave reference signal is input to the input terminal of the amplitude limiting circuit, and the output of the amplitude limiting circuit is branched into two, one of which is connected to the AND gate. The output of the delay circuit is input to the other terminal of the AND gate, the output of the AND gate is input to the gate of the field effect transistor, and the output of the AND gate is input to either the drain or the source. A sampling phase detector characterized in that a microwave is inputted and a voltage corresponding to a phase difference between a reference signal and a microwave signal is extracted from the other side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245888A JPH02141009A (en) | 1988-11-21 | 1988-11-21 | Sampling phase detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245888A JPH02141009A (en) | 1988-11-21 | 1988-11-21 | Sampling phase detector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141009A true JPH02141009A (en) | 1990-05-30 |
Family
ID=17782064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29245888A Pending JPH02141009A (en) | 1988-11-21 | 1988-11-21 | Sampling phase detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141009A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175737A (en) * | 1991-10-31 | 1993-07-13 | Nec Corp | Sample-and-hold type phase comparator circuit |
| EP1313224A3 (en) * | 2001-11-16 | 2004-01-28 | Alps Electric Co., Ltd. | Analog phase locked oscillator |
-
1988
- 1988-11-21 JP JP29245888A patent/JPH02141009A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175737A (en) * | 1991-10-31 | 1993-07-13 | Nec Corp | Sample-and-hold type phase comparator circuit |
| EP1313224A3 (en) * | 2001-11-16 | 2004-01-28 | Alps Electric Co., Ltd. | Analog phase locked oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (en) | Ripple-free phase detector using two sample-and-hold circuit | |
| US4675617A (en) | Stable voltage controlled oscillator | |
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| EP0529836A1 (en) | Integrating phase detector | |
| US6157263A (en) | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure | |
| US6850106B1 (en) | Voltage controlled oscillator delay cell | |
| JPS62234415A (en) | High speed switching charge pump | |
| US4282496A (en) | Starting circuit for low power oscillator circuit | |
| JPS5855685B2 (en) | Zoufuku Cairo | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| US5239455A (en) | Charge pump circuit | |
| US4705967A (en) | Multifunction floating FET circuit | |
| US5805029A (en) | Digitally adjustable crystal oscillator with a monolithic integrated oscillator circuit | |
| JPS62114325A (en) | gate circuit | |
| US3487320A (en) | Biased bridge coupled bipolar amplifier | |
| US8085067B1 (en) | Differential-to-single ended signal converter circuit and method | |
| US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
| US5936475A (en) | High-speed ring oscillator | |
| US4692717A (en) | Voltage controlled oscillator with high speed current switching | |
| US5461304A (en) | Switchable current source circuit and phase detector configuration having such a circuit | |
| KR930015362A (en) | Reset gate for phase detector in phase locked loop | |
| US2966632A (en) | Multistage semi-conductor signal translating circuits | |
| US4370569A (en) | Integratable single pulse circuit | |
| KR940006327A (en) | Power supply circuit | |
| US4642489A (en) | Sampled data amplitude linear phase detector |