JPH02141009A - サンプリング位相検波器 - Google Patents
サンプリング位相検波器Info
- Publication number
- JPH02141009A JPH02141009A JP29245888A JP29245888A JPH02141009A JP H02141009 A JPH02141009 A JP H02141009A JP 29245888 A JP29245888 A JP 29245888A JP 29245888 A JP29245888 A JP 29245888A JP H02141009 A JPH02141009 A JP H02141009A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- effect transistor
- input
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波帝位相同期発振器に使用されるサン
プリング位相検波器において、これをガリウムひ素基板
上にモノリシック集積回路化することを可能とする回路
構成に関する。
プリング位相検波器において、これをガリウムひ素基板
上にモノリシック集積回路化することを可能とする回路
構成に関する。
従来のサンプリング位相検波器を第３図に示す。
即ち、端子１と２の間に加えられた低周波の基準信号は
トランス８ｆｔ介してステ、プリカバリダイオード３に
より基準信号に同期した幅の狭いノ’？ルスに変換され
る。これを制御信号としてショットキーバリヤダイオー
ド４＃５をスイッチング動作させて、端子６より入力さ
れたマイクロ波をサンプリングし、基準信号の位相とマ
イクロ波の位相の差に対応した電圧を端子７から取シ出
す。
トランス８ｆｔ介してステ、プリカバリダイオード３に
より基準信号に同期した幅の狭いノ’？ルスに変換され
る。これを制御信号としてショットキーバリヤダイオー
ド４＃５をスイッチング動作させて、端子６より入力さ
れたマイクロ波をサンプリングし、基準信号の位相とマ
イクロ波の位相の差に対応した電圧を端子７から取シ出
す。
しかしながら、このような従来の構成では以下に示すよ
うな問題点があったために、サンプリング位相検波器を
ガリウムひ素基板上にモノリシ。
うな問題点があったために、サンプリング位相検波器を
ガリウムひ素基板上にモノリシ。
り集積回路化することが困難であった。
■ シリコンのステップリカバリダイオードが必要であ
る。ステップリカバリダイオードの材料として現在、実
用に供しているのはシリコンのみであシ、ガリウムひ素
はない。
る。ステップリカバリダイオードの材料として現在、実
用に供しているのはシリコンのみであシ、ガリウムひ素
はない。
■ トランスが必要である。制御信号は、トランスを用
いて正および負の２つのノ臂ルスを発生させる必要があ
る。正のみ′または負のみのノ４ルスでは出力に制御信
号のスノ臂イクが現れる。
いて正および負の２つのノ臂ルスを発生させる必要があ
る。正のみ′または負のみのノ４ルスでは出力に制御信
号のスノ臂イクが現れる。
■ ステ、プリカバリダイオード全動作させるために基
準信号の入力電力は、数十〜百ｍＷ程度と大きくしなけ
ればならない。このような大きな入力電力は熱発生源を
作ることとな）、集積回路化に不適当である。
準信号の入力電力は、数十〜百ｍＷ程度と大きくしなけ
ればならない。このような大きな入力電力は熱発生源を
作ることとな）、集積回路化に不適当である。
そこで１本発明の目的は上記問題点を解決し、ガリウム
ひ素基板上にモノリシック集積回路化し得るサンプリン
グ位相検波器を提供することにある。
ひ素基板上にモノリシック集積回路化し得るサンプリン
グ位相検波器を提供することにある。
本発明サンプリング位相検波器は上記目的を達成するた
めに、低周波の正弦波信号を振幅制限回路と遅延回路と
ＡＮＤ ｒ −）によって幅が狭くかつ鋭いパルス七作
シ、この／４’ルスを制御信号として電界効果トランジ
スタ全スイッチングさせマイクロ波をサンプリングする
ことを特徴とする。これは、以下のような特徴をもつ。
めに、低周波の正弦波信号を振幅制限回路と遅延回路と
ＡＮＤ ｒ −）によって幅が狭くかつ鋭いパルス七作
シ、この／４’ルスを制御信号として電界効果トランジ
スタ全スイッチングさせマイクロ波をサンプリングする
ことを特徴とする。これは、以下のような特徴をもつ。
■ 振幅制限回路、遅延回路、ＡＮＤゲートおよびスイ
ッチングのための電界効果トランジスタはすべてガリウ
ムひ素によって構成することができる。
ッチングのための電界効果トランジスタはすべてガリウ
ムひ素によって構成することができる。
■ スイッチングの制御信号は電界効果トランジスタの
ゲートに入力される。この時、ゲート・ソース間あるい
はゲート・ドレイン間には電流が流れないために出力に
は制御信号のスノ母イクは現れない。
ゲートに入力される。この時、ゲート・ソース間あるい
はゲート・ドレイン間には電流が流れないために出力に
は制御信号のスノ母イクは現れない。
■ 振幅制限回路を電界効果トランジスタを使って構成
した時には、基準信号を電界効果トランジスタのゲート
に入力することにより、その入力電力はナノワット程度
ときわめて小さくすることができる。
した時には、基準信号を電界効果トランジスタのゲート
に入力することにより、その入力電力はナノワット程度
ときわめて小さくすることができる。
第１図は、本発明の一実施例である。
ＦＥＴは電界効果トランジスタ、ｖＤＤはドレインバイ
アス用電源、ｖＧＯはゲートバイアス用電源、ＣＢは高
周波バイパスコンデンサ、ｃｃは結合コンデンサ、Ｒは
電界効果トランジスタのｆｆ−）を接地電位に保つため
の高抵抗、Ｒ１は電界効果トランジスタ４のグー） ”
ｉ Ｖ、、の電位に保つ之めの高抵抗、Ｒ２は電界効果
トランジスタ４のソースを接地電位に保つための高抵抗
である。破線に囲まれ九部分Ａ−Ｄはそれぞれ一段の増
幅回路でめシ、破線に囲まれた部分ＥはＡＮＤｆ−１で
ある。
アス用電源、ｖＧＯはゲートバイアス用電源、ＣＢは高
周波バイパスコンデンサ、ｃｃは結合コンデンサ、Ｒは
電界効果トランジスタのｆｆ−）を接地電位に保つため
の高抵抗、Ｒ１は電界効果トランジスタ４のグー） ”
ｉ Ｖ、、の電位に保つ之めの高抵抗、Ｒ２は電界効果
トランジスタ４のソースを接地電位に保つための高抵抗
である。破線に囲まれ九部分Ａ−Ｄはそれぞれ一段の増
幅回路でめシ、破線に囲まれた部分ＥはＡＮＤｆ−１で
ある。
この回路の動作ｆｃ第２図を参照しながら説明をする。
入力端子ＩＮ１に例えば周波数が２５０ ＭＨｚの正弦
波基準信号が入力されると、ＡおよびＢの２段の増幅回
路により飽和させられ立ち上がルが鋭くなる。ここでは
、増幅回路を多段につなぐことによって、正弦波信号を
方形波信号に変える振幅制限回路全構成している。この
出力信号（第２図■〕がＡＮＤゲートの１１番に入力さ
れる。また増幅回路Ａ）Ｃ−＋Ｄを過つ比信号は第２図
■の信号より遅延させられて第２図■のようになる。こ
の信号がＡＮＤゲートＥの１２番に入力される。この結
果。
波基準信号が入力されると、ＡおよびＢの２段の増幅回
路により飽和させられ立ち上がルが鋭くなる。ここでは
、増幅回路を多段につなぐことによって、正弦波信号を
方形波信号に変える振幅制限回路全構成している。この
出力信号（第２図■〕がＡＮＤゲートの１１番に入力さ
れる。また増幅回路Ａ）Ｃ−＋Ｄを過つ比信号は第２図
■の信号より遅延させられて第２図■のようになる。こ
の信号がＡＮＤゲートＥの１２番に入力される。この結
果。
第２図■のような幅が狭くかつ鋭い・臂ルスヲ駒ゲート
Ｅの１３番から得ることができる。このノ４ルスの周波
数は２５０ ＭＥｔｚである。このノ９ルスは電源ｖ０
゜の値を適当に選ぶことにより電界効果トランジスタの
しきい値電圧ｖ、全通過させるようにできる。これが電
界効果トランジスタ１４のゲートに入力される。電界効
果トランジスタ１４のドレインにはマイクロ波入力端子
工Ｎ２が設けられておシ、ここから入力された第２図■
のようなマイクロ波は、上記のパルスによるスイッチン
グ動作によって第２図■のようにサンプリングされる。
Ｅの１３番から得ることができる。このノ４ルスの周波
数は２５０ ＭＥｔｚである。このノ９ルスは電源ｖ０
゜の値を適当に選ぶことにより電界効果トランジスタの
しきい値電圧ｖ、全通過させるようにできる。これが電
界効果トランジスタ１４のゲートに入力される。電界効
果トランジスタ１４のドレインにはマイクロ波入力端子
工Ｎ２が設けられておシ、ここから入力された第２図■
のようなマイクロ波は、上記のパルスによるスイッチン
グ動作によって第２図■のようにサンプリングされる。
これをコンデンサ１５によって積分した位相検波出力が
出力端子ＯＵＴから取り出される。
出力端子ＯＵＴから取り出される。
上記のような構成にすれば、サンプリング位相検波器に
トランスやステップリカバリダイオードは不要である。
トランスやステップリカバリダイオードは不要である。
以上説明した様に本発明によれば、トランスやステ、プ
リカバリダイオード全便わずに、またナノワット程度の
基準信号でマイクロ波をサンプリングするために回路全
体をガリウムひ素基板上でモノリシ、り集積回路にする
ことが可能となる。
リカバリダイオード全便わずに、またナノワット程度の
基準信号でマイクロ波をサンプリングするために回路全
体をガリウムひ素基板上でモノリシ、り集積回路にする
ことが可能となる。
これは位相同期８振回路の小形化に有効である。
第１１には本発明サンプリング位相検波器の一実施例を
示す構成因、第２図は第１図の回路を説明するための信
号波形図、第３図は従来のサンプリング位相検波器を示
す回路図である。 ＦＥＴ ：電界効果トランジスタ、ＩＮ、：正弦波基準
信号入力端子、ＩＮ２：マイクロ波入力端子、ＯＵＴ
：位相検波出力端子ｓ ＶＤＤ ニドレインバイアス用
電源、Ｖｏｇ ：ブートバイアス用型源、Ｃｓ：高周波
バイパスコンデンサ、Ｃｃ：結合コンデンサ、Ｒ：ゲー
トを接地電位に保つための高抵抗、Ｒ４：電界効果トラ
ンジスタＪ４のゲートをＶ。。の電位に保つための高抵
抗、Ｒ２：電界効果トランジスタ１４のソースを接地電
位に保つための高抵抗。 第 図
示す構成因、第２図は第１図の回路を説明するための信
号波形図、第３図は従来のサンプリング位相検波器を示
す回路図である。 ＦＥＴ ：電界効果トランジスタ、ＩＮ、：正弦波基準
信号入力端子、ＩＮ２：マイクロ波入力端子、ＯＵＴ
：位相検波出力端子ｓ ＶＤＤ ニドレインバイアス用
電源、Ｖｏｇ ：ブートバイアス用型源、Ｃｓ：高周波
バイパスコンデンサ、Ｃｃ：結合コンデンサ、Ｒ：ゲー
トを接地電位に保つための高抵抗、Ｒ４：電界効果トラ
ンジスタＪ４のゲートをＶ。。の電位に保つための高抵
抗、Ｒ２：電界効果トランジスタ１４のソースを接地電
位に保つための高抵抗。 第 図
Claims (1)
- 振幅制限回路と遅延回路とＡＮＤゲートと電界効果トラ
ンジスタを備え、振幅制限回路の入力端子には正弦波の
基準信号が入力され、振幅制限回路の出力は２つに分岐
し、一方はＡＮＤゲートに入力され、もう一方は遅延回
路に入力されて、遅延回路の出力はＡＮＤゲートの他方
の端子に入力され、ＡＮＤゲートの出力は電界効果トラ
ンジスタのゲートに入力され、ドレインもしくはソース
のどちらか一方にマイクロ波が入力されて他方より基準
信号とマイクロ波信号との位相差に対応した電圧を取り
出すことを特徴とするサンプリング位相検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245888A JPH02141009A (ja) | 1988-11-21 | 1988-11-21 | サンプリング位相検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245888A JPH02141009A (ja) | 1988-11-21 | 1988-11-21 | サンプリング位相検波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02141009A true JPH02141009A (ja) | 1990-05-30 |
Family
ID=17782064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29245888A Pending JPH02141009A (ja) | 1988-11-21 | 1988-11-21 | サンプリング位相検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02141009A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175737A (ja) * | 1991-10-31 | 1993-07-13 | Nec Corp | サンプルホールド型位相比較回路 |
| EP1313224A3 (en) * | 2001-11-16 | 2004-01-28 | Alps Electric Co., Ltd. | Analog phase locked oscillator |
-
1988
- 1988-11-21 JP JP29245888A patent/JPH02141009A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175737A (ja) * | 1991-10-31 | 1993-07-13 | Nec Corp | サンプルホールド型位相比較回路 |
| EP1313224A3 (en) * | 2001-11-16 | 2004-01-28 | Alps Electric Co., Ltd. | Analog phase locked oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| US4675617A (en) | Stable voltage controlled oscillator | |
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| EP0529836A1 (en) | Integrating phase detector | |
| US6157263A (en) | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure | |
| US6850106B1 (en) | Voltage controlled oscillator delay cell | |
| JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
| US4282496A (en) | Starting circuit for low power oscillator circuit | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| US5239455A (en) | Charge pump circuit | |
| KR100963310B1 (ko) | Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터 | |
| US4705967A (en) | Multifunction floating FET circuit | |
| US5805029A (en) | Digitally adjustable crystal oscillator with a monolithic integrated oscillator circuit | |
| JPS62114325A (ja) | ゲ−ト回路 | |
| US3487320A (en) | Biased bridge coupled bipolar amplifier | |
| US8085067B1 (en) | Differential-to-single ended signal converter circuit and method | |
| US6369622B1 (en) | Clock doubler circuit with RC-CR phase shifter network | |
| US5008637A (en) | Fully integrated charge pump phase locked loop | |
| US5936475A (en) | High-speed ring oscillator | |
| JPH02141009A (ja) | サンプリング位相検波器 | |
| US4692717A (en) | Voltage controlled oscillator with high speed current switching | |
| US5461304A (en) | Switchable current source circuit and phase detector configuration having such a circuit | |
| KR930015362A (ko) | 위상동기루프내의 위상검파기용 리세트 게이트 | |
| US2966632A (en) | Multistage semi-conductor signal translating circuits |