JPH02142041A - ダイオード、トライオード又は平らで集積された陰極線ルミネセンス表示装置のような要素、及びその作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ル」Ｊし１１ 本発明はダイオード、トライオード又は平らで集積され
た陰極線ルミネセンス表示装置のような要素、及びその
ような装置の作製方法に係わる。

従来技術 最近の文献には陰極線ルミネセンス表示装置を取扱った
刊行物が多数含まれている。真空管型の「テレビジョン
チューブ」内の発光団（ｌＩｊｌｌｌｉｎｏｐｈＯｒｌ
の励起システムをもつ標準電子銃以外に、現に持ち上っ
ている新しいアブ［］−ヂがある。そこで認められる１
つの流れはマイクＬ】ガンのマトリックス配置にあって
、その作業は適応される電子回路によって多重系にされ
ている。その実施例にｂはＲ，ＨＯｊ７（！ｒ他による
［Ｈ：ｃｒｏ口ｐｓ　Ｆｌｕｏｒｅｓｃｅｎｔ　Ｄｉｓ
ｐｌａｙ　Ｊがあって［Ｊａｐａｎ　Ｄｉｓｐｌａｙ　
１９８６Ｊ　−１１ンフアレンスｒ　ＩＰ出されている
。マイク＋１ガンはモリブデンチップにより形成され、
チップとチップの頂上にあるグリッドどの間の電界効果
によって電子が抽出される。

発光団材料からなるアノードは、ゲー［・の面から約　
１００μｓ離れて位置している。

マイクロチップをもって類似はし′（いても電界効果マ
イクロチップのマトリックスを用いず、￥導体邊Δ料（
例えばシリーＪン）の上に作られた微小冷陰極のマトリ
ックスを用いるものが企画されよう。この型のカソード
は、角の電子親和性をしつようにすべく処理された半導
体性表面を用いる。シリコンについてはこの性質を得る
ために用いられる表面処理は、セシウムモルレア及び酸
ｉ　ｔルアの表面（１００）上への連続吸着と、熱処理
による再構成から成る。このセシウム処理（ｃａｅｓｉ
ａｔ　１ｏｎ）技術の詳細は、Ｂ、　Ｇｏｌｄｓｔｅｉ
ｎ（Ｓｕｒｆ。

Ｓｃｉ、　４７．１９７５．　Ｄ、１４３）及びＪ、　
Ｄ、　Ｌｅｖｉｎｅ　（５ｕｒｆ。

Ｓｃｉ、　３４．１９７３．　ｐ、９０）に見出される
。

ｐ型シリコンのセシウム処理の既述の条件下では、（ａ
）真空のレベルにおいての相当の還元と、（ｂ）表面で
の伝導帯の曲率どの理由によって、材料の体積内での伝
導帯の最低レベルに位置する電子は、真空のレベルの］
エネルギレベルよりも大きいエネルギレベルをもち、い
わゆる［負の（ｎｃｇａｔ　１ｖｅ）Ｊ電子親和性が得
られる。

このように処理されたｐ型シリコン層がｎ型基板の１に
ｎかれると、またこうして得た結合が順方向バイアスさ
れると、ｐ型シリコン層を通過して真空中へ放出される
電子の注入が生ずる。

このＪ：うな冷陰極の作製は、［、Ｓ、Ｋｏｌ）ｎによ
って述べられている（［ＥＥＥ　Ｔｒａｎｓａｃｔｉｏ
ｎｓ　ｏｎ　［１ｅｃｔｒｏｎＤｅｖｉｃｅｓ、　　［
Ｄ−２０，Ｎ（１３、１９７３，Ｐ、３２１）。

［、Ｓ、にｏｈｎは再生のためにこの型のカソードを用
いているが、発光団を支持りるスクリーン七〇且つカソ
ード面から０．５ｍに設けて行ない、負の電子親和性を
１ｑるべく上）本のように食刻１ニツチングしｕつ処理
したシリコンを用いている。

これらの総ての装置（電界効果による放出をもつ装置、
又はシリコンの冷陰極を用いる装置）の欠点は、これら
が超高真空の下ぐしか動作しないことである。これは特
にセシウム処理した２９１２表面で該当し、この場合異
種の原子の最少の吸着が真空のレベルのエネルギ状態の
上昇を生じ易く、従って表面の放出特性に重大な影′：
ηを！ｊえる。

木ＩＬへ１上 本発明は、負の親和性をもつにうに処理されたｐ型半導
体から作られた、ダイオード又は冷陰極型の表示装置の
ような要素に係わり、要素は比較的に人さい容積部の高
真空の創出を必要とすること４′Ｋ＜、また自動的にバ
ッチ式で１１つ妥当な］ストでもって作製できる。

本発明の別の［［的ｔよそのような要素の作製法に係わ
る。

本発明の要素はマイクロカソードを囲みＨつアノード材
料によって真空下で密封され【いる少なくとも１つの微
小容積部を含む。

本発明によると、負の″電子親和性の状態に持ち来たし
得る半導体材料で作られたり板の−Ｆに形成された冷陰
極タイプの要素の作製方法であって、半導体材料がシリ
コンの場合には、該方法は少なくとも部分的に単結晶で
あるｎ型シリコンＬ１根の１つの面を酸化し、 この面のシリカの中に少なくとも１つのアバーヂャをエ
ツチングし、 シリカとの上と基板の露出部分の［にｐＷシリ−］ンを
ｊｔｔ積し、堆積の後−Ｃ（よ貞に９Ｖらである表し、 誘電′＋Ａ利層を堆積し、 前記誘電材層内で、前記アバーチｉｙと実ｒ１的に同軸
であるアバ−チャをｐ型シリコン層に到達するまでエツ
チングし、 ｐ型シリコン層の露出表面をその揚での洗浄（ｉｎ　５
ｉｔＵ　ｃｌｅａｎｉｎｇ）を行ない、洗浄面を負の電
子親和性の状態に持も来たす処理を行ない、 高真空下で且つ基板の表面に垂直な軸の周りで基板を回
転させながらすれづれの入射て・７ノード材１１の魚発
が行なわれて、これにより微小キャビティの密１・１が
行われる。

本発明は非限定的な例示及び添付図面を参照し、作製の
２９のモードに関する次の詳細説明からより明らかに理
解されるであろう。

え」Ｌｌ 以下に述べる本発明は、発光マイクロチップ及びこのよ
うな非常に多数の発光マイクロチップをもつ表示パネル
の製作に係わるが、このような要素のみではなく、ダイ
オード又はトライオード（トライオードは３つの電極を
もつ要素と理解されたい）のような他の冷陰極要素の製
作にも適用できる。

第１図は、本発明の発光マイクロポイント１を示す。こ
の要素１はこの例ではｎ型シリコンで作られる基板２を
含み、その下側面は良導電体から実施例ではここに詳し
く述べていないが、基板は△ｓＧａから作られる。当業
者であればフランスＶｊ訂出願茅８８０４４３７号を参
照するど、以下の方法を容易にＡｓＧａ材料にも適用て
・さＪ：う。

基板２の上側面はシリカ（Ｓｉ２０）又は任意の他の誘
′市体（Ｓｉ３Ｎ４、Ａｇ２Ｏ３・・・・・・）の層４
で被覆されておるが、アバーブヤ５は除いである。基板
２は少なくともアバ−ｆ１？５のレベルで栄枯であるべ
きである。層４及びアバーチｔ＋　５を形成する基板２
の表面はｐ型シリニ〕ンの層６′Ｃ′被覆されている。

アパーチャ５内の帯域Ｃｔま、容積部７の中′ｒ：層６
は中結晶構造を右づる。この容積部７は幾分微小きのこ
の形をなし、イの柄がアパーチャ５に対ｌ、６ｔ　／’
Ｑ）。誘Ｔｌ　’Ｉｃ！Ｊ　４　（７）　上ニＩＳ積”
ｊ　ル層６の残り部分は多結晶構造をもつ。ｈカ６の構
造におけるこの相）ｎは、発光マイク目ポイン１〜の作
製法に関づ−る以トの説明で明らかにされよう。

賓６はシリｈ又は他の誘゛市体の層８Ｃ被覆されるが、
アバーヂ１１９は例外であり、該アパーチ１ν９はアパ
ーチャ５ど同軸であり■つ同し大きさの直径をもつ。層
８で蔽われていない、層６の表面１０は例えばセシウム
処理によって負の電子親和性をｂつように処理されてい
る。アノード材料層１１が広くアパーチャ９を絃ってそ
れを密封している。

１０−＋０Ｔｏｒｒのオーダの＾真空が、１端で層６に
より又他端で層１１によって密封されているアパーチャ
９によって決定される微小容積部内に行きわたっている
。前に特定したように要素が発光マイクロポイントにな
るためには、層１１は酸化亜鉛のような発光団材料で作
られる。要素がダイオード又はトライオードであるため
には、層１１は単に導電材料である。層３．６及び１１
は適当にバイアスされた電圧源１２．１３に接続されて
いる。

アノード材料によってなされた密封を介して微小容積部
内の真空が維持されているので、要素１は環境雰囲気中
で作動できる。

本発明に従って要石を作製Ｊる方法を述べ」、）。

スフツブ１（第２図） このステップは標キーのｎ型半導体材ｒ１のウェーハ１
４から出光する。好適にはこのＨ石は例えば、す］ン（
ｉｏｏ）又は（ｉｉｏ＞又は（１１１）から作られ、該
材料は大きい寸法の基板である。ウェーハ１４の表面は
シリカの絶縁層１５が得られるまで酸化される。この層
１５は、例えば約１０００−１５００オンゲスＥ・ロー
ムの）Ｉ７ざをもつ。シリカの中にアパーヂｔノ１Ｂが
、例えば１当なりソグラフィ技術により、例えば光学的
又は゛重子的技術によってエツチングされる。上方から
見るとそのアバーブｔ・１６の形は任意ｒ、円形、正方
形、矩形、楕円形その他て・ある。

上方から見てその形の寸法は１マイク［］メータのオー
ダである。上から児で円形なら警１丁、その直径は１マ
イクロメータのオーダであろう。

陰極ルミネセンス要素の場合は、この、」、うくｒもス
はシリコン堆積物にｐ型ドーピングを得るためめに用い
られる。

ステップ２く第３ａ図及び３ｂ図） シリカ層の中にアパーチャ１６を作って前述のように露
出されたウェーハ１４の表面が、化学的気相堆積法によ
ってエビタクシャル成長させたｐ型単結晶シリコン（結
晶面１００）１７で被覆される。シリコン堆積の表面が
真に平らであることが中型である。後続のステップ（ス
テップ５）の間に負の電子親和性の状態に持ち来たされ
るのはこの表面である。

このシリコンの堆積のために、堆積条件の異なる特徴を
もつ２９の作製法が捉供される。

第３ａ図で示された第１の方法は、ＳｉＨ４＋ｉ−１２
十Ｂ　２ト１６キの混合物の分子を約９００へ、　１０
６０℃で分解する（△ＰＣＶＤと呼ばれる、即ち大気圧
化学的気相堆積法）ことから成る。１３２１１６かに用
いられる。アパーチヤを介して自由にされて乃 いた基板１４上の堆積１７の成長は、基板１４と同じ怪
７立 整（面１００）をもつ単結晶であり、従って堆積１７は
負の電子親和性の状態に持ち来たされ得る。これっ に対しシリコン堆積１７＾はシリカの上蔦多結晶て・あ
る。

基板表面に垂直な方向での堆積の成長速度は、単結晶領
域に対応１６１６Ｆでｔよシリカ１５上より−ｂ人であ
るので、出発のシリカ層のＶさに依存する所定時間後に
は、つ１−ハ全体にわたって事実上均一な厚味の堆積に
到達する。従ってシリコンの堆積（１７＋１７＾）は平
面化された［ｐｌａｎｒｉｚｃｄ　ｌど苫うことができ
る。

第３ａ図で示されるように、１つ及び同一の基板上に複
数の同一の又は同様の要素が形成される。

例えばマトリックスネットワークを作製するものでスト
リップ形状のｊｆｔ積（１７＋１７八）を与えることが
［ｉＪ能で、堆積１７はこれらのストリップの軸に平行
で■つ好ましくは均等に間隔がとられている。

これらのストリップは層１７ＡとＶ１１５に至るまでエ
ツチングすることにより１！１られる。このエツチング
（よ層１７Ａに溝を形成する。これらの１１１１１は堆
積１７０列がそれに沿って作られている軸１７Ｂに平行
であり、堆積１７の列の２９の連続づる軸についてその
都度等距離である。これらの満はそれから１−Ｔｏ（低
Ｕ！化物）　又はＨＴＯ（高［１化Ｔｈ）形の標準堆積
法を用いてシリカ１７Ｃによって充填されるが、この場
合領１＃！１７及び１７Ａからシリカ堆積を容易に除去
することの可能な剥ｇｅｔ　（ｌｉｆｔ−ｏｆｆ）技術
と協動する。他の方法はシリコン窒化物（Ｓｉ３Ｎ４）
の均一層の堆積、この層中での１７Ｃのようなストリッ
プのエツチングそれから下側に存在するシリコンの局部
酸化から成る。シリコン窒化物はその際選択的化学浸食
（１−○ＣＯＳタイプの方法を用いる）にＪ：って除か
れる。

第３ｂ図に示される第２の作製方法は、選択向流される
か又は減圧化学的気相堆積（ＲＰ　ＣＶ　Ｄ　＞によっ
て実施される。ガス混合物Ｓ　ｉ　ｌ−ｌ　４＋ＨＣｆ
ｌ→−１−１２−Ｎ３２Ｈ６の使用が可能で且つ作業は
熱力学的平衡に近い状態でなされる。

堆積の選択性は選択的核発生の機構によって支配される
。それによるとシリコンの成長は、シリコン（１００）
のような低い核発生バリアをｂつ表面で可能であるが、
シリカのような異質の表面では不ｉｉＪ能である。より
詳しくはＪ、　０．８ｏＲ１−Ａ１４１）及びＣ，１，
ＤＲＯ）ＩＬＥＹによる［５ｏｌｉｄ　５ｔａｔｅ　Ｔ
ｃｃｈｔ＋ｏｌｏｇｙＪＡＵ（ｌｕｓｔ、　１９８５．
　Ｐ、１４１　、並びに１にへＲへＰＩＰＥＲＩＳ及び
他による「Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　１
８ｔｈＣｏｎｆｅｒｅｎｃｅ　　ｏｎ　　５ｏｌｉｄ　
　５ｔａｔｅ　　Ｄｅｖｉｃｅｓ　　ａｎｄＭａｔｅｒ
ｉａｌｓ　Ｊ　　ＴｏｋＶｏ、　１９８０．　Ｐ、７１
３を参照されたい。

■ビタクシが、第２図のように層１５で被覆され且つア
パーチャ１６をもつ基板１４上で行なわれる。

アパーチャ１６がｎ型単結晶シリコン１８で充填される
と、ＨＣＪガスの入口が切り離される。このことが選択
性を除き、層１５上へのシリコン（ただし多結晶）の堆
積をも可能にする。その際に堆積はウェーハの範囲（１
８及び１５の表面）を通して均一な厚みである。堆積の
全体の厚さは１マイクロメータのオーダである。シリコ
ン層１８の表面上にＪｅｔ槓１９はｎ型単結晶シリコン
で、これらの表面上へわずかに乗り越え、一方では残り
の表面上の堆積２０はｐ型多結晶シリコンである。

図示しない作製の第１のモード及び第２のモードによる
変形例では、ｎ型単結晶シリコンの層１７１８１９の厚
さは最小限に減らされる。より高速の操作を有する要素
がその際に得られ、それはその応答時間がｐ型シリコン
領域（層１７．１８．１９）内での少数キャリアの伝達
時間の主たる関数だからである。

次がこの変更例の作製の第２モードである。シリカ１５
内に作られたアバ−７−１・がｎ型単結晶シリコンで選
択的に充たされるが、この場合シリカの上には堆積はな
い。それで選択的１ピタクシの条件が生じ、ガス流束は
例えばＳ　ｉ　Ｈ４−１−ＨＣｊ！＋Ｈ２）−ＰＩ−１
３が得られる。成分ＰＨ３はｎ型ドーピングのために用
いられる。イれからｐ型シリニ１ンの堆積がこの場合に
は非選択的になされ、ガス混合物Ｓ　ｉ　Ｈ４４−＋３
２　ト１６を用いるこのシリコンはｎ型シリコン層の上
では単結晶であり、シリカ層上ぐは多結晶である。

こうして得られたｐ型シリ：」ン層は約１０００〜５０
００オンゲス１〜［ｌ−ムの厚さをもつ。この方法は更
に局所的酸化（例えばＬＯＣＯ８として知られる方法を
用いる）によって、相互に分離しているｐ型シリコンバ
ンド（第９図で示されるものと同列 様の７１〜リツクス表示装置の例を形成する）を作るこ
とを可能にさせる。

ステップ３（第４図） 例えば（これは制限的でない）シリカ （８１０２）の誘電層２１が第３ａ図及び第３ｂ図の構
造の上に堆積される。この誘電層２１は２〜１０マイク
ロメータの厚みをもつ。図を単純化するため第４図は基
板１４、層１５．１７及び１７Ａをもつ第３ａ図の構造
について示した。しかし基板１４、層１５、１８．１９
及び２０をもつ第３ｂ図の構造で示し得ることも明らか
である。以下の第５図から第８図もまた第３ａ図の構造
を含んでいる。第９図だけは第３ｂ図の構造を含む。シ
リカ層２１は好ましくは高温操作（＋−Ｉ　Ｔ　Ｏ）で
得られ、１２５０℃以ト好ましくは８５０〜９００℃で
ガス混合物Ｓ　ｉ　Ｉ−１２Ｃβ２±Ｎ２０の高温加熱
による。こうして（すだシリカ層は良好な機械的及び電
気的性質をもつ。

シリカに代えて、層２１は適当な堆積技術によってＳｉ
　　Ｎ　　、Δｇ　ｏ、ｚ熟０２などのような誘電材料
で作ることも可能である。

ステップ４（第５図） 反応性イオンエツチング（ＲＩＥ）が、誘電層２１の中
′Ｃ層１７及び１９へ共軸の７バーチ１７２２を■。ツ
チングするために用いられる。きのこの柄に対して「き
のこ１７」の単結晶の頭部が蔽いかぶさること、又は層
１８に対して層１９の頭部が蔽いかぶさっていることの
理由で、単結晶接触（きのこのすｆ１部又は層１９）に
関する層２１内に作られるアパーチャ２２の中心合わせ
はそれ程重要ではない。

ステップ５（第６図） アパーチャ２２のエツチング（ステップ４）の間に露出
されたｐ型シリコン接触の表面に、その場での先立って
の洗浄が行なわれる。この洗浄は接触のこの表面上の本
来のシリコン酸化物の除去からなり、ウェーハを１００
０℃で超高真空く約１Ｏ−１０Ｔｏｒｒ）下のチャンバ
内で加熱することより行なわれ、接触の表面はそれから
セシウム処理により活性化される。セシウム処理の技術
は前文で４用した文献からそれ自体知られた技術の１つ
である。

ある発光団材料層２３がすれすれの入射（（ｌＩ’ａＺ
ｉＨｎｅｉｄｃｎｃｃ）により（入）１角θは１５度よ
り小さい）蒸発され、その場合基板１４は、基板１４の
上表面に垂直な軸２４の周りで回転運動されている。層
２３の厚さがアパーチャ２２を密封しているのに１分に
なった時、蒸発は停止される。かくしてカソード（層１
７又は１９のセシウム処理された表面）は、微額 小４−ヤビテイの中に収唆される。

好適には要素はその場でアニールされるが、それは層２
３の機械的性質を改善するためである。

ステップ７（第８図） このステップはマトリックス表示パネルを作ろうと覆る
場合に実行され、即ら該パネルｔま行と１１小さい寸法
であるので、それらの幾つかは単１の光ドット（画素と
呼ばれる）を形成寸べく組立（ることができる。この場
合に層１７八は相ｎに平行なストリップ（第３ａ図も参
照）に作られ、例えばマトリックス装♂ｉの列を形成づ
−る。スフツブ７は従って、ステップ６で作られた層２
３のエツチングによって発光団材料の相Ｕに平行なスト
リップを作ることにある。発光団材料のこれらストリッ
プ２５はス］〜リップ１７Ａに直角−Ｃあり、且つ上述
の例での７１ヘリツクス装置の行を形成づる。第３ｂ図
実施例に基づくマトリックス装置を作ることができるの
も当然であって、ｐ型シリコン層（１９゜２０）で相互
に平行なス１ヘリツブを形成し、それから第８図の実施
例と同様の方法で発光団材料の中にストリップを形成づ
る。こうして第９図に示される装置が１ｑられる。

第８図の実施例においては、発光団材料のストリップの
アクセス抵抗値を減らすべく、ストリップ２５の上表面
が、好ましくはインジウム錫酸化物（ＩＴＯ）である良
導電体材料からなる薄くて透明な層２６で被覆され得る
。

画素（ピクセル）は第１には列と基板１４との間に電圧
を印加することにより、第２には行と基板１４との間に
電圧を印加Ｊることにより１ｑられる。

前に特定したように当然のことこの画素は、幾つかの単
位の陰極線ルミネセンス装置により規定され、画素は従
って行及び／又はり１］の幅の十に形成されるべきこれ
ら単位の装置の幾つかのために十分なものである。それ
でこの画素に任意の形を付Ｌ−５′？ｌＩることが可能
゛Ｃある 第９図のマトリックス表示装置は、ステップ２の後（・
（第３ｂ図の実施例）、第３ａ図の実施例のためには前
述のステップ３〜６に従って作られる。これらのステッ
プの結果はシリカ層２７の形成で、その中にキャビティ
２８がエツチングされる、。

洗浄され且つセシウム処理されたｐ型車結晶シリコンの
露出表面が２９の番号で示されている。発光団材わ１の
層が番＠３０で示される。第９図のこの装置のためのス
テップ７はまた発光団のストリップを形成することにあ
る。上）本のようにこれらストリップは、発光団材料の
Ｍ２Ｏのエツチングにより形成される。しかしもしこの
発光団材料が十分抵抗性のあるものであれば、ストリッ
プをそれらを相互に分離するためにエツチングする必要
はない。

それから行が、薄く透明な層の堆積、例えばインジウム
錫酸化物のストリップ３１の形で、相互に平行く且つ列
に垂直）な堆積によって決定される。

最後にこうして作った装置上に、半透明の不動態性材料
（例えばボスポジリケードガラス）の層３２（少なくと
も装置の上側面を蔽う）の堆積が可能で、この装置を外
部の損傷から隔１１−ｊる。この層３２は第９図の実施
例においてのみ示しているが、第８図の装置へも堆積で
きることは言うまでもない。

上述の製法が記された要素は表示′！ｔＡ置のためのも
のであるが、本発明はこれに限定されない。発光団材料
の層が、例えばモリブデンのような良導電材料の層で置
換されるならば、また各アノードが特殊な性質をもつよ
うにすれば、トライオード型のマイクロデユープが得ら
れる。これらのマイクロチ１−ブは、各マイクロチ１−
ブがバイポーラ１〜ランジスタのように働く集積回路を
形成するため用いられる。

好適には「ゲッタ」効果を生むような材料層を、シリカ
Ｐｌ？＋　２１又は２７の中に１ノントイツブされ工堆
積することもできる。ゲッタ材料は例えば次の元素Ｔｉ
、Ｔａ、１％、Ｃａの中の１つでありｙ１ル。

その際シリカ層は、このゲッタ材料の］イ［槓のスノー
ツブとは分離した２９のスｊツブにおいで１１１−栢さ
れる。これは表示要素にもマイク［］ヂニノーブにｂ有
効である。

【図面の簡単な説明】

第１図は本発明による微小要素の概略断面図で・あり、
第２図、第３ａ図、第４図〜第８図は木フト明の第１の
作製モードの異なった連続ステップを表わ１概略断面図
であり、第３し）図及び第９図は本発明の第２の作製モ
ードの特殊なステップを示づ概略断面図である。 １・・・・・・発光マイクロポイント、　　２・・・・
・・基　根、３・・・・・・良導電体の被覆、　　４・
・・・・・誘電層、５・・・・・・アパーチャ（栄枯晶
シリコン堆積）、６・・・・・・ｐ型シリコン層、　　
７・・・・・・容積部（栄枯晶シリコン堆積）、　　９
・・・・・・アパーチャ、１０・・・・・・表　面、　
　１１・・・・・・アノード、１２、１３・・・・・・
電圧源。

Claims (34)

【特許請求の範囲】
1. （１）半導体材料で作られた基板の上に形成され負の電
   子親和性の状態に持ち来たし得る、冷陰極タイプのダイ
   オード、トライオード又は平らで集積された陰極線ルミ
   ネセンス表示装置のような要素であつて、マイクロカソ
   ードを囲み且つアノード材料によつて真空下で密封され
   ている少なくとも１つの微小容積部を含む要素。
2. （２）表示装置として作られ、アノード材料が発光団材
   料である請求項１に記載の要素。
3. （３）前記基板がｎ型シリコンで作られている請求項１
   に記載の要素。
4. （４）前記基板がｎ型ガリウムアーセナイドで作られて
   いる請求項１に記載の要素。
5. （５）負の電子親和性の状態にある表面が、少なくとも
   部分的に単結晶でｐ型の基板層の少なくとも上側面の１
   部分のセシウム処理表面である請求項１に記載の要素。
6. （６）ｐ型単結晶ガリウムアーセナイド又はシリコンの
   層がきのこの形を有し、その柄が基板とは対照的に誘電
   体によって包囲されており、その柄の上にきのこの頭部
   のかぶさり部分が存在している請求項５に記載の要素。
7. （７）単結晶シリコンの層がペレットの形を有し、その
   下側面が基板の優先成長部と接触する中央部分と、前記
   優先成長部を包囲している誘電層と接触する周辺部分と
   を有する請求項５に記載の要素。
8. （８）単結晶のｐ型シリコン層が、側面で単結晶のｐ型
   シリコンを包囲している多結晶のｐ型シリコン層と共面
   である請求項６に記載の要素。
9. （９）単結晶及び多結晶のｐ型シリコン層とアノード材
   料層との間に誘電材料層があり、微小容積部の側面壁が
   その誘電材料で形成されている請求項８に記載の要素。
10. （１０）シリコンの基板によって実現され、負の電子親
    和性の状態に持ち来たし得る半導体材料で作られた基板
    の上に形成された冷陰極タイプの要素の作製方法であっ
    て、 −少なくとも部分的に単結晶のｎ型シリコン基板の１つ
    の面を酸化し、 −この面のシリカの中に少なくとも１つのアパーチャを
    エッチングし、 −シリカの上と基板の露出部分の上にｐ型シリコンを堆
    積し、堆積の後では真に平らである表面を得て、前記シ
    リコンがアパーチャ内では単結晶で且つシリカの上では
    多結晶のものであるようになし、 −誘電材料層を堆積し、 −前記誘電材料層内で、前記アパーチャと実質的に同軸
    であるアパーチャをｐ型シリコン層に到達するまでエッ
    チングし、 −ｐ型シリコン層の露出表面をその場での洗浄を行ない
    、 −洗浄表面を負の電子親和性の状態に持ち来たす処理を
    行ない、 −高真空下で且つ基板の表面に垂直な軸の周りで基板を
    回転させながらすれすれの入射でアノード材料層の蒸発
    が行なわれて、これにより微小キャビティの密封が行わ
    れることから成る方法。
11. （１１）ｐ型シリコン層が化学的気相堆積法によつてエ
    ピタクシャル成長される請求項１０に記載の方法。
12. （１２）堆積が、大気圧と約９００〜１０６０℃の温度
    とにおいてガス混合物ＳｉＨ＿４＋ＨＣｌ＋Ｈ＿２＋Ｂ
    ＿２Ｈ＿６の分子の分解によつて行なわれる請求項１１
    に記載の方法。
13. （１３）堆積が、約９００〜１０６０℃の温度において
    大気圧又は減圧でガス混合物ＳｉＨ＿４＋ＨＣｌ＋Ｈ＿
    ２＋Ｂ＿２Ｈ＿６を用いる選択的エピタクシによつて行
    なわれる請求項１１に記載の方法。
14. （１４）シリカ内のアパーチャが充填され、均一な堆積
    を得るためにＨＣｌガスの入口が切り離される請求項１
    ３に記載の方法。
15. （１５）ｐ型シリコンの堆積の全体厚さが約１マイクロ
    メータである請求項１４に記載の方法。
16. （１６）最初にシリカ内に作られたアパーチャのｎ型単
    結晶シリコンによる充填が、そのシリカ上への堆積なし
    で実施され、それからｐ型シリコンの堆積が行なわれる
    請求項１１に記載の方法。
17. （１７）ｎ型単結晶シリコンの堆積が、ガス混合物Ｓｉ
    Ｈ＿４＋Ｈ＿２＋Ｂ＿２Ｈ＿６を用いて行なわれる請求
    項１６に記載の方法。
18. （１８）ｐ型単結晶シリコンの堆積が、ガス混合物Ｓｉ
    Ｈ＿４＋Ｂ＿２Ｈ＿６を用いて行なわれる請求項１６に
    記載の方法。
19. （１９）ｐ型シリコン層が約１０００〜５０００オング
    ストロームの厚さをもつ請求項１６に記載の方法。
20. （２０）誘電材料の堆積が約２５０〜９００℃の温度で
    行なわれる請求項１０に記載の方法。
21. （２１）誘電材料がシリカであり、シリカの堆積が約８
    ５０〜９００℃の温度でＳｉＨ＿２Ｃｌ＿２＋Ｎ＿２Ｏ
    の高温加熱によって行なわれる請求項２０に記載の方法
    。
22. （２２）誘電材料が次の材料、Ｓｉ＿３Ｎ＿４、Ａｌ＿
    ２Ｏ＿３、ＺｒＯ＿２のうちの１つである請求項１０に
    記載の方法。
23. （２３）誘電材料内でのアパーチャの作製時に露出され
    たシリコン表面の洗浄が、超高真空で温度約１０００℃
    のチャンバ内で行なわれる請求項１０に記載の方法。
24. （２４）露出され且つ洗浄された表面の負の電子親和性
    が、超高真空下のセシウム処理によつて得られる請求項
    ２３に記載の方法。
25. （２５）陰極線ルミネセンス要素の実施において、アノ
    ード材料が発光団材料である請求項１０に記載の方法。
26. （２６）発光団材料が亜鉛酸化物である請求項２５に記
    載の方法。
27. （２７）アノードの機械的性質を改善するために、その
    場での要素のアニーリングが行なわれる請求項２５に記
    載の方法。
28. （２８）マトリックス表示装置を作製すべく、シリコン
    のｐ型層が相互に平行なストリップで形成され、また相
    互に平行で且つｐ型シリコンストリップに垂直なストリ
    ップが発光団材料層内にエッチングされる請求項２５に
    記載の方法。
29. （２９）マトリックス表示装置を作製すべく、シリコン
    のｐ型層が相互に平行なストリップで形成され、また透
    明な伝導性材料の相互に平行なストリップが抵抗性のあ
    る発光団材料層上に堆積され、これらストリップがｐ型
    シリコンストリップに垂直である請求項２５に記載の方
    法。
30. （３０）透明な伝導性材料薄層が発光団材料ストリップ
    上に堆積される請求項２８に記載の方法。
31. （３１）透明な伝導性材料がインジウム錫酸化物である
    請求項２９に記載の方法。
32. （３２）半透明な不動態性の材料が要素の上に堆積され
    る請求項１０に記載の方法。
33. （３３）半透明な不動態性の材料がホスホシリケートガ
    ラスである請求項３２に記載の方法。。
34. （３４）誘電性材料層の堆積が、ゲッタ効果を生ずる材
    料層により各々の時点で分離されている２つの堆積ステ
    ップで行なわれる請求項１０に記載の方法。