JPH02143559A - イメージセンサおよびその製造方法 - Google Patents
イメージセンサおよびその製造方法Info
- Publication number
- JPH02143559A JPH02143559A JP63298610A JP29861088A JPH02143559A JP H02143559 A JPH02143559 A JP H02143559A JP 63298610 A JP63298610 A JP 63298610A JP 29861088 A JP29861088 A JP 29861088A JP H02143559 A JPH02143559 A JP H02143559A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- polycrystalline silicon
- layer
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ファクシミリ等の画像入力部となるイメー
ジセンサ及びその製造方法に関し、特に同一絶縁基板上
に非晶質シリコンフォトダイオードと多結晶シリコン薄
膜トランジスタを集積化してなる、プロセスが簡単で安
価かつ高速読取りが可能なイメージセンサ及びその製造
方法に関するものである。
ジセンサ及びその製造方法に関し、特に同一絶縁基板上
に非晶質シリコンフォトダイオードと多結晶シリコン薄
膜トランジスタを集積化してなる、プロセスが簡単で安
価かつ高速読取りが可能なイメージセンサ及びその製造
方法に関するものである。
非晶質シリコン光電変換素子を用いたイメージセンサは
ファクシミリ等の画像入力部として重要なデバイスとな
っている。当初は非晶質シリコンフォトダイオードのみ
をガラス基板上に形成し、外部駆動回路を複数個実装し
ていたが、駆動回路を多結晶シリコン薄膜トランジスタ
で形成することにより、外部駆動回路を不要にしたイメ
ージセンサが開発されている。非晶質シリコンフォトダ
イオードと多結晶シリコン薄膜トランジスタを集積化し
たイメージセンサは、外部駆動回路が不要なため実装コ
ストが安価で、しかも多結晶シリコン薄膜トランジスタ
の電界効果移動度は単結晶シリコントランジスタに近い
ため、高速動作が可能である。
ファクシミリ等の画像入力部として重要なデバイスとな
っている。当初は非晶質シリコンフォトダイオードのみ
をガラス基板上に形成し、外部駆動回路を複数個実装し
ていたが、駆動回路を多結晶シリコン薄膜トランジスタ
で形成することにより、外部駆動回路を不要にしたイメ
ージセンサが開発されている。非晶質シリコンフォトダ
イオードと多結晶シリコン薄膜トランジスタを集積化し
たイメージセンサは、外部駆動回路が不要なため実装コ
ストが安価で、しかも多結晶シリコン薄膜トランジスタ
の電界効果移動度は単結晶シリコントランジスタに近い
ため、高速動作が可能である。
第２図は昭和６０年（１９８５年）電子情報通信学会技
術研究報告ＥＤ８５−３０に記載された、従来の非晶質
シリコンフォトダイオードと多結晶シリコン薄膜トラン
ジスタとを集積化したイメージセンサ及びその製造方法
を示す図である。第２図において、１は絶縁基板、２は
透明電極、３は非晶質シリコン膜、４は多結晶シリコン
膜、５はゲート絶縁膜、６はゲート電極、７ａ、７ｂは
保護膜、８ａ、８ｂは各々ソース領域、ドレイン領域、
９はソース、ドレイン電極である。
術研究報告ＥＤ８５−３０に記載された、従来の非晶質
シリコンフォトダイオードと多結晶シリコン薄膜トラン
ジスタとを集積化したイメージセンサ及びその製造方法
を示す図である。第２図において、１は絶縁基板、２は
透明電極、３は非晶質シリコン膜、４は多結晶シリコン
膜、５はゲート絶縁膜、６はゲート電極、７ａ、７ｂは
保護膜、８ａ、８ｂは各々ソース領域、ドレイン領域、
９はソース、ドレイン電極である。
次に、第２図の製造プロセスについて説明する。
まず基板１上に減圧ＣＶＤにより多結晶シリコン膜４を
形成し、トランジスタとなる部分を残して除去する（工
程（ａ））。次にゲート絶縁膜５を熱酸化により形成し
た後、ゲート電極６となる多結晶シリコン膜を形成し、
イオンインプランテーションによりソース領域８ａおよ
びドレイン領域８ｂを形成する（工程（ｂ））。保護膜
７ａを形成したのち（工程（Ｃ１）、ソース・ドレイン
電極９を形成する（工程（ｄ））。以上のような工程で
多結晶シリコン薄膜トランジスタが形成される。次に、
光電変換膜である非晶質シリコン膜３をＰＣＶＤにより
成膜した後、透明電極２を形成する（工程（ｅ））。
形成し、トランジスタとなる部分を残して除去する（工
程（ａ））。次にゲート絶縁膜５を熱酸化により形成し
た後、ゲート電極６となる多結晶シリコン膜を形成し、
イオンインプランテーションによりソース領域８ａおよ
びドレイン領域８ｂを形成する（工程（ｂ））。保護膜
７ａを形成したのち（工程（Ｃ１）、ソース・ドレイン
電極９を形成する（工程（ｄ））。以上のような工程で
多結晶シリコン薄膜トランジスタが形成される。次に、
光電変換膜である非晶質シリコン膜３をＰＣＶＤにより
成膜した後、透明電極２を形成する（工程（ｅ））。
そして非晶質シリコン膜３の不要部分をエツチングによ
り除去しく工程（ｆ））、、保護膜７ｂを形成する（工
程（ｇ））ことにより、従来の非晶質シリコンフォトダ
イオードと多結晶シリコン薄膜トランジスタを集積化し
たイメージセンサを完成する。
り除去しく工程（ｆ））、、保護膜７ｂを形成する（工
程（ｇ））ことにより、従来の非晶質シリコンフォトダ
イオードと多結晶シリコン薄膜トランジスタを集積化し
たイメージセンサを完成する。
しかしながら、従来の非晶質シリコンフォトダイオード
と多結晶シリコン薄膜トランジスタとを集積化したイメ
ージセンサは以上のようなプロセスで製造されており、
このような従来の方法では、多結晶シリコン膜４の形成
を減圧ＣＶＤを用いて行うため、６００℃以上の高温プ
ロセスを経なければならず、絶縁基板１としては高価な
石英基板を使用しなければならなかった。また、多結晶
シリコン膜４の形成と非晶質シリコン膜３の形成が別々
に行われるため、製造工程が長くなるという問題点があ
った。
と多結晶シリコン薄膜トランジスタとを集積化したイメ
ージセンサは以上のようなプロセスで製造されており、
このような従来の方法では、多結晶シリコン膜４の形成
を減圧ＣＶＤを用いて行うため、６００℃以上の高温プ
ロセスを経なければならず、絶縁基板１としては高価な
石英基板を使用しなければならなかった。また、多結晶
シリコン膜４の形成と非晶質シリコン膜３の形成が別々
に行われるため、製造工程が長くなるという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、製造プロセスを簡略化するとともに安価なガ
ラス基板を使用できる非晶質シリコンフォトダイオード
と多結晶シリコン薄膜トランジスタを集積化したイメー
ジセンサ及びその製造方法を提供することを目的とする
。
たもので、製造プロセスを簡略化するとともに安価なガ
ラス基板を使用できる非晶質シリコンフォトダイオード
と多結晶シリコン薄膜トランジスタを集積化したイメー
ジセンサ及びその製造方法を提供することを目的とする
。
本発明に係るイメージセンサは、非晶質シリコンを光電
変換材料とする光センサを一次元または２次元に絶縁基
板上に配列した光センサ基板上に、光センサを駆動する
多結晶シリコンを材料とする薄膜トランジスタを集積化
したものにおいて、非晶質シリコン層の所望の領域をレ
ーザーアニールして形成した多結晶シリコン層を薄膜ト
ランジスタの活性層としたものである。
変換材料とする光センサを一次元または２次元に絶縁基
板上に配列した光センサ基板上に、光センサを駆動する
多結晶シリコンを材料とする薄膜トランジスタを集積化
したものにおいて、非晶質シリコン層の所望の領域をレ
ーザーアニールして形成した多結晶シリコン層を薄膜ト
ランジスタの活性層としたものである。
また、上記イメージセンサの製造方法は、絶縁基板上の
光電変換部形成領域に形成した透明電極を覆うように基
板全面に形成した非晶質シリコン層を選択的にレーザア
ニールして所望の領域に多結晶シリコン層を形成し、こ
の多結晶シリコン層を活性層とする薄膜トランジスタを
形成し、薄膜トランジスタのゲート電極の上部を除く基
板全面に薄膜トランジスタのソース・ドレイン電極、及
び光電変換部の上部電極となる電極層を形成するように
したものである。
光電変換部形成領域に形成した透明電極を覆うように基
板全面に形成した非晶質シリコン層を選択的にレーザア
ニールして所望の領域に多結晶シリコン層を形成し、こ
の多結晶シリコン層を活性層とする薄膜トランジスタを
形成し、薄膜トランジスタのゲート電極の上部を除く基
板全面に薄膜トランジスタのソース・ドレイン電極、及
び光電変換部の上部電極となる電極層を形成するように
したものである。
本発明のイメージセンサ及びその製造方法においては、
上述のように多結晶シリコン膜形成をレーザーアニール
法を用いて行うので、プロセス温度を６００℃以下に抑
えることができ、より安価なガラス基板の使用が可能と
なりコスト低減ができる。また、多結晶シリコン膜形成
工程が省略され、非晶質シリコン膜形成と同時に行われ
るため、製造工程が簡単になり、さらにコスト低減が可
能となる。
上述のように多結晶シリコン膜形成をレーザーアニール
法を用いて行うので、プロセス温度を６００℃以下に抑
えることができ、より安価なガラス基板の使用が可能と
なりコスト低減ができる。また、多結晶シリコン膜形成
工程が省略され、非晶質シリコン膜形成と同時に行われ
るため、製造工程が簡単になり、さらにコスト低減が可
能となる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるイメージセンサおよび
その製造方法を示す図である。図において、１はガラス
等からなる絶縁基板、２はＴＩＯ等からなる透明電極、
３は非晶質シリコン膜、４は多結晶シリコン膜、５はゲ
ート絶縁膜、６はゲート電極、７ａ、７ｂは保護膜、８
ａ、８ｂは各々ソース領域、ドレイン領域、９はソース
、ドレイン電極である。
その製造方法を示す図である。図において、１はガラス
等からなる絶縁基板、２はＴＩＯ等からなる透明電極、
３は非晶質シリコン膜、４は多結晶シリコン膜、５はゲ
ート絶縁膜、６はゲート電極、７ａ、７ｂは保護膜、８
ａ、８ｂは各々ソース領域、ドレイン領域、９はソース
、ドレイン電極である。
次に、第１図（ａ）〜（ｆｌに従って製造プロセスを説
明する。まず、ガラス基板１上に例えばＴＩＯからなる
透明電極２を形成しく工程（ａ））、基板全面に光電変
換層となる０、６〜２．０μｍの膜厚を有する非晶質シ
リコン膜３を形成する（工程（ｂ））。
明する。まず、ガラス基板１上に例えばＴＩＯからなる
透明電極２を形成しく工程（ａ））、基板全面に光電変
換層となる０、６〜２．０μｍの膜厚を有する非晶質シ
リコン膜３を形成する（工程（ｂ））。
そして非晶質シリコン３上のトランジスタとなる部分の
みにＸｅＣｌエキシマレーザ−を光源としたレーザービ
ームを照射し、レーザーアニールを行うことにより非晶
質シリコンを選択的に多結晶化し、多結晶シリコン層４
を形成する（工程（Ｃ））。
みにＸｅＣｌエキシマレーザ−を光源としたレーザービ
ームを照射し、レーザーアニールを行うことにより非晶
質シリコンを選択的に多結晶化し、多結晶シリコン層４
を形成する（工程（Ｃ））。
次に多結晶シリコンＮ４上の一部にゲート絶縁膜５、ゲ
ート電極６を順に形成しく工程（ｄ））、光電変換部、
及び多結晶シリコン層４上のソース、ドレイン領域を除
く部分に線間絶縁膜を兼ねた保護膜７を形成する（工程
（ｅ））。最後に、ソース領域３ａ、 ドレイン領域８
ｂとなるリンをドープした非晶質シリコン膜を形成し、
続いてソース領域８ａ、ドレイン領域８ｂ上にソース・
ドレイン電極９を形成する（工程（ｆ））。このソース
・ドレイン電極９はフォトダイオードの上部個別電極も
兼ねている。
ート電極６を順に形成しく工程（ｄ））、光電変換部、
及び多結晶シリコン層４上のソース、ドレイン領域を除
く部分に線間絶縁膜を兼ねた保護膜７を形成する（工程
（ｅ））。最後に、ソース領域３ａ、 ドレイン領域８
ｂとなるリンをドープした非晶質シリコン膜を形成し、
続いてソース領域８ａ、ドレイン領域８ｂ上にソース・
ドレイン電極９を形成する（工程（ｆ））。このソース
・ドレイン電極９はフォトダイオードの上部個別電極も
兼ねている。
ここで、上述のように非晶質シリコン膜３をレーザーア
ニールして多結晶シリコン化し、非晶質シリコンフォト
ダイオードと多結晶シリコン薄膜トランジスタを一体形
成する場合、非晶質シリコン膜３の膜厚が問題となる。
ニールして多結晶シリコン化し、非晶質シリコンフォト
ダイオードと多結晶シリコン薄膜トランジスタを一体形
成する場合、非晶質シリコン膜３の膜厚が問題となる。
効率の良い光電変換に必要な非晶質シリコン膜厚は０．
６〜２．０μｍであるが、薄膜トランジスタをスタガ構
造で製作する場合には非晶質シリコン膜厚は０．３μｍ
以下が望ましい。また、ＸｅＣ１エキシマレーザ−によ
りアニールして薄膜トランジスタを作製する場合、薄膜
トランジスタをスタガ構造で構成することが出来ない。
６〜２．０μｍであるが、薄膜トランジスタをスタガ構
造で製作する場合には非晶質シリコン膜厚は０．３μｍ
以下が望ましい。また、ＸｅＣ１エキシマレーザ−によ
りアニールして薄膜トランジスタを作製する場合、薄膜
トランジスタをスタガ構造で構成することが出来ない。
そのため、本実施例では上述のように非晶質シリコンの
膜厚を０．６〜２． ０μｍとし、薄膜トランジスタを
プレーナ構造で構成するようにしており、このような構
成であれば、多結晶シリコン薄膜トランジスタのチャネ
ル領域はごく表面にあるので、ＸｅＣ１エキシマレーザ
−アニールで十分に多結晶化でき、非晶質シリコンの膜
厚を光電変換に十分な膜厚にしたとしても薄膜トランジ
スタの特性を良好にすることができるので全く問題はな
い。
膜厚を０．６〜２． ０μｍとし、薄膜トランジスタを
プレーナ構造で構成するようにしており、このような構
成であれば、多結晶シリコン薄膜トランジスタのチャネ
ル領域はごく表面にあるので、ＸｅＣ１エキシマレーザ
−アニールで十分に多結晶化でき、非晶質シリコンの膜
厚を光電変換に十分な膜厚にしたとしても薄膜トランジ
スタの特性を良好にすることができるので全く問題はな
い。
なお、上記実施例ではエキシマレーザ−の発振ガスとし
てＸｅＣ１を用いたが、ＫｒＦ、ＫｒＣ１、Ｆｔ 、Ａ
ｒＦ、ＸｅＦを発振ガスとしても同様なアニール効果が
得られる。また、さらに上記実施例ではレーザーアニー
ルの光源としてエキシマレーザ−を用いたが、本発明は
これに限定されるものではなく、レーザー光源として波
長が４０Ｑｎｍ以下のレーザー光であればよい。
てＸｅＣ１を用いたが、ＫｒＦ、ＫｒＣ１、Ｆｔ 、Ａ
ｒＦ、ＸｅＦを発振ガスとしても同様なアニール効果が
得られる。また、さらに上記実施例ではレーザーアニー
ルの光源としてエキシマレーザ−を用いたが、本発明は
これに限定されるものではなく、レーザー光源として波
長が４０Ｑｎｍ以下のレーザー光であればよい。
また、上記実施例では光電変換膜としては非晶質シリコ
ン膜３の単層について示したが、これはボロンをドープ
したｎ°非晶質シリコン、ノンドープ非晶質シリコンの
膜を順に積層したものでも良い。
ン膜３の単層について示したが、これはボロンをドープ
したｎ°非晶質シリコン、ノンドープ非晶質シリコンの
膜を順に積層したものでも良い。
また、上記実施例では透明電極２としてＩＴＯを用いた
が、これは酸化インジウムスズ、酸化スズを用いたもの
でも良い。
が、これは酸化インジウムスズ、酸化スズを用いたもの
でも良い。
さらに、ソース領域８ａ、ドレイン領域８ｂとしては非
晶質シリコンにリンをドープしたｎ４非晶質シリコン膜
を用いたが、これはイオン打ち込み法を用いて多結晶シ
リコン膜４中にソース領域８ａ、ドレイン領域８ｂを形
成するようにしても良い。
晶質シリコンにリンをドープしたｎ４非晶質シリコン膜
を用いたが、これはイオン打ち込み法を用いて多結晶シ
リコン膜４中にソース領域８ａ、ドレイン領域８ｂを形
成するようにしても良い。
以上のように、本実施例によれば非晶質シリコン膜３を
レーザーアニールして多結晶シリコン膜４を形成する方
法を用いることによ゛す、プロセス温度を６００℃以下
に抑えることができ、より安価なガラス基板の使用が可
能となりコスト低減ができる。また、多結晶シリコン膜
４の形成が省略され、非晶質シリコン膜形成と同時に行
われるため、製造工程が大幅に削減され簡略化でき、さ
らにコスト低減が可能となる。また、非晶質シリコン膜
３上に多結晶シリコン膜４が形成された構造となるので
、従来のようにガラス基板上に直接多結晶シリコン膜を
形成した場合に比べ、界面における格子整合性に優れ、
欠陥準位が少ない良いトランジスタ特性を得ることがで
きる。
レーザーアニールして多結晶シリコン膜４を形成する方
法を用いることによ゛す、プロセス温度を６００℃以下
に抑えることができ、より安価なガラス基板の使用が可
能となりコスト低減ができる。また、多結晶シリコン膜
４の形成が省略され、非晶質シリコン膜形成と同時に行
われるため、製造工程が大幅に削減され簡略化でき、さ
らにコスト低減が可能となる。また、非晶質シリコン膜
３上に多結晶シリコン膜４が形成された構造となるので
、従来のようにガラス基板上に直接多結晶シリコン膜を
形成した場合に比べ、界面における格子整合性に優れ、
欠陥準位が少ない良いトランジスタ特性を得ることがで
きる。
以上のように、この発明によれば光電変換材料である非
晶質シリコン膜をレーザーアニールして光センサを駆動
する薄膜トランジスタの活性層である多結晶シリコン膜
を形成するようにしたので、多結晶シリコン膜の形成プ
ロセス温度を６００℃以下に抑えることができ、より安
価なガラス基板の使用が可能となりコスト低減ができる
。また、多結晶シリコン膜形成は非晶質シリコン膜形成
と同時に行われるため、製造工程を簡略化でき、さらに
コストの低減を図ることができる効果がある。
晶質シリコン膜をレーザーアニールして光センサを駆動
する薄膜トランジスタの活性層である多結晶シリコン膜
を形成するようにしたので、多結晶シリコン膜の形成プ
ロセス温度を６００℃以下に抑えることができ、より安
価なガラス基板の使用が可能となりコスト低減ができる
。また、多結晶シリコン膜形成は非晶質シリコン膜形成
と同時に行われるため、製造工程を簡略化でき、さらに
コストの低減を図ることができる効果がある。
また、非晶質シリコン膜上に多結晶シリコン膜を形成し
たので、界面における格子整合性がよくなり、欠陥準位
の少ない特性の良好なトランジスタを形成することがで
き、高精度で高速読み取りが可能なイメージセンサを提
供できる効果がある。
たので、界面における格子整合性がよくなり、欠陥準位
の少ない特性の良好なトランジスタを形成することがで
き、高精度で高速読み取りが可能なイメージセンサを提
供できる効果がある。
第１図はこの発明の一実施例による非晶質シリコンフォ
トダイオードと多結晶シリコン薄膜トランジスタとを集
積化したイメージセンサ及びその製造方法を示す断面図
、第２図は従来の非晶質シリコンフォトダイオードと多
結晶シリコン薄膜トランジスタとを集積化したイメージ
センサ及びその製造方法を示す断面図である。 図において、１は絶縁基板、２は透明電極、３は非晶質
シリコン膜、４は多結晶シリコン膜、５はゲート絶縁膜
、６はゲート電極、７は保護膜、８ａ、８ｂは各々ソー
ス領域、ドレイン領域、９はソース・ドレイン電極であ
る。 なお図中同一符号は同−又は相当部分を示す。 第２図
トダイオードと多結晶シリコン薄膜トランジスタとを集
積化したイメージセンサ及びその製造方法を示す断面図
、第２図は従来の非晶質シリコンフォトダイオードと多
結晶シリコン薄膜トランジスタとを集積化したイメージ
センサ及びその製造方法を示す断面図である。 図において、１は絶縁基板、２は透明電極、３は非晶質
シリコン膜、４は多結晶シリコン膜、５はゲート絶縁膜
、６はゲート電極、７は保護膜、８ａ、８ｂは各々ソー
ス領域、ドレイン領域、９はソース・ドレイン電極であ
る。 なお図中同一符号は同−又は相当部分を示す。 第２図
Claims (2)
- （１）非晶質シリコンを光電変換材料とする光センサを
一次元または二次元に絶縁基板上に配列した光センサ基
板上に、該光センサを駆動する回路の一部または全部と
して多結晶シリコンを材料とする薄膜トランジスタを集
積化してなるイメージセンサにおいて、 上記非晶質シリコン層の所望の領域をレーザーアニール
して形成した多結晶シリコン層を上記薄膜トランジスタ
の活性層としたことを特徴とするイメージセンサ。 - （２）非晶質シリコンを光電変換材料とする光センサを
一次元または２次元に絶縁基板上に配列した光センサ基
板上に、該光センサを駆動する回路の一部または全部と
して多結晶シリコンを材料とする薄膜トランジスタを集
積化してなるイメージセンサの製造方法において、 絶縁基板上の光電変換部形成領域に透明電極を形成した
後、該基板全面に非晶質シリコン層を形成し、 上記非晶質シリコン層を選択的にレーザアニールして所
望の領域に多結晶シリコン層を形成し、該多結晶シリコ
ン層を活性層とする薄膜トランジスタを形成し、 上記薄膜トランジスタのゲート電極の上部を除く基板全
面に上記薄膜トランジスタのソース・ドレイン電極、及
び上記光電変換部の上部電極となる電極層を形成するこ
とを特徴とするイメージセンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298610A JP2624318B2 (ja) | 1988-11-25 | 1988-11-25 | イメージセンサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298610A JP2624318B2 (ja) | 1988-11-25 | 1988-11-25 | イメージセンサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143559A true JPH02143559A (ja) | 1990-06-01 |
| JP2624318B2 JP2624318B2 (ja) | 1997-06-25 |
Family
ID=17861954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298610A Expired - Lifetime JP2624318B2 (ja) | 1988-11-25 | 1988-11-25 | イメージセンサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624318B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612251A (en) * | 1993-05-27 | 1997-03-18 | Samsung Electronics Co., Ltd. | Manufacturing method and device for a polycrystalline silicon |
| JP2012199563A (ja) * | 1999-12-28 | 2012-10-18 | Dpix Llc | アモルファス・シリコン層センサ及びセンサの形成方法 |
| JP2018530906A (ja) * | 2015-07-28 | 2018-10-18 | ゼネラル・エレクトリック・カンパニイ | 放射線検出器の製造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109282A (ja) * | 1983-11-17 | 1985-06-14 | Seiko Epson Corp | 半導体装置 |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS63274173A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 固体撮像装置 |
-
1988
- 1988-11-25 JP JP63298610A patent/JP2624318B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60109282A (ja) * | 1983-11-17 | 1985-06-14 | Seiko Epson Corp | 半導体装置 |
| JPS639978A (ja) * | 1986-06-30 | 1988-01-16 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPS63274173A (ja) * | 1987-05-06 | 1988-11-11 | Seiko Epson Corp | 固体撮像装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612251A (en) * | 1993-05-27 | 1997-03-18 | Samsung Electronics Co., Ltd. | Manufacturing method and device for a polycrystalline silicon |
| JP2012199563A (ja) * | 1999-12-28 | 2012-10-18 | Dpix Llc | アモルファス・シリコン層センサ及びセンサの形成方法 |
| JP2018530906A (ja) * | 2015-07-28 | 2018-10-18 | ゼネラル・エレクトリック・カンパニイ | 放射線検出器の製造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624318B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262654A (en) | Device for reading an image having a common semiconductor layer | |
| US5923963A (en) | Method of manufacturing a semiconductor display device | |
| US4351856A (en) | Semiconductor device and method of manufacturing the same | |
| JP3215409B2 (ja) | 光弁装置 | |
| JPS62232966A (ja) | 薄膜トランジスタの製造方法 | |
| JPS617663A (ja) | デイプレツシヨン型薄膜半導体光検知器 | |
| KR920007255A (ko) | 광밸브기판 반도체 장치 | |
| JPH0936380A (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JPH03252172A (ja) | 光センサー及びその製造方法 | |
| JPH02143559A (ja) | イメージセンサおよびその製造方法 | |
| JPH01175775A (ja) | 光駆動ｍｏｓ型半導体装置 | |
| US5731600A (en) | Image sensor device on insulating surface | |
| JPS6199347A (ja) | 半導体装置の製造方法 | |
| JP3267375B2 (ja) | 固体撮像装置 | |
| JPH0543095B2 (ja) | ||
| CN115775840A (zh) | 光电传感器件和显示面板 | |
| JPH1184426A (ja) | イメージセンサを内蔵した液晶表示装置 | |
| JP3513701B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JPH01184954A (ja) | 固体撮像装置 | |
| JPH0462174B2 (ja) | ||
| JPH01217966A (ja) | 光導電型イメージセンサの製造方法 | |
| JP2004096736A (ja) | 光源付きイメージセンサ | |
| JPH0426789B2 (ja) | ||
| JPH09251171A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05326961A (ja) | 液晶表示装置用薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |