JPH0462174B2 - - Google Patents
Info
- Publication number
- JPH0462174B2 JPH0462174B2 JP57171462A JP17146282A JPH0462174B2 JP H0462174 B2 JPH0462174 B2 JP H0462174B2 JP 57171462 A JP57171462 A JP 57171462A JP 17146282 A JP17146282 A JP 17146282A JP H0462174 B2 JPH0462174 B2 JP H0462174B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- tft
- film
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明は、半導体薄膜、特に多結晶シリコン・
アモルフアスシリコンを用い、ソース電極、ドレ
イン電極としてITOの如きインジウムを有する透
明導電性膜を用いた、MOS型の薄膜トランジス
タ（以下TFTと略す。）に関する。
アモルフアスシリコンを用い、ソース電極、ドレ
イン電極としてITOの如きインジウムを有する透
明導電性膜を用いた、MOS型の薄膜トランジス
タ（以下TFTと略す。）に関する。
本発明は真性半導体薄膜あるいはＮ型を有する
半導体薄膜を用いたMOS型のTFTに於いて、ソ
ース・ドレインとコンタクトを有する各電極がイ
ンジウムを有する透明導電性膜であり、また、イ
ンジウムが価の不純物であり、かつ、低温
（200℃以下）で溶融する性質を有ることから、前
記透明導電性膜を配線形成後、熱工程により、該
透明導電性膜よりインジウムを前記半導体薄膜に
拡散せしめ、良好なコンタクト特性を得ると共
に、Ｐ型の拡散層を形成することにより、低温で
Ｐ型を有するMOS型のTFTを形成することを目
的とする。
半導体薄膜を用いたMOS型のTFTに於いて、ソ
ース・ドレインとコンタクトを有する各電極がイ
ンジウムを有する透明導電性膜であり、また、イ
ンジウムが価の不純物であり、かつ、低温
（200℃以下）で溶融する性質を有ることから、前
記透明導電性膜を配線形成後、熱工程により、該
透明導電性膜よりインジウムを前記半導体薄膜に
拡散せしめ、良好なコンタクト特性を得ると共
に、Ｐ型の拡散層を形成することにより、低温で
Ｐ型を有するMOS型のTFTを形成することを目
的とする。
半導体薄膜として多結晶シリコンを用いた
TFTの形成方法の１例を第１図に従つて説明す
る。第１図ａで、絶縁基板１００上に真性あるい
はＮ型を有する多結晶シリコン１０１を形成加工
する。しかる後、ゲート絶縁膜１０２を形成す
る。次に同図ｂのように、ゲート電極とすべく多
結晶シリコン１０３を形成、しかる後に、熱拡
散、あるいはイオン注入によりソース・ドレイン
拡散層１０４を形成する。その後層間絶縁膜１０
５をCVD法により全面に形成し、熱処理後、ソ
ース・ドレイン拡散層とソース・ドレイン電極と
のコンタクト用の窓開けをしたのが同図ｃであ
る。最後に、Al又はAl・si等のソース・ドレイ
ン電極用配線を配線形成したのが同図ｄである。
上述したTFTの製造方法は、従来のシリコン基
板に形成するMOS型トランジスタと同様であり、
従来のプロセス技術をそのまま適用できるもので
ある。しかし、この製造方法によれば、例えばゲ
ート絶縁膜形成方法として熱酸化を用いた時、
又、ソース・ドレイン拡散層形成方法として、熱
拡散を用いた時、あるいはイオン注入法を用い
て、活性化させるべくアニーリングを必要とする
時、等いずれの場合も高温（800℃〜1100℃）を
要する。以下、高温を要するTFTの製造プロセ
スを“高温プロセス”と呼ぶことにする。TFT
が高温プロセスで形成される場合、例えばTFT
を透過型のマトリツクス型液晶表示装置に適用し
た場合、TFTアレイを形成する透明絶縁基板は
高温に耐え得る材料、即ち石英基板に限られてし
まう。ところが絶縁基板として高価な石英板を使
用することは、コストの面、あるいは大面積化の
面から量産性を考える場合、非常に大きな欠点で
ある。
TFTの形成方法の１例を第１図に従つて説明す
る。第１図ａで、絶縁基板１００上に真性あるい
はＮ型を有する多結晶シリコン１０１を形成加工
する。しかる後、ゲート絶縁膜１０２を形成す
る。次に同図ｂのように、ゲート電極とすべく多
結晶シリコン１０３を形成、しかる後に、熱拡
散、あるいはイオン注入によりソース・ドレイン
拡散層１０４を形成する。その後層間絶縁膜１０
５をCVD法により全面に形成し、熱処理後、ソ
ース・ドレイン拡散層とソース・ドレイン電極と
のコンタクト用の窓開けをしたのが同図ｃであ
る。最後に、Al又はAl・si等のソース・ドレイ
ン電極用配線を配線形成したのが同図ｄである。
上述したTFTの製造方法は、従来のシリコン基
板に形成するMOS型トランジスタと同様であり、
従来のプロセス技術をそのまま適用できるもので
ある。しかし、この製造方法によれば、例えばゲ
ート絶縁膜形成方法として熱酸化を用いた時、
又、ソース・ドレイン拡散層形成方法として、熱
拡散を用いた時、あるいはイオン注入法を用い
て、活性化させるべくアニーリングを必要とする
時、等いずれの場合も高温（800℃〜1100℃）を
要する。以下、高温を要するTFTの製造プロセ
スを“高温プロセス”と呼ぶことにする。TFT
が高温プロセスで形成される場合、例えばTFT
を透過型のマトリツクス型液晶表示装置に適用し
た場合、TFTアレイを形成する透明絶縁基板は
高温に耐え得る材料、即ち石英基板に限られてし
まう。ところが絶縁基板として高価な石英板を使
用することは、コストの面、あるいは大面積化の
面から量産性を考える場合、非常に大きな欠点で
ある。
本発明はかかる欠点を除去したTFTの製造方
法を示すものである。
法を示すものである。
以下図面に従つて、本発明を説明する。第２図
は本発明によるTFTの製造方法を示す工程断面
図である。
は本発明によるTFTの製造方法を示す工程断面
図である。
第２図ａにおいて、絶縁基板、例えばガラス基
板２００上に、CVD法により真性あるいはＮ型
を有する多結晶シリコン２０１を形成加工する。
しかる後にCVD法によりゲート絶縁膜２０２を
形成する。同図ｂは、ゲート電極として、Ｎ型あ
るいはＰ型を有する多結晶シリコン２０３を形成
加工した。同図ｃは層間絶縁膜として、CVD法
によりSiO2膜、あるいはPSG膜２０５を全面に
形成した後、コンタクトホールの窓開けを行つた
ものである。同図ｄは透明導電性膜としてITO膜
２０６をスパツタリング法、あるいは蒸着法によ
り形成し、配線加工した。この時、300℃程度の
加熱スパツタ、あるいは、後工程として同程度の
熱処理を加えることにより、インジウムを多結晶
シリコン表面近傍に拡散せしめる。インジウムが
価の元素であり、またITOはそれに接する半導
体表面をＰ型化する性質を有するため、上記の製
造方法によれば、良好なコンタクトを有する、Ｐ
型のMOS型のTFTを低温で形成することができ
る。しかも、従来法のように、インオ注入、ある
いは熱拡散工程はないため工程の短縮化ができる
と共に、高温の熱工程が不用のため、安価なガラ
ス基板を絶縁基板として用いることができる。従
つて、本発明によるTFTを透過型のマトリツク
ス型液晶表示装置のスイツチング素子として適用
することにより、大幅なコスト低減が可能であ
る。
板２００上に、CVD法により真性あるいはＮ型
を有する多結晶シリコン２０１を形成加工する。
しかる後にCVD法によりゲート絶縁膜２０２を
形成する。同図ｂは、ゲート電極として、Ｎ型あ
るいはＰ型を有する多結晶シリコン２０３を形成
加工した。同図ｃは層間絶縁膜として、CVD法
によりSiO2膜、あるいはPSG膜２０５を全面に
形成した後、コンタクトホールの窓開けを行つた
ものである。同図ｄは透明導電性膜としてITO膜
２０６をスパツタリング法、あるいは蒸着法によ
り形成し、配線加工した。この時、300℃程度の
加熱スパツタ、あるいは、後工程として同程度の
熱処理を加えることにより、インジウムを多結晶
シリコン表面近傍に拡散せしめる。インジウムが
価の元素であり、またITOはそれに接する半導
体表面をＰ型化する性質を有するため、上記の製
造方法によれば、良好なコンタクトを有する、Ｐ
型のMOS型のTFTを低温で形成することができ
る。しかも、従来法のように、インオ注入、ある
いは熱拡散工程はないため工程の短縮化ができる
と共に、高温の熱工程が不用のため、安価なガラ
ス基板を絶縁基板として用いることができる。従
つて、本発明によるTFTを透過型のマトリツク
ス型液晶表示装置のスイツチング素子として適用
することにより、大幅なコスト低減が可能であ
る。
以上の説明の如く、絶縁基板上に形成された島
状の多結晶又は非晶質の半導体薄膜、該半導体薄
膜中に形成されたソース領域とドレイン領域とチ
ヤンネル領域、チヤンネル領域と接して形成され
たゲート絶縁膜、該ゲート絶縁膜と接して形成さ
れたゲート電極、該ソース領域上に形成されたソ
ース電極、該ドレイン領域上に形成されたドレイ
ン電極から構成されてなる薄膜トランジスタにお
いて、該ソース電極及びドレイン電極は金属を含
む透明導電性膜であり、かつ該ソース領域と該ド
レイン領域は該透明導電膜中の該金属を該半導体
薄膜中に拡散させた拡散層であることにより、マ
トリツクス型の液晶表示装置に応用されるTFT
に対し、工程の短縮及びプロセスの低温化を実現
せしめる特徴を有する。
状の多結晶又は非晶質の半導体薄膜、該半導体薄
膜中に形成されたソース領域とドレイン領域とチ
ヤンネル領域、チヤンネル領域と接して形成され
たゲート絶縁膜、該ゲート絶縁膜と接して形成さ
れたゲート電極、該ソース領域上に形成されたソ
ース電極、該ドレイン領域上に形成されたドレイ
ン電極から構成されてなる薄膜トランジスタにお
いて、該ソース電極及びドレイン電極は金属を含
む透明導電性膜であり、かつ該ソース領域と該ド
レイン領域は該透明導電膜中の該金属を該半導体
薄膜中に拡散させた拡散層であることにより、マ
トリツクス型の液晶表示装置に応用されるTFT
に対し、工程の短縮及びプロセスの低温化を実現
せしめる特徴を有する。
なお本発明の実施例では、半導体薄膜として多
結晶シリコンを用いたが、アモルフアスシリコン
あるいは他の半導体薄膜にも適用できる。
結晶シリコンを用いたが、アモルフアスシリコン
あるいは他の半導体薄膜にも適用できる。
第１図は従来法によるTFTの工程断面図であ
り、第２図が本発明による工程断面図である。 ２００……絶縁基板、２０１……多結晶シリコ
ン、２０２……ゲート絶縁膜、２０３……ゲート
電極、２０４……Ｐ型を有する領域、２０５……
層間絶縁膜、２０６……ITO膜。
り、第２図が本発明による工程断面図である。 ２００……絶縁基板、２０１……多結晶シリコ
ン、２０２……ゲート絶縁膜、２０３……ゲート
電極、２０４……Ｐ型を有する領域、２０５……
層間絶縁膜、２０６……ITO膜。
Claims (1)
- １ 絶縁基板上に形成された薄膜トランジスタの
製造方法において、該絶縁基板上に真性あるいは
Ｎ型の非単結晶半導体薄膜を形成する工程、該半
導体薄膜上にインジウムを含む透明導電性膜から
なるソース電極、ドレイン電極を形成する工程、
該ソース電極、ドレイン電極中の該インジウムを
該半導体薄膜中に拡散させてソース領域、ドレイ
ン領域を形成する工程からなることを特徴とする
薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171462A JPS5961183A (ja) | 1982-09-30 | 1982-09-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171462A JPS5961183A (ja) | 1982-09-30 | 1982-09-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961183A JPS5961183A (ja) | 1984-04-07 |
| JPH0462174B2 true JPH0462174B2 (ja) | 1992-10-05 |
Family
ID=15923553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171462A Granted JPS5961183A (ja) | 1982-09-30 | 1982-09-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961183A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0693509B2 (ja) * | 1983-08-26 | 1994-11-16 | シャープ株式会社 | 薄膜トランジスタ |
| JPH07120635B2 (ja) * | 1986-12-26 | 1995-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US5153142A (en) * | 1990-09-04 | 1992-10-06 | Industrial Technology Research Institute | Method for fabricating an indium tin oxide electrode for a thin film transistor |
-
1982
- 1982-09-30 JP JP57171462A patent/JPS5961183A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961183A (ja) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JPH01241862A (ja) | 表示装置の製造方法 | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JPH0462174B2 (ja) | ||
| JPH0677484A (ja) | 薄膜トランジスタ及びその製造方法 | |
| GB2166276A (en) | Liquid crystal display apparatus | |
| JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JPH0371793B2 (ja) | ||
| JPH0581054B2 (ja) | ||
| JPH0488642A (ja) | 薄膜トランジスタの製造方法 | |
| US7271410B2 (en) | Active matrix circuit | |
| JPS61150278A (ja) | 薄膜トランジスタ | |
| JPS62254467A (ja) | 薄膜トランジスタの製造方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JP2514166B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
| JPH0338751B2 (ja) | ||
| JPS63172469A (ja) | 薄膜トランジスタ | |
| JPH055186B2 (ja) | ||
| JPH01102431A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPH0551176B2 (ja) |