JPH02143980A - 記憶マトリックス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は不揮発性のデジタル記憶装置の記憶マトリック
スに関するものである。

本発明の記憶マトリックスは半硬質磁性体に記憶を磁気
的に書き込む方式のものであり、古き込まれた磁化の方
向を磁気抵抗効果によって読み出す方式のものである。

従来の技術 電源を切った場合に記憶が消失してしまうと都合の悪い
応用機器に対しては不揮発性メモリーが必要である。

従来の不揮発性半導体メモリーは書き込みスピードが早
いとはとても言えない、また書き込み消去を繰り返すと
記憶素子に動作不良を発生するようになる。

磁気的記憶方式による記憶素子としては電磁誘導を原理
とするものと、ホール電圧を利用するもの、磁気抵抗効
果を原理とした読みだし方式によるものなどが提案され
ている。

磁気的方法を使用する記憶素子のうち電磁誘導を原理と
するものは、記憶密度を大きくするために微細化してい
くと読みだし電圧も小さくなる。

このため、電磁誘導を原理とする磁気記憶方式には微細
化に限りがある。

磁気抵抗効果素子を記憶素子として使用したものには公
開特許　昭６３−６１４９３．公開特許昭６３−１３６
３８１３．公開特許　昭５７−１９１８９２、公告特許
　昭５１−４４７８３などがある。

しかしながら、前記公開特許に公開されているものでは
記憶密度を大きくする事については不完全な記憶装置で
ある。

本発明の目的 本発明の目的は磁気抵抗効果を利用したメモリーセルに
おいて、構成素子数を最小にする事によって高密度であ
り、大容量の不揮発性記憶装置を提供する事である。

本発明の構成 本発明の記憶マトリックスは記憶セル、読みだし導電線
群５書き込み導電線群、及び支持基板から構成されてい
る。

記憶セルはダイオードと記憶磁性体から構成されている
。

記憶磁性体。

記憶磁性体とは次に記す閉磁気回路である。

記憶磁性体の第一の構成は半硬質磁性体をその磁気回路
の中に含み、強磁性磁気抵抗効果材料からなる二端子磁
気抵抗素子そその磁気回路の中に含む閉磁気回路である
。

記憶磁性体の第二の構成は半硬質磁性体をその磁気回路
の中に含み、二端子磁気抵抗素子を磁気…１路のギャッ
プ部分に置いた閉磁気回路である。

本説明文では説明を明確にするため、以下の説明文でこ
の閉磁気回路を記憶磁性体と称する。

記憶書き込みは記憶磁性体の閉磁気回路を周回する二つ
の方向のいずれが一つの方向へ磁化する方法により書き
込まれる。

記憶読み取りは、この閉磁気回路の一部分をなす磁気抵
抗効果素子によって行なわれる。磁気抵抗素子は１８０
度方向の異なる外部磁界を識別可能なものである。

記憶磁性体の一部分を構成する磁気抵抗効果素子は公知
のものである。

次に示すものは記憶磁性体の実施例であり、支持基板上
に形成するのが好都合である。

支持基板としては後述のダイオード群を構成している半
導体基板、または半導体薄膜であってもよい。

（１）強磁性磁気抵抗効果膜からなる二端子磁気抵抗素
子と半硬質磁性体膜が閉磁気回路をなした記憶磁性体で
あって、前記二端子磁気抵抗素子は１８０度差の外部磁
界を識別可能である素子とした記憶磁性体。

（２）第一項記載の半硬質磁性体が一軸磁気異方性を有
する記憶磁性体。

（３）強磁性磁気抵抗効果膜からなる二端子磁気抵抗素
子と軟質磁性体膜が閉磁気回路をなした記憶磁性体であ
って、前記二端子磁気抵抗素子は１８０度差の外部磁界
を識別可能である素子であり、前記強磁性磁気抵抗効果
膜が半硬質磁性体である記憶磁性体。

（４）強磁性磁気抵抗効果材料薄膜からなる二端子磁気
抵抗素子と半硬質磁気記憶膜が閉磁気回路を構成した記
憶磁性体であって、前記強磁性磁気抵抗効果材料が一軸
磁気異方性を有し、その方向が閉磁気回路を周回する方
向と角度をもって交差する方向である記憶磁性体。

（５）抵抗値測定電流方向と、−軸磁気異方性の軸方向
が４５度付近の角度で鎖交する方向である記憶磁性体。

以上は磁気抵抗素子が強磁性磁気抵抗効果材料からなる
記憶磁性体である。

磁気抵抗素子が非磁性材料であっても記憶磁性体は構成
できる。

（６）半硬質磁性体を含む磁気回路のギャップ部分に二
端子磁気抵抗素子が置かれ、この二端子磁気抵抗素子が
１８０度方向の異なる外部磁界を検出可能な素子である
記憶磁性体。

閉磁気回路全構成する二端子磁気抵抗素子と半硬質磁気
記憶膜とは電気的には絶縁されている事が望ましいが、
必須要件ではない、またバイアス磁界の方向は４５度が
望ましいが必須要件であるという訳ではない。

第−例及び第二例に示した記憶磁性体は磁気書き込みの
ための半硬質磁性体を磁気抵抗効果膜とは別に具備し、
閉磁気回路とした形式のものである。１デジツトの書き
込みには半硬質磁性体を使用する。書き込み読み出しの
速度の観点から、半硬質磁性体膜は一軸磁気異方性を有
するものが望ましい、−軸磁気異方性、の方向は記憶磁
性体の閉磁気回路を周回する方向である。

磁気書き込みをする半硬質磁性体が磁気抵抗効果膜と同
一であってもよい、この場合半硬質磁性体である磁気抵
抗効果膜に磁気記録は書き込まれる。（３）に示したも
のはこの形式のものである。

記憶マトリックス 本発明の記憶マトリックスは二つの構造形式に実現でき
る０本発明の第一の記憶マトリックスの記憶セルは一つ
の記憶磁性体と、一つのダイオードから構成されている
。本発明の第二の記憶マトリックスの記憶セルは二個の
ダイオードと二個の記憶磁性体から構成されている。

本発明の記憶マトリックスは読み出しを行なうための二
種類の導電線群を具備している０本発明の説明文では読
みやすくするため、二種類の導電線をワード線及びデジ
ット線と呼ぶ。

ワード線は一語の記憶磁性体、または敬語群の記憶セル
につながった導電線である。デジット線は記憶セルの出
力側に接続された導電線である。

謹　第一の記憶マトリックス 本発明の記憶マトリックスは記憶セルを単位の構造とし
て構成されている。

第一の記憶マトリックスでは、記憶セルは一つのダイオ
ードと一つの記憶磁性体がらなり、ダイオードと記憶磁
性体の二端子磁気抵抗素子は直列接続されている。

記憶マトリックスは支持基板上に構成するのが好都合で
ある。

（イ）本発明の第一の記憶マトリックスは以下のように
構成されている。

本発明の記憶マトリックスは記憶セル、読み出し導電線
群、及び書き込み導電線群から構成されている。

記憶セルは一個のダイオードと一個の記憶磁性体からな
っている。ダイオードと記憶磁性体を構成する二端子磁
気抵抗素子は直列接続されて記憶セルを構成している。

書き込み導電線群はＸ導電線群とＸ導電線群からなる二
種類の導電線群である０本発明の書き込み導電線群の最
もよい配置はＸ導電線群とＸ導電線群を直交配置する方
法である。そして、Ｘ、Ｘ導電線が交差する点において
記憶磁性体の閉磁気回路内をＸ導電線とＸ導電線とが通
貫する構成とし、電流一致方式によって磁気書き込みを
行なう。

読みだし導線群はワード線群とデジット線群からなる二
種類の読みだし導電線群である。読みだし導電線群の最
も良い配置は、ワード線とデジット線を直交配置し、ワ
ード線とデジット線が交差する点に一つの記憶セルを接
続する方法である。

以上の導線群は接続点以外では電気的に絶縁されている
。

第二図は本発明の第一の記憶マトリックスを示す、第二
図（ａ）はワード線側がプラス極性の電源に接続される
第一の記憶マトリックスである。

第二図（ｂ）はワード線側がマイナス極性の電源に接続
される第一の記憶マトリックスである。

■　第二の記憶マトリックス 本発明の第二の記憶マトリックスの一つの記憶セルは二
つの記憶セル構成要素から構成されている。記憶セル構
成要素とはダイオードと記憶磁性体を構成する二端子磁
気抵抗素子がらなり、前記ダイオードと前記二端子磁気
抵抗素子が直列接続された構成要素である。説明を明確
にするため以下記憶セル構成要素と称する。

（ロ）本発明の第二の記憶マトリックスは記憶セル。

読み出し導電線群、及び占き込み導電線群から構成され
ている。

第二の記憶マトリックスの記憶セルは二個のダイオード
と二個の記憶磁性体からなっている。

一つのダイオードと一つの記憶磁性体を構成する二端子
磁気抵抗素子は直列接続されて一つの記憶セル構成要素
を構成する。一対の記憶セル構成要素は記憶セルを構成
している。

書き込み導電線群はＸ導電線群とＸ導電線群からなる二
種類の導電線群である。本発明の書き込み導電線群の最
もよい配置はＸ導電線群とＸ導電線群を直交配置する方
法である。

そして、Ｘ、Ｘ導電線が交差する点において対をなす二
個の記憶磁性体の閉磁気回路内？、Ｘ導電線とＸ導電線
とが通貫する構成とし、電流一致方式によって磁気書き
込みを行なう。

磁気書き込みは対をなす二個の記憶磁性体に反対方向の
書き込みをなす。すなわち、磁化記＋ｃｉ書き込みによ
って、前記一対の記憶磁性体の一つの記憶磁性体は抵抗
値が大きくなり、他の一つは抵抗値が小さくなるように
電流が貫流する方向を反対方向にしておくか、または二
端子磁気抵抗素子のバイアス磁界の方向を反対方向にし
ておく。

読みだし導線群はワード線群とデジット線群からなる二
種類の読みだし導電線群である。読みだし導電線群の最
も良い配置は、ワード線とデジット線を直交配置する方
法である。デジット線は二本が一対をなし、対をなす記
憶磁性体に接続される。

ワード線とデジット線が交叉する点に一つの記憶セル構
成要素を接続する。

以上の導線群は接続点以外では電気的に絶縁されている
。

第三図は第二の記憶マトリックスの構成と接続を示す、
第三図（ａ）はワード線側がプラス極性の電源に接続さ
れる第二の記憶マトリックスである。

第三図（ａ）のダイオードの接続方向を反対にしたもの
は第三図（ｂ）である、第三図（ｂ）ではワード線側を
マイナス極性の電源に接続する。

記憶装置の構成 第六図は第一の記憶マトリックスを使用した記憶装置の
全体図である。

（イン本発明の第一の記憶マトリックスを使用した記憶
装置は第一の記憶マトリックスとワード線選択スイッチ
群と電流比較器群と出力選択スイッチ群と基準電流源群
と、アドレスデコーダー、および記憶書き込みのための
Ｘ導電線ドライバー、Ｙ導電線ドライバーから構成され
ている。

記憶マトリックスを構成するすべてのワード線はそれぞ
れ一つのワード線選択スイッチを介して電源に接続され
ている。

記憶マトリックスを構成するすべてのデジット線は電流
比較器の入力端子に接続され、デジット線は電流比較器
を介して接地端子に接続されている。

電流比較器の他の入力端子には基準電流源が接続されて
いる。

電流比較器の出力は出力選択スイッチに接続されている
。

（ロ）本発明の第二の記憶マトリックスを使用した記憶
装置は第二の記憶マトリックスとワード線選択スイッチ
群と電流比較器群と出力選択スイッチ群と、アドレスデ
コーダー、および記憶書き込みのためのＸ導電線、Ｙ導
電線ドライバーから構成されている。

記憶マトリックスを構成するすべてのワード線はそれぞ
れ一つのワード線選択スイッチを介して電源に接続され
ている。

記憶マトリックスを構成するすべてのデジット線は電流
比較器の入力端子に接続され、電流比較器を介して接地
端子に接続されている。

対をなす二本のデジット線は一つの電流比較器の二つの
入力端子に接続されている。

電流比較器の出力端子は出力選択スイッチに接続されて
いる。ワード線選択スイッチまたは出力選択スイッチと
してはＭＩＳ電界効果トランジスタがよい０例えば、Ｍ
ＯＳエンハンスメント・タイプＦＥＴなどである。

（イ）（ロ）に説明したものは電源を直流プラス端子と
し接地端子は直流マイナス端子としたものである。同様
に電源端子の極性を入れ換えたものについても構成でき
る。

作動 （ａ）記憶磁性体に磁気書き込みを行なう方法。

本発明の磁気書き込みは公知の電流一致方式によって書
き込む。

磁気書き込みを行なうには、二群の導電線群発使用する
。−群の導電線群をＸ導電線の名で呼ぶ。

他の一群の導電線群をＹ導電線の名で呼ぶ。

電流一致方式は記憶磁性体を形成する閉磁気回路内を直
流するＸ、Ｙ二本の導電線に流れる電流による起磁力の
和で磁化反転が可能であるが、一本の導電線に流れる電
流だけでは磁化反転は起きない事を原理とする方法であ
る。

（ｂ）読みだしについて 記憶磁性体の磁化状態の読みだしは磁気抵抗素子に流れ
る電流の大きさを比較判定する事によって行なわれる。

（イ）本発明の第一の記憶マトリックスは、基準電流と
デジット線に流れる電流を比較し、記憶磁性体の磁化状
態を判定する読みだし方式のものである。

ワード線選択スイッチ群の一つのスイッチがアドレスデ
コーダによって選択されワード線群の内の一本のワード
線が電源に接続される。

ワード線の一本が選択され前記スイッチを介して電源に
接続されると、ワード線とデジット線間に直列接続され
た一つのダイオードと一つの記憶磁性体の磁気抵抗素子
を通じてデジット線に電流が流れる。

このデジット線に流れる電流が基準電流と比較され記憶
磁性体に書き込まれた磁化の方向を判定し、記憶は読み
取られる。基準電流源の電流値は記憶磁性体の磁気抵抗
素子の抵抗値が高抵抗であるときと低抵抗であるときの
中間値に設定される。

基準電流源の電流値はワード線選択スイッチの抵抗値の
変動の影響が補償されるようにするのが賢明である。

ワード線選択スイッチと同一特性のスイッチを基準抵抗
に直列接続して選択スイッチの抵抗温度依存性を排除し
てもよい。

また、ワード線選択スイッチを介して基準電流源回路を
設ける方法によってもよい、（第七図）基準電流源は様
々な実施形態が可能である。

カレントミラー回路で多数の電流比較器に基準電流を流
してもよい。

また電流比較器−個につき、−個の基準抵抗を設けて記
憶マトリックスのワード線に加えた電圧と同一の電圧を
加えて基準電流源としてもよい。

基準抵抗と記憶磁性体の磁気抵抗素子の温度抵抗係数は
等しくしておく事が賢明な選択である。

またデジット線に接続された他の記憶磁性体からのリー
ク電流を補償するように基準抵抗値を設定する事が賢明
な選択である。

記憶装置では記憶密度を上げるためには配線も細いもの
にする必要がある。このため配線の抵抗値は無視しえな
い、記憶磁性体へ至る配線の長さと記憶磁性体から電流
比較器へ至る配線の長さは磁気記憶素子が配置されてい
る場所によってその長さは異なっている。

第七図は配線の長さの変化を補償するため電流源のため
の電源をワード線選択スイッチの後に取る方式である。

この方法によりデジット線の長さの変化による抵抗値変
化は補償される。またワード線選択スイッチの抵抗値の
影響は排除される。

ワード線の抵抗値の影響を小さくするには、選択スイッ
チをワード線の両側に二個設け、電流をワード線の両側
から供給するといった手段がある。

このようにすればデジット線の接続場所によるワード線
の抵抗値差の影響は小さくできる。

デジット線は電流比較器の入力端子に直接接続されてい
ても良い、また記憶容量が大きい場合には、デジット線
はデジット線選択スイッチを介して電流比較器に接続さ
れる形態であってもよい。

また、電流比較器の出力側に出力選択スイッチを設ける
構成であっても良い。

（ロ）本発明の第二の記憶マトリックスは、対をなす二
個の記憶磁性体を記憶セル構成要素とし。

対のデジッ）Ｍに流れる電流を比較し、記憶磁性体の磁
化状態を判定する読みだし方式のものである。

この方式のメリットは読みだし配線の抵抗値の影響が、
はぼ完全に排除される事である。

第二の記憶マトリックスを使用した記憶装置は基準電流
源が不用になる。

本発明の第二の記憶マトリックスは次のように読み出さ
れる。

ワード線群の内の一本のワード線がワード線選択スイッ
チによって選択され電源に接続される。

デジット線は電流比較器を介して接地端子に接続去れて
いる。

ワード線の一本が電源に接続されると、ワード線に接続
された記憶セル構成要素を通じてすべてのデジット線に
電流が流れる。

デジット線に流れる電流は記憶磁性体の磁化の状態に応
じて、一方は大きく一方は小さくなる。この二本のデジ
ット線の電流を電流比較器によって比較すれば磁気記憶
素子の磁化方向を判定できる。

電流比較器の出力側に出力選択スイッチを設ける構成で
あっても良い。

また、デジット線はデジット線選択スイッチを介して電
流比較器に接続される形態であってもよい、この方法は
選択スイッチの抵抗値の影響が出る不利がある。

記憶磁性体として対をなす記憶磁性体を使用した記憶マ
トリックスは記憶磁性体を一つ使用した記憶マトリック
スに較べて記憶密度は小さくなる。

しかしながら、対をなす記憶磁性体を使用した記憶読み
だし方法は、二本のデジット線に流れる電流を比較する
事によりワード線選択スイッチの抵抗値の変動の影響を
排除できる。

また、比較する電流変化の大きさは磁気記憶素子を一つ
使用した場合の４倍の大きさになり、ノイズなどの影響
を受けにくくなるという特徴がある。

以上の読み取り装置を要約すると以下のようになる。

（１）第一の記憶マトリックスとワード線選択スイッチ
群と電流比較器群と基準ｔｔ流源群からなる記憶読み取
り装置であって、 前記ワード線選択スイッチの一つは電源と前記ワード線
の一本の間に接続され、 前記デジット線の一本は前記電流比較器の入力端子の一
つに接続され、前記電流比較器を介して接地端子に接続
され、前記電流比較器の他の一つの入力端子には前記基
準電流源が接続された記憶読み取り装置。

（２）第二の記憶マトリックスとワード線選択スイッチ
群と電流比較器群からなる記憶読み取り装置であって、 電源と前記ワード線の一本の間には一つのワード線選択
スイッチが接続され、 前記対をなすデジット線は前記電流比較器の二つの入力
端子に接続され、前記電流比較器を介して接地端子に接
続された記憶読み取り装置。

実施様態 （イ）二端子磁気抵抗素子。

本発明で使用される二端子磁気抵抗素子は強磁性磁気抵
抗材料から構成された二端子磁気抵抗効果素子であり、
１８０度方向が異なる記憶磁化の方向を検出できるもの
でなければならない。

本発明の記憶磁性体を構成する二端子型磁気抵抗素子は
公知のものであり、様々な材料、構造で実現できる０次
に示すものは一例である。

（１）二端子磁気抵抗素子は強磁性磁気抵抗材料からな
り、前記強磁性磁気抵抗材料が一軸磁気異方性を有し、
その角度が検出磁界と角度を持って交差する方向である
二端子磁気抵抗素子。

（２）強磁性磁気抵抗効果材料の薄膜と、この薄膜にバ
イアス磁界を加える手段を有する磁気抵抗素子であって
、バイアス磁界が硬磁性体膜によって加えられ。

前記薄膜は二つの電流端子を有し、前記バイアス磁界の
方向はこの端子に流れる電流方向と角度をもって交差す
る二端子磁気抵抗効果素子。

〈３）第二項記載のバイアス磁界がシャント電流による
二端子磁気抵抗素子。

第九図はバイアス磁界を有する構造の二端子磁気抵抗素
子のバイアス方向と外部磁界の方向と。

その合成された磁界の方向の関係を示す。

磁気抵抗効果膜にバイアス磁界を加える方法は種々のも
のが公知である。

磁気抵抗膜に密着して硬磁性膜を設け、バイアス磁界を
加える構造の磁気抵抗素子であってもよい。

また、磁気抵抗効果膜自身を硬磁性体とし、−軸磁気異
方性を電流方向に対して角度θだけ傾けて設けてもよい
。

ニッケル・コバルト合金は大きな磁気抵抗効果を有する
事が知られている。この材料に一軸磁気異方性を形成し
、外部磁界によって磁化方向を回転させる方法によって
外部磁界を検出する事もできる。

（ロ）電流比較器について。

電流比較器は様々な実施形態が可能である。第８図、（
ａ）、（ｂ）、（ｃ）に示したものは電流比較器の例で
ある。第８図（ａ　）（ｂ　）（ｃ　）に示したものは
入力トランジスタがＮＰＮ　）ランジスタによるもので
あるが、ＰＮＰ）ランジスタによるものも同様に構成で
きる。

人力トランジスタがＰＮＰ　）ランジスタであるものは
記憶マトリックスのダイオード接続方向を逆にした場合
に必要になる。

第８図、（ａ）に記したものはもっとも単純な電流比較
器である。２つの入力電流の方向が反対になる。したが
ってこのタイプの比較器は第一のタイプの記憶マトリッ
クスに使用できる。

第８図、（ｂ）に記したものは後段に作動入力端子を持
つ電圧コンパレターを接続して使用する。

使用するトランジスタが同一伝導形式であるので特性が
同一であるものを製造しやすい、また、負荷に接続した
インピーダンス要素で動作点の調整ができる。第８図、
（ｃ）に記したものはカレントミラー回路を使用した電
流比較器の入力段である。

入力が電流であり出力が電圧である増幅段がこれの後に
接続される。

（ハ）その他の実施例について。

ダイオードについても様々な実施様態が可能である０本
発明に使用されるダイオードはｌｉ結晶半導体からなる
ダイオードでもよい、またアモルファス半導体で作られ
たダイオードでもよい、またショットキーダイオードで
もよい。

支持基板はダイオード群が形成されているチップ上でも
よい。

スイッチ群を単結晶シリコンチップ上に形成し、記憶マ
トリックスをアモルファス・シリコン薄膜により形成す
る方法による、ハイブリッド構造としても　よい、この
ようにすれば大規模の記憶装置が実現可能である。

効果 （１）本発明の最も大きな経済効果はアクセス・スピー
ドの早い不揮発性メモリーが提供できる事である。また
、 （２）一つの記憶磁性体を構成する素子数が少なく、高
密度の不揮発性記憶装置が実現できる。

（３）記憶磁性体は閉磁気回路の形を取る事ができる。

そのようにすれば、磁束の漏洩による誤作動と磁気書き
込みの点で有利になる。

【図面の簡単な説明】

第一図（ａ）、第一図（ｂ）、本発明の記憶セル構成要
素。 第二図（ａ）、第二図（ｂ）本発明の第一の記憶マトリ
ックスの一部分。 第三図（ａ）、第三図（ｂ）、本発明の第二の記憶マト
リックスの一部分。 第四図（ａ）、第四図（ｂ）、第一の記憶マトリックス
の読みだし装置図。 第五図（ａ）、第五図（ｂ）、第二の記憶マトリックス
の読みだし装置図。 第六図（ａ）、第一の記憶マトリックスを使用した記憶
装置ブロック図の一例。第六図（ｂ）第二の記憶マトリ
ックスを使用した記憶装置ブロック図の一例、第七図、
第一の記憶マトリックスを使用した記憶装置において、
基準電流源をワード線選択スイッチの後方から取る方式
を示す図。 第八図（ａ　）（ｂ　）（ｃ　）、電流比較器の例。 第九図、二端子磁気抵抗素子のバイアス磁界と検出磁界
の関係を示す図。 ■、二端子磁気抵抗素子　２．ダイオード　３．半硬質
磁性体膜　４．絶縁膜　５．Ｘ導電線　６．Ｙ導電線　
７．ワード絵　８．デジット線　９．電源１０、ワード
線選択スイッチ　１１．第一の記憶マトリックス　１２
．電流比較器　１３．基準電流源　１４．接地線　１５
．第二の記憶マトリックス　　１６．出力選択スイッチ
　１７．出力端子第一図（ａ） 第二図（ａ） 第一図（ｂ） 第二図（ｂ） 第三図（ａｌ 第四図（ａ） 第五図（ａ） デコーダ 第六図（ｂ） 第七図 第九図 第八図 補正書　別紙。 特許庁長官　　　　吉田文毅　　゛殿 Ｊ、事件の表示 昭和６３年特許願　第６３−２９７０４９号２、発明の
名称　　　記憶マトリックス。 ３、補正をする者 事件との関係　　特許出願人 ５、補正命令の日付　　　　自発 ６、補正により増加する請求項の数　　　０項７、補正
の対象　　特許請求の範囲の欄補正後の特許請求の範囲
の全文は以下の通りです。 特許請求の範囲 （１）直列接続された二端子磁気抵抗素子とダイオード
からなる記憶セル構成要素であって、 前記二端子磁気抵抗素子は１８０度方向の異なる外部磁
界を検出し得る素子であり、さらに前記二端子磁気抵抗
素子は強磁性磁気抵抗効果材料からなり、導電線通貫の
ための空間を有する閉磁気回路の一部分をなすものであ
り、前記閉磁気回路はその一部分に半硬質磁性体を含む
事を特徴とした記憶セル構成要素。 （２）直列接続された二端子磁気抵抗素子とダイオード
からなる記憶セル構成要素であって、 前記二端子磁気抵抗素子は１８０度方向の異なる外部磁
界を検出し得る素子であり、さらに前記二端子磁気抵抗
素子は導電線通貫のための空間な有する閉磁気回路のギ
ャップ部分に置かれ、前記閉磁気回路は少なくともその
一部分に半硬質磁性体を含む事を特徴とした記憶セル構
成要素。 （３）第一項または第二項記載の記憶セル構成要素群と
書き込み導電線群と読みだし導電線群とからなる記憶マ
トリックスであって。 （イ）前記書き込み導線群はＸ導電線群とＹ導電線群か
らなり、一本のＸ導電線と一本のＹ導電線は一カ所にお
いて交差し、交差点において前記記憶セル構成要素を構
成している閉磁気回路の空間を通貫し、 （ロ）前記読みだし導線群はワード線群とデジット線群
がらなり、前記ワード線の一本と前記デジット線の一本
は一カ所で交差し、交差点において　　　　されたダイ
オードと　１抵十し１子、５（前記ワード線と前記デジ
ット線の間に接続されており。 （ハ）前記ダイオードの接続方向はすべて同一方向であ
る事を特徴とする記憶マトリックス。 （４）第一項または第二項記載の記憶セル構成要素群と
書き込み導電線群と読みだし導電線群とからなる記憶マ
トリックスであって、前記記憶セル構成要素の二個が対
をなし。 （イ）前記書き込み導′Ｋｉ線群はＸ導電線群とＹ導電
線群からなり、一本のＸ導電線と一本のＹ導電線は一カ
所において交差し、交差点において前記対をなす記憶セ
ル構成要素を構成する二個の閉磁気回路の空間を通貫し
、対をなす二個の前記閉磁気回路の記憶書き込み方向は
前記閉磁気回路を構成する磁気抵抗素子に反対方向の磁
気抵抗効果をもたらす方向であり。 （ロ）前記読みだし導電線群はワード線群とデジット線
群からなり、前記ワード線の一本と前記デジット線の一
本は一カ所において交差し、交差点において直舛接粒）
木夫叉４オニ＝巳乏３じ榎抵十ｂ１子〃前記ワード線と
前記デジット線の間に一つ接続されており、前記デジッ
ト線の二本は対をなし、対をなす前記記憶セル構成要素
に接続されており、（ハ）すべての前記ダイオードの接
続方向は同一方向である事を特徴とする記憶マトリック
ス。 補正後の特許請求の範囲の全文は以上の通りです。 補正は、 請求項（３）項、下線を引いた部分、および請求項（４
）項、下線を引いた部分です。 請求項第一項第二項については、補正はありません。 以上

Claims (4)

【特許請求の範囲】
1. （１）直列接続された二端子磁気抵抗素子とダイオード
   からなる記憶セル構成要素であって、 前記二端子磁気抵抗素子は１８０度方向の異なる外部磁
   界を検出し得る素子であり、さらに前記二端子磁気抵抗
   素子は強磁性磁気抵抗効果材料からなり、導電線通貫の
   ための空間を有する閉磁気回路の一部分をなすものであ
   り、 前記閉磁気回路はその一部分に半硬質磁性体を含む事を
   特徴とした記憶セル構成要素。
2. （２）直列接続された二端子磁気抵抗素子とダイオード
   からなる記憶セル構成要素であって、 前記二端子磁気抵抗素子は１８０度方向の異なる外部磁
   界を検出し得る素子であり、さらに前記二端子磁気抵抗
   素子は導電線通貫のための空間を有する閉磁気回路のギ
   ャップ部分に置かれ、前記閉磁気回路は少なくともその
   一部分に半硬質磁性体を含む事を特徴とした記憶セル構
   成要素。
3. （３）第一項または第二項記載の記憶セル構成要素群と
   書き込み導電線群と読みだし導電線群とからなる記憶マ
   トリックスであって、 （イ）前記書き込み導線群はＸ導電線群とＹ導電線群か
   らなり、一本のＸ導電線と一本のＹ導電線は一カ所にお
   いて交差し、交差点において前記記憶セル構成要素を構
   成している閉磁気回路の空間を通貫し、 （ロ）前記読みだし導線群はワード線群とデジット線群
   からなり、前記ワード線の一本と前記デジット線の一本
   は一カ所で交差し、交差点において第一項記載の記憶セ
   ル構成要素が前記ワード線と前記デジット線の間に接続
   されており、（ハ）前記ダイオードの接続方向はすべて
   同一方向である事を特徴とする記憶マトリックス。
4. （４）第一項または第二項記載の記憶セル構成要素群と
   書き込み導電線群と読みだし導電線群とからなる記憶マ
   トリックスであって、前記記憶セル構成要素の二個が対
   をなし、 （イ）前記書き込み導電線群はＸ導電線群とＹ導電線群
   からなり、一本のＸ導電線と一本のＹ導電線は一カ所に
   おいて交差し、交差点において前記対をなす記憶セル構
   成要素を構成する二個の閉磁気回路の空間を通貫し、対
   をなす二個の前記閉磁気回路の記憶書き込み方向は前記
   閉磁気回路を構成する磁気抵抗素子に反対方向の磁気抵
   抗効果をもたらす方向であり、 （ロ）前記読みだし導電線群はワード線群とデジット線
   群からなり、前記ワード線の一本と前記デジット線の一
   本は一カ所において交差し、交差点において前記記憶セ
   ル構成要素が前記ワード線と前記デジット線の間に一つ
   接続されており、前記デジット線の二本は対をなし、対
   をなす前記記憶セル構成要素に接続されており、 （ハ）すべての前記ダイオードの接続方向は同一方向で
   ある事を特徴とする記憶マトリックス。