JPH0214402A - 記録再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、回転ヘッドを用いて磁気記録媒体に対する記
録再生を行なう記録再生回路に関する。

［従来の技術と解決すべき課題］ 従来１例えばビデオテープレコーダ等回転ヘッドを用い
て信号の記録再生を行なう記録再生回路は、第７図に示
すようにロークリトランスｌａ。

ｌｂを用いて回転ヘッド２　ａ、　２　ｂとヘッドアン
プ３との間における信号の授受を行なっている。

すなわち、再生時は回転ヘッド２　ａ、　２　ｂの微小
な再生信号をロータリトランスＬ　ａ、　１　ｂを介し
てヘッドアンプ３に入力して増幅し、また、記録時は記
録信号をヘッドアンプ３により増幅した後、ロークリト
ランスｌ　ａ、　１　ｂを介して回転へラド２　ａ、　
２　ｂに供給している。この場合、上記回転ヘッド２　
ａ、　２　ｂは、回転ドラム（図示せず）の周面に装着
されて一定速度で回転駆動される。また、ヘッドアンプ
３は、図示しないサーボ回路から送られてくるヘッド切
換信号ＨＳＷ、及び同じく図示しないＣＰＵから送られ
てくるＲＥＣ／ＰＢ（記録／再生）切換信号によって動
作制御される。上記ヘッドアンプ３には、動作電源とし
てＶｃｃ電圧及び接地電位ＧＮＤが与えられる。

上記のように回転ヘッド’ｌ　ａ、　’ｌ　ｂとヘッド
アンプ３との間にロータリトランスｌ　ａ、　ｌ　ｂを
介在させた場合、再生時においては、ロータリトランス
ｌ　ａ、　１　ｂに入力される信号のレベルが非常に小
さいので、回転ヘッド２　ａ、　２　ｂからロークリト
ランス１　ａ、　ｌ　ｂを介してヘッドアンプ３に至る
経路でノイズを拾い易い。また、回転ヘッド２　ａ、　
２　ｂのインダクタンス、ロータリトランスｌ　ａ、　
ｌ　ｂの組合わせインダクタンス、結合係数。

ヘッドアンプ３の入力容量のマツチングをとる必要があ
る。また、再生時及び記録時の両方に関しては、ロータ
リトランスｌ　ａ、　ｌ　ｂの伝送周波数特性、信号の
損失、並びにロータリトランス１ａ＋ｔｂのチャンネル
間のベアリング等を管理する必要があるという問題があ
った。

本発明は上記実情に鑑みてなされたもので、ロータリト
ランスとヘッドアンプ間に乗るノイズを防止し得ると共
に、回転ヘッド、ロータリトランス、ヘッドアンプのマ
ツチングをとる必要が無く、シかも、ロークリトランス
による再生・記録時の損失を防止できると共にチャンネ
ル間の特性を管理する必要のない記録再生回路を提供す
ることを目的とする。

［課題を解決するための手段及び作用］本発明は、回転
ドラム側にヘッドアンプを設けて、このヘッドアンプに
回転ヘッドを直接接続し、上記ヘッドアンプと外部回路
との間の信号の授受をロータリトランスを介して行なう
ようにしたものである。

また、本発明は、前記ロータリトランスを介して送られ
てきたヘッド切換信号を波形整形して前記ヘッド切換信
号を復元すると共に、ヘッドアンプ内の記録増幅手段と
再生増幅手段とを動作モードに応じて切換制御するよう
に構成したものである。

上記のようにヘッドアンプを回転ドラム側に設けてヘッ
ドとロークリトランスとの間に介在することにより、再
生時においては再生信号がヘッドアンプにより増幅され
てロークリトランスに入力される。このためロータリト
ランスに入力される信号のレベルが大きくなり、ノイズ
の影響を受は難くなると共に伝送系のマツチングについ
てそれ程注意を払う必要がなくなる。

また、ロータリトランスを介して送られてきたヘッド切
換信号を波形整形する手段を設けることにより、ヘッド
切換信号に対する直流伝送回路を設けることなく元の信
号波形を復元でき、伝送系の構成を簡易化することがで
きる。

［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。ま
ず、第１図により本発明の基本的構成について説明する
。第１図において１１はヘッドアンプで、詳細を後述す
るように回転ドラム側に装着され、摺動端子ａ、ｂを介
してＶｃｃ電圧及び接地電位ＧＮＤが与えられる。この
場合、Ｖｃｃ電圧は、記録モード時と再生モード時とで
異なる電圧、例えば記録モード時には１０ｖ１再生モ一
ド時には５ｖの電圧が与えられる。また、ヘッドアンプ
１１は、端子ｅ、ｆがロータリトランス１２ａ（第１チ
ャンネルｃｈ−１）を介して外部の記録／再生増幅回路
（図示せず）に接続されて記録／再生信号の授受を行な
い、また、端子ｃ、ｄにはロータリトランス１２ｂ（第
２チャンネルＣｈ−２）を介してＣＰＵ　（図示せず）
よりヘッド切換信号Ｈ８Ｗが与えられる。また、ヘッド
アンプ１１は、端子ｇ、ｈよりコンデンサＣ１，Ｃ２を
介して回、転ヘッド１３ａに接続されると共に、端子ｉ
、ｊよリコンデンサＣＩ、Ｃ２を介して回転ヘッド１３
ｂに接続される。

しかして、上記ヘッドアンプ１１は、第２図に示すよう
に回転ドラム２１に装着される。この回転ドラム２１は
、回転軸２２が固定ドラム２３により回転自在に保持さ
れ、固定ドラム２３内に設けられているモータ（図示せ
ず）により一定速度で回転駆動される。そして、上記回
転ドラム２１の周面に回転ヘッド１３ａ　（１３ｂ）が
１８０°の間隔を保って装着されると共に、上側部にヘ
ッドアンプ基板２４が装着され、このヘッドアンプ基板
２４に上記ヘッドアンプ１１が構成される。更に上記回
転軸２２の上端に絶縁部材２５を介在してＶｃｃ端子板
２６が装着され、このＶｃｃ端子板２６と上記ヘッドア
ンプ１１の電源ラインとの間がリード線２７で接続され
る。そして、上記Ｖｃｃ端子板２６の中心部に摺動端子
２８が圧接され、この摺動端子２８よりＶｃｃ電源が供
給される。

また、上記回転軸２２は、その下端部が固定ドラム２３
より下側に導出されてその先端中心部に摺動端子２９が
圧接され、この摺動端子２９を介して接地電位ＧＮＤが
与えられる。更に回転ドラム２１と固定ドラム２３との
対向面に上記ロータリトランス１２ａ。

１２ｂが配設されるもので、回転ドラム２１の下面にロ
ーターが、そして、固定ドラム２３の上面にステータが
設けられる。

次に上記ヘッドアンプ１１の構成について第３図により
説明する。ＣＰＵ　（図示せず）からロータリトランス
１２ｂを介して端子ｃ、ｄに与えられるヘッド切換信号
Ｈ３Ｗは、ウィンドコンパレータ３１を介して波形整形
回路３２に入力され、波形整形されてロジックコントロ
ーラ３３へ送られる。

また、このロジックコントローラ３３には、Ｒ／Ｐ（記
録／再生）切換回路３４からＲ／Ｐ切換信号が与えられ
る。上記Ｒ／Ｐ切換回路３４は、端子ａを介して与えら
れるＶｃｃ電圧の電圧レベルを検出してＲ／Ｐ切換信号
を発生する。そして、ロジックコントローラ３３は、波
形整形回路３２及びＲ／Ｐ切換回路３４からの信号に基
づいて再生時のチャンネル切換信号ＡＰ、ＢＰ及び記録
時のチャンネル切換信号ＡＲ，ＢＲを発生する。

一方、端子ｅ、ｆにロータリトランス１２ａを介して与
えられる記録信号は、チャンネルＡの記録増幅回路３５
ａ及びチャンネルＢの記録増幅回路３５ｂに入力される
。記録増幅回路３５ａは、ロジックコントロ・−ラ３３
から与えられるチャンネル切換信号ＡＲによってオン／
オフ制御され、その出力信号は端子ｇ、ｈよりコンデン
サＣ１，Ｃ２を介して回転ヘッドＬ３ａへ送られる。ま
た、記録増幅回路３５ｂは、ロジックコントローラ３３
から与えられるチャンネル切換信号ＢＲによってオン／
オフ制御され、その出力信号は端子ｉ、ｊよりコンデン
サＣ３，Ｃ４を介して回転へラド１３ｂへ送られる。

また、回転ヘッド１３ａにより再生される信号は、端子
ｇ、ｈよりチャンネルＡの再生増幅回路３６ａに入力さ
れ、回転ヘッド１３ｂにより再生される信号は、端子１
＋　　ＪよりチャンネルＢの再生増幅回路３８ｂに入力
される。上記再生増幅回路３６ａ。

３６ｂは、ロジックコントローラ３３からのチャンネル
切換信号ＡＰ、ＢＰによって交互にオン／オフ制御され
、その出力信号は切換回路３７へ送られる。

この切換回路３７は、ロジックコントローラ３３から与
えられるチャンネル切換信号ＡＰ、ＢＰによって制御さ
れ、再生増幅回路３８ａ、　３６ｂの出力信号を交互に
選択して端子ｅ、ｆよりロータリトランス１２ａを介し
て記録／再生回路（図示せず）へ出力する。

更に上記ヘッドアンプ１１の詳細について第４図及び第
５図により説明する。まず、第４図により再生増幅回路
３８ａ、　３６ｂ及び記録増幅回路３５ａ。

３５ｂの詳細について説明する。再生増幅回路Ｈａは、
ＮＰＮ型のトランジスタＱｌ　−Ｑ１３を主体として構
成されるもので、動作電源としてＶｃｃ電圧及び接地電
位ＧＮＤが与えられると共に、ロジックコントローラ３
３から送られてくるチャンネル切換信号ＡＰがトランジ
スタＱ１３のベースに入力される。上記トランジスタＱ
ｌ、Ｑ２は差動増幅回路を構成しおり、そのベースに回
転ヘッド１３ａによる再生信号が端子ｇ、ｈを介して入
力される。

また、上記トランジスタＱ７．ＱＢは、トランジスタＱ
　６１．　Ｑ　６２と共に能動負荷差動増幅回路４０を
構成しており、トランジスタＱ７．Ｑ８１のコレクタが
端子ｅに接続され、トランジスタＱ８．Ｑ８２のコレク
タが端子ｆに接続される。上記トランジスタＱＢ１．６
２は、回転ヘッド１３ａによるチャンネルＡの再生時に
トランジスタＱ７．Ｑ８からなる差動増幅回路の能動負
荷として作動する。そして、上記再生増幅回路３６ａは
、チャンネル切換信号ＡＰがＬレベル（ローレベル）の
時にオンし、Ｈレベル（ハイレベル）の時にオフとなる
。すなわち、チャンネル切換信号ＡＰがＬレベルになる
と、トランジスタＱ１３がオフし、そのコレクタ電位が
上昇してトランジスタＱＩＯ，Ｑ１２がオンとなる。

この結果、バイアス回路のトランジスタＱ３゜Ｑ５．Ｑ
６．Ｑ９．Ｑｌｌにベース電流が供給されて回路がオン
状態となり、回転ヘッド１３ａによる再生信号が増幅さ
れる。また、チャンネル切換信号ＡＰがＨレベルになる
と、トランジスタＱ１３がオンし、そのコレクタ電位が
低下してトランジスタＱＩＯ，Ｑ１２が共にオフする。

このためトランジスタＱ３．Ｑ５．ＱＢ、Ｑ９．Ｑｌｌ
にベース電流が供給されず、回路はオフ状態となって増
幅動作は行なわれない。

また、再生増幅回路３６ｂは、ＰＮＰ型のトランジスタ
０１５〜Ｑ２７を主体として構成されるもので、動作電
源としてＶｅｅ電圧及び接地電位ＧＮＤが与えられると
共に、ロジックコントローラ３３から送られてくるチャ
ンネル切換信号ＢＰがトランジスタＱ２７のベースに人
力される。上記トランジスタＱ１５．０１Ｂは差動増幅
回路を構成しおり、そのベースに回転ヘッド１３ｂによ
る再生信号が端子ｉ、ｊを介して入力される。また、上
記トランジスタＱ２１．　　Ｑ２２は、トランジスタＱ
６１．　Ｑ６２と共に能動負荷差動増幅回路４０を構成
しており、トランジスタＱ２１．　ＱＢＩのコレクタが
端子ｅに接続され、トランジスタＱ２２．　　Ｑ８２の
コレクタが端子ｆに接続される。上記トランジスタＱ６
１．６２は、回転ヘッドｔａｂによるチャンネルＢの再
生時にトランジスタＱ２１．　Ｑ２２からなる差動増幅
回路の能動負荷として作動する。そして、上記再生増幅
回路３Ｂｂは、再生増幅回路３６ａと同様にしてチャン
ネル切換信号ＢＰがＬレベルの時にオンし、Ｈレベルの
時にオフとなる。

一方、記録増幅回路３５ａは、ＰＮＰ型トランジスタＱ
３７．０３ｇ及びＮＰＮ型トランジスタ０３９〜０４ｇ
を主体として構成され、動作電源としてＶｃｃ電圧及び
接地電位ＧＮＤが与えられると共に、トランジスタＱ４
Ｂのベースにロジックコントローラ３３からチャンネル
切換信号ＡＲが与えられる。上記トランジスタＱ３７〜
Ｑ４０は、差動増幅回路を構成しており、トランジスタ
０３９．　Ｑ４０のベースに記録／再生回路からロータ
リトランス１２ｇ及び端子ｅ、ｆを介して送られてくる
記録信号が入力され、コレクタから取出される信号が端
子ｇ、ｈを介して回転ヘッド１３ａへ送られる。

上記記録増幅回路３５ａは、チャンネル切換信号ＡＲが
Ｌレベルの時にオンし、Ｈレベルの時にオフとなる。す
なわち、チャンネル切換信号ＡＲがＬレベルになると、
トランジスタＱ４ｇがオフし、そのコレクタ電位が上昇
してトランジスタＱ４５゜Ｑ４７がオンとなる。この結
果、バイアス回路のトランジスタＱ４１．　Ｑ４３．　
Ｑ４４．　Ｑ４６にベース電流が供給されて回路がオン
状態となり、回転ヘッド１１ａによる再生信号が増幅さ
れる。また、チャンネル切換信号ＡＲがＨレベルになる
と、トランジスタ０４８がオンし、そのコレクタ電位が
低下してトランジスタＱ４５．　　Ｑ４７が共にオフす
る。このためトランジスタＱ４１．　Ｑ４３．　Ｑ４４
．　Ｑ４Ｂにベース電流が供給されず、回路はオフ状態
となって増幅動作は行なわれない。

また、記録増幅回路３５ｂは、ＰＮＰ型トランジスタＱ
４９．０５０及びＮＰＮ型トランジスタＱ５１〜Ｑ８０
を主体として構成され、動作電源としてＶｅｃ電圧及び
接地電位ＧＮＤが与えられると共に、トランジスタＱ８
０のベースにロジックコントローラ３３からチャンネル
切換信号ＢＲが与えられる。上記トランジスタＱ４９〜
Ｑ５２は、差動増幅回路を構成しており、トランジスタ
Ｑ５１．５２のベースに記録／再生回路からロータリト
ランス１２ａ及び端子ｅ、ｆを介して送られてくる記録
信号が人力され、コレクタから取出される信号が端子ｉ
、ｊを介して回転ヘッド１３ｂへ送られる。

上記のように構成された記録増幅回路８５ｂは、チャン
ネル切換信号ＢＲがＬレベルの時にオンし、Ｈレベルの
時にオフとなる。すなわち、チャンネル切換信号ＢＲが
Ｌレベルになると、トランジスタＱ６０がオフし、その
コレクタ電位が上昇してトランジスタＱ５７．　Ｑ５９
がオンとなる。この結果、バイアス回路のトランジスタ
Ｑ５３．　Ｑ５５．０５Ｂ。

Ｑ５１１にベース電流が供給されて回路がオン状態とな
り、回転ヘッド１３ｂによる再生信号が増幅される。ま
た、チャンネル切換信号ＢＲがＨレベルになると、トラ
ンジスタ０８０がオンし、そのコレクタ電位が低下して
トランジスタＱ５７．　　Ｑ５９が共にオフする。この
ためトランジスタＱ５３．　Ｑ５５゜Ｑ　５Ｂ、　Ｑ　
５８にベース電流が供給されず、回路はオフ状態となっ
て増幅動作は行なわれない。

次にウィンドコンパレータ３１．波形整形回路３２゜ロ
ジックコントローラ３３．Ｒ／Ｐ切換回路３４の詳細に
ついて第５図により説明する。ウィンドコンパレータ３
１は、ＮＰＮ型トランジスタＱＢ３〜Ｑ７４を主体とし
て構成され、動作電源としてＶｃｃ電圧及び接地電位Ｇ
ＮＤが与えられる。上記トランジスタＱ　６９．　　Ｑ
　７０により第１コンパレータ３１１、トランジスタＱ
７２．　Ｑ７３により第２コンパレータ３１２が構成さ
れ、ＣＰＵからロータリトランス１２ｂを介して送られ
てくるヘッド切換信号ＨＳＷが端子Ｃよりトランジスタ
Ｑ８９．　Ｑ７２のベースに与えられる。また、上記ト
ランジスタ０７０．　　Ｑ７３のベースには、トランジ
スタＱＢ３〜Ｑ［ｉ８からなるバイアス回路３１３より
所定のバイアスが与えられる。そして、トランジスタＱ
８９．　　Ｑ７３のコレクタから取出される信号が波形
整形回路３２へ送られる。

上記波形整形回路３２は、ＰＮＰ型トランジスタＱ９２
．　Ｑ９３からなる定電流回路３２１及びＮＰＮ型トラ
ンジスタＱ９４〜Ｑ９７からなるＲＳフリップフロップ
３２２により構成される。そして、フリップフロップ３
２２のＱ、ζ出力が波形整形回路３２の出力信号として
ロジックコントローラ３３へ送られる。

このロジックコントローラ３３は、ＮＰＮ型トランジス
タＱ８０〜Ｑ８２及びＰＮＰ型トランジスタＱ８３から
なるカレントミラー回路３３１．ＰＮＰ型トランジスタ
Ｑ８４〜Ｑ９１からなる定電流回路３３２゜ＮＰＮ型ト
ランジスタＱ９８〜Ｑ１０９からなるロジック切換回路
３３３により構成される。上記カレントミラー回路３３
１により定電流回路３３２の動作が制御され、この定電
流回路３３２を介してロジック切換回路３３３に一定電
流が供給される。このロジック切換回路３３３は、トラ
ンジスタＱ９ｇとＱ９９゜Ｑ　１０１とＱ　１０２　、
　Ｑ　１０４とＱ　１０５　、　Ｑ　１０７とＱ　１０
８によりそれぞれノア回路を構成し、コレクタから取出
される信号がインバータを構成するトランジスタＱ１０
０　、　Ｑ１０３　、　ＱｌｏＧ　、　Ｑ１０９のベー
スに入力される。そして、トランジスタＱ１００゜Ｑ１
０３のコレクタ出力が再生時のチャンネル切換信号ＡＰ
、ＢＰとして取出され、トランジスタＱＩＯＢ　、　Ｑ
１０９のコレクタ出力が記録時のチャンネル切換信号Ａ
Ｒ，ＢＲとして取出される。また、上記各ノア回路には
、波形整形回路３２及びＲ／Ｐ切換回路３４からの信号
が入力される。すなわち、トランジスタＱ９８．　Ｑ１
０４のベースに波形整形回路３２からフリップフロップ
３２２のＱ側出力が入力され、トランジスタＱＩＯＩ　
、　ＱＩＯ）のベースにフリップフロップ３２２のΦ側
出力が入力される。そして、トランジスタＱ９９．　Ｑ
１０２のベース及びトランジスタＱ１０５　、０１０ｇ
のベースにＲ／Ｐ切換回路３４からのＲ／Ｐ切換信号が
入力される。

上記Ｒ／Ｐ切換回路３４は、ＮＰＮ型トランジスタＱ７
５〜Ｑ７９からなり、動作電源としてＶｃｃ電圧及び接
地電位ＧＮＤが与えられる。トランジスタＱ　７７、　
Ｑ　７８は、差動増幅回路３４２を構成しており、トラ
ンジスタＱ７７のベースにトランジスタＱ７５．０７Ｂ
からなるバイアス回路３４１から例えば１．５ｖの一定
電圧が与えられる。このバイアス回路３４１は、トラン
ジスタＱ７５．　０７６がダイオードとして作用し、Ｖ
ｃｃ電圧がＩＯＶ、５Ｖの何れの場合でも常に１．５Ｖ
の電圧をトランジスタＱ７５のベースに供給する。また
、トランジスタ０７８のベースは、抵抗Ｒを介して接地
されると共に抵抗４Ｒを介してＶｃｃ電源ラインに接続
される。

すなわち、上記抵抗Ｒ，４Ｒの値は、１；４に設定され
、記録時に１０ｖのＶＣＣ電圧が供給された時にトラン
ジスタ０７８のベース電圧が２■、再生時に５ｖのＶｃ
ｃ電圧が供給された時にトランジスタＱ７８のベース電
圧が１ｖとなるようになっている。このトランジスタＱ
７８のベース電圧によって、トランジスタＱ７７、　　
Ｑ７８がオン／オフ制御されるもので、そのコレクタ出
力電圧がロジック切換回路３３３へ送られる。すなわち
、トランジスタＱ７７のコレクタ出力がロジック切換回
路３３３におけるトランジスタＱ９９．　　Ｑ１０２の
ベースに入力され、トランジスタ０７８のコレクタ出力
がトランジスタＱ１０５　、　Ｑ１０８のベースに入力
される。

次に上記実施例の全体の動作を第６図のタイミングチャ
ートを参照して説明する。ＣＰＵから第６図（ａ）に示
すヘッド切換信号Ｈ５Ｗがロータリトランス１２ｂに送
られてくると、そのステータ側の端子Ｃから取出される
信号は同図（ｂ）に示すように直流分が除かれて立上り
部分及び立下り部分が微分された波形となる。端子Ｃに
正のパルス信号が出力された時は、スレッシュレベル以
上となっている間トランジスタＱ６９．　Ｑ７２がオン
、トランジスタＱ７０．　Ｑ７３がオフとなり、第６図
（Ｃ）に示すようなパルス信号が第２コンパレータ３１
２側から出力される。また、端子Ｃに負のパルス信号が
出力された時は、スレッシュレベル以下となっている間
トランジスタＱ６９．　Ｑ７２がオフ、トランジスタＱ
７０．　Ｑ７３がオンとなり、第６図（ｄ）に示すよう
なパルス信号が第１コンパレータ３１１側から出力され
る。上記のようにしてヘッド切換信号ＨＳＷに同期して
第１コンパレータ３１１及び第２コンパレータ３１２か
ら交互にパルス信号が出力され、このパルス信号により
波形整形回路３２内のフリップフロップ３２２のセット
、リセットが繰返される。これによりフリップフロップ
３２２から第６図（ｅ）に示すように波形整形された矩
形波信号、つまり、復元されたヘッド切換信号Ｈ８Ｗが
取出され、ロジックコントローラ３３内のロジック切換
回路３３３へ送られる。

一方、Ｒ／Ｐ切換回路３４は、再生モードと記録モード
とで異なるＶｃｃ電圧が与えられ、それに応じてＲ／Ｐ
切換信号を発生する。今、再生モードが指定されたもの
とすれば、この場合には５ｖのＶｃｃ電圧が与えられる
ので、トランジスタＱ７８のベース電位はＩＶとなり、
トランジスタＱ７７がオン、トランジスタ０７Ｂがオフ
状態となる。このためトランジスタＱ７７のコレクタ出
力がＬレベル、トランジスタＱ７ｇの出力がＨレベルと
なり、Ｒ／Ｐ切換信号としてロジック切換回路３３３へ
送られる。トランジスタＱ７７のコレクタ出力がＬレベ
ルになると、ロジック切換回路３３３のトランジスタＱ
９９．　Ｑ１０２がオフ状態に保持される。この結果、
トランジスタＱ９Ｂ、　ＱＩＯＩがフリップフロップ３
２２の反転動作に応じて交互にオン／オフ動作し、トラ
ンジスタ０９Ｂ、　Ｑ９９からなるノア回路とトランジ
スタＱＩＯＩ　、　Ｑ１０２からなるノア回路からＬレ
ベルとＨレベルの信号が交互に出力される。このノア回
路の出力信号は、トランジスタＱ１００゜Ｑ　１０３に
より反転され、チャンネル切換信号ＡＰ。

ＢＰとして出力される。すなわち、ヘッド切換信号Ｈ３
Ｗに同期してチャンネル切換信号ＡＰ。

ＢＰが交互に出力される。この場合、チャンネル切換信
号ＡＰ、ＢＰは、Ｌレベルで有意となる。

また、このときロジック切換回路３３３にＲ／Ｐ切換回
路３４から与えられるトランジスタＱ７ｇのコレクタ出
力がＨレベルとなっているので、トランジスタＱ１０５
　、０１０８がオン状態に保持される。このためトラン
ジスタＱ１０５　、　ＱＩＯＩＩのコレクタ出力は、フ
リップフロップ８２２の出力に関係なくＬレベルとなり
、トランジスタＱ１０Ｂ　、　Ｑ１０９がオフする。従
って、トランジスタＱ１０８　、１０９がら堆出される
チャンネル切換信号ＡＲ，ＢＲはＨレベルに保持される
。上記のようにして再生モードでは、ＡＲ，ＢＲはＨレ
ベルに保持され、ＡＰ。

ＢＰがヘッド切換信号Ｈ８Ｗに応じてＨレベルとＬレベ
ルに交互に切換られる。

一方、記録モードが指定された場合には、１０ＶのＶＣ
Ｃ電圧が与えられる。Ｒ／Ｐ切換回路３４は、１０■の
ｖｃｃ電圧が与えられるとトランジスタ０７ｇのベース
電位が２ｖとなり、トランジスタＱ７７がオフ、トラン
ジスタＱ７Ｂがオン状態となる。このためトランジスタ
Ｑ７７のコレクタ出力がＨレベル、トランジスタ０７８
の出力がＬレベルとなり、Ｒ／Ｐ切換信号としてロジッ
ク切換回路３３３へ送られる。トランジスタＱ７７のコ
レクタ出力がＨレベルになると、ロジック切換回路３３
８のトランジスタＱ９９．　Ｑ１Ｇ２がオン状態に保持
される。この結果、トランジスタＱ９９．　　Ｑ１０２
のコレクタ出力は、フリップフロップ３２２の出力に関
係なくＬレベルとなり、トランジスタＱ１００゜Ｑ１０
３がオフする。従って、トランジスタＱＩＯ０゜１０３
から取出されるチャンネル切換信号ＡＰ。

ＢＰはＨレベルに保持される。このときＲ／Ｐ切換回路
３４におけるトランジスタＱ７８のコレクタ出力がＬレ
ベルとなっているので、トランジスタＱ　１０５　、　
Ｑ　１０Ｂがオフされる。この結果、トランジスタＱ１
０４　、　　Ｑ１０７がフリップフロップ３２２の出力
信号により交互にオン／オフ制御され、上記再生モード
時と同様にしてトランジスタ０１０６゜Ｑ１０９のコレ
クタからチャンネル切換信号ＡＲ。

ＢＲが出力される。上記のようにして記録モードでは、
チャンネル切換信号ＡＰ、ＢＰがＨレベルに保持される
と共に、ヘッド切換信号Ｈ３Ｗに応じてＡＲ，ＢＲがＨ
レベルとＬレベルに交互に切換られる。

上記のようにして記録／再生のモード指定及びヘッド切
換信号Ｈ５Ｗに応じてＡＰ、ＢＰ、ＡＲ。

ＢＲのうちの１つが選択されてＬレベルとなる。

そして、このロジックコントローラ３３から出力される
チャンネル切換信号ＡＰ、ＢＰ、ＡＲ，ＢＲにより第３
図における再生増幅回路３６ａ、　３６ｂ。

記録増幅回路３５ａ、　３５ｂが選択される。すなわち
、再生モードにおいては、チャンネル切換信号ＡＰ。

ＢＰにより再生増幅回路３６ａ、　３６ｂが交互に選択
され、回転ヘッド１３ａ、　１３ｂからの再生信号が増
幅されて切換回路３７へ送られる。この切換回路３７は
、再生増幅回路３６ａ、　３８ｂにより増幅された信号
をチャンネル切換信号ＡＰ、ＢＰにより交互に選択し、
ロータリトランス１２ａを介して図示しない記録／再生
回路へ出力する。

また、記録モードが指定された場合は、図示しない記録
／再生回路からロータリトランス１２ａを介して送られ
てくる記録信号が記録増幅回路３５ａ。

３５ｂに入力される。この記録増幅回路３５ａ、　３５
ｂは、ロジックコントローラ３３から与えられるチャン
ネル切換信号ＡＲ，ＢＲにより交互に動作し、上記記録
信号を増幅して回転ヘッド１３ａ、　１３ｂに与え、記
録媒体に記録する。以下、同様にして記録／再生処理が
行なわれる。

［発明の効果］ 以上詳記したように本発明によれば、ヘッドアンプを回
転ドラム側に設けてヘッドに直接接続すると共に、ロー
タリトランスを介して記録／再生回路に接続するように
したので、ロータリトランスに入力される再生信号はヘ
ッドアンプで所定レベルまで増幅され、このためロータ
リトランス部分におけるノイズの影響及び信号損失の影
響を少なくすることができる。また、ヘッドとロータリ
トランスとの間にヘッドアンプが介在されるので、ヘッ
ドとロークリトランス間におけるマツチング等の伝送系
の特性管理、並びにロークリトランスのチャンネル間の
ベアリング管理等に特に注意を払う必要がなく、極めて
簡単な管理その目的を達成することができる。

また、本発明は、ロークリトランスを介して送られてき
たヘッド切換信号を波形整形し、これにより元の信号波
形を復元するようにしているので、ヘッド切換信号を伝
送するための例えばスリップリング等の直流伝送系路を
設ける必要がなく、機械的構成を簡易化することができ
る。

【図面の簡単な説明】

第１図ないし第６図は本発明の一実施例を示すもので、
第１図は本実施例の全体の概略構成を示す図、第２図は
回転ヘッド部分の構成を示す図、第３図はヘッドアンプ
の全体の構成を示すブロック図、第４図はヘッドアンプ
内の記録増幅回路及び再生増幅回路部分の詳細を示す図
、第５図はヘッドアンプ内のウィンドコンパレータ、波
形整形回路、ロジックコントローラ、Ｒ／Ｐ切換回路部
分の詳細を示す図、第６図は動作を説明するためのタイ
ミングチャート、第７図は従来における全体の概略構成
を示す図である。 １１・・・ヘッドアンプ、１２ａ、１２ｂ・・・ロータ
リトランス、１３ａ、　１３ｂ・・・回転ヘッド、２１
・・・回転ドラム、２２・・・回転軸、２３・・・固定
ドラム、３１・・・ウィンドコンパレータ、３２・・・
波形整形回路、３３・・・ロジックコントローラ、３４
・・・Ｒ／Ｐ切換回路、３５ａ、　３５ｂ・・・記録増
幅回路、３８ａ、　３６ｂ・・・再生増幅回路、３７・
・・切換回路、３１１・・・第１コンパレータ、３１２
・・・第２コンパレータ、３１３・・・バイアス回路、
３２１・・・定電流回路、３２２・・・フリップフロッ
プ、３３１・・・カレントミラー回路、３３２・・・定
電流回路、３３３・・・ロジック切換回路。

Claims (2)

【特許請求の範囲】
1. （１）回転ドラムの周面部に装着される磁気ヘッドと、
   前記回転ドラムに設けられ、この磁気ヘッドに対する記
   録・再生信号を増幅するヘッドアンプと、このヘッドア
   ンプと外部回路との間における信号を転送するロータリ
   トランスとを具備したことを特徴とする記録再生回路。
2. （２）磁気ヘッドとヘッドアンプとロータリトランスを
   設けてなる記録再生回路において、磁気ヘッドに差動出
   力電圧を出力する記録増幅手段と、磁気ヘッドからの差
   動入力電圧により動作する再生増幅手段と、前記記録増
   幅手段と再生増幅手段の出力及び入力をロータリトラン
   スに整合させる整合手段と、前記ロータリトランスを介
   して送られてきたヘッド切換信号を波形整形する波形整
   形手段と、この波形整形手段からの信号と外部からの動
   作電源電圧値とにより前記記録増幅手段と前記再生増幅
   手段との動作を切換制御する制御手段とを備えたことを
   特徴とする記録再生回路。