JPH02144938A

JPH02144938A - 半導体装置

Info

Publication number: JPH02144938A
Application number: JP29812788A
Authority: JP
Inventors: Takayuki Okinaga; 隆幸沖永; Kanji Otsuka; 寛治大塚; Hiroshi Akasaki; 赤崎　博; Koji Emata; 江俣　孝司; Norishige Kikuchi; 菊地　哲慈
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1988-11-28
Filing date: 1988-11-28
Publication date: 1990-06-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置技術に関し、特に半導体装置にお
ける微細ピッチ配線に好適なスルーホール構造に関する
。

〔従来の技術〕

多層配線構造を備えた半導体装置において配線層間、ま
たは配線基板間を接続するスルーホール構造については
、例えば、株式会社オーム社、昭和５９年１１月３０日
発行、ｒＬｓＩハンドブックＪＰ２８０〜Ｐ２８１に記
載があり、この文献には、スルーホールにおける配線層
間、または配線基板間の接続技術の重要性について説明
されている。

ところで、近年、半導体装置においては、集積度の向上
とともに、素子の微細化、並びにこれら素子を結ぶ配線
の微細化が進められている。

しかし、配線が微細化されるにつれ、配線層間を接続す
るスルーホールの側壁の垂直状に形成された急激な段差
に起因して、上層からの金属配線が断線してしまうとい
う現象を生じていた。

このため、従来技術では、第３図に示すように、層間絶
縁膜２０の表面に、底部に向かって小径となるような断
面テーパ状のスルーホール２１を形成し、このスルーホ
ール２１の傾斜部２２の傾斜角度を比較的なだらかに加
工することによって、上層配線２３のステップカバレッ
ジを向上させ、上記問題を改善していた。

〔発明が解決しようとする課題〕

ところが、スルーホールの側壁全体にテーパ状の傾斜部
を形成する上記従来の技術においては、下記のような課
題があることを本発明者は見出した。

すなわち、第１に、上記従来の技術１＄おいては、各ス
ルーホールの側壁全体に傾斜部を形成しているため、特
に、配線の幅方向においても傾斜部を形成しているため
、配線が並設される部分にふいては、配線の幅方向にお
ける傾斜部を確保する分、配線ピッチを必然的に広くせ
ざるを得なかった。

また、第２に、各スルーホールをエツチング加工する際
、その加工にばらつき等が生じることによって、上層配
線と下層配線との導通が不確実となる場合も生じていた
。

本発明は上記課題に着目してなされたものであり、その
目的は、多層配線構造における各配線のピッチを狭小化
することによって、半導体装置の高集積化を実現するこ
とのできる技術を提供することにある。

また、本発明の他の目的は、スルーホールにおける配線
層間、または配線基板間の接続の信頼性を高めることの
できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記載および添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、基板上に略並列に延設される第１の配線群と
、第１の配線群と導通され略並列に延設される第２の配
線とを有しており、前記第１の配線群と第２の配線群と
が、前記基板上において前記配線群を構成する配線の幅
方向に延設された溝の底部にふいて積層され接続されて
いる半導体装置である。

〔作用〕

上記した手段によれば、配線の接続部毎にスルーホール
を形成する必要がなく、スルーホールにおいて配線群を
構成する配線の幅方向における傾斜部が形成されないた
め、配線ピッチを極小にすることができる。

また、上記手段によれば、簡易なスルーホール構造で第
１の配線群と第２の配線群との確実な接続構造を実現で
きるため、基板上における配線接続の信頼性をさらに高
めることができる。

〔実施例〕

第１図は本発明の一実施例である半導体装置の要部を示
す斜視図である。

第１図に示す本実施例の半導体装置１ａは、薄膜多層配
線構造を有してふり、半導体装１１ａを構成する、アル
ミナ、ムライト、あるいは窒化アルミニウム（ＡＩＮ）
等のセラミック材からなるパフケージ基板２の上面には
、ポリイミド等からなる絶縁膜３ａが形成されている。

絶縁膜３ａの上面には、第１の配線群を構成する複数の
第−層配線４が略並列に延設されており、さらに、これ
ら複数の第−層配線４を被覆するように、ポリイミド等
からなる層間絶縁膜３ｂが形成されている。

層間絶縁膜３ｂの上面には、第２の配線群を構成する複
数の第二層配線５が、略並列に延設されており、これら
複数の第二層配線５は、層間絶縁膜３ｂに形成された一
つのスルーホール（溝）６ａの底部において、複数の第
−層配線４の各々に積層され電気的に接続されている。

本実施例の半導体装置１ａにおけるスルーホール６ａは
、各配線の接続部毎に個々に形成されているのではなく
、複数の配線群毎に形成されており、その形状は、第二
層配線５０幅方向に延設された形状となっている。

すなわち、スルーホール６ａには、第二層配線５の延設
された方向においては傾斜部７が形成されているが、各
第二層配線５の接続部毎にスルーホールが形成されない
ため、第二層配線５の幅方向における傾斜部は形成され
ない構造となっている。

なふ、上記した第−層配線４は、Ａｆ、銅（ＣＵ）等か
らなり、図示はしないが、その一端は、パッケージ基板
２に接合されたリードビン等の電極と電気的に接続され
ており、このリードピンは、印刷配線基板などの所定の
配線基板上の配線に電気的に接続されるようになってい
る。

また、上記した第二層配線５も同じ＜Ａｊ！、銅などか
らなり、その一端は、パッド８と接続され、パッド７は
、パッケージ基板２のチップ実装領域（図示せず）に接
合された半導体チップ９上のポンディングパッド１０と
、金などからなるボンディングワイヤ１１を介して電気
的に接続されている。半導体チップ９には、ＭＯＳトラ
ンジスタ、またはバイポーラトランジスタ等の所定の集
積回路素子が形成されている。

また、図面を見易くするためあえて図示しないが、層間
絶縁膜３ｂの上面には、第二層配線５を被覆するように
、ポリイミド等からなる表面保護膜が形成されており、
第二層配線５の保護、並びに外部からの汚染防止がなさ
れている。

このような半導体装置１ａを製造するには、例えば、以
下のようにする。

まず、パッケージ基板２の上面に、ポリイミド溶液など
をスピンコード法により塗布後、所定温度において熱処
理することによって絶縁膜３ａを形成する。

そして、上記した絶縁膜３ａの上面に、銅などからなる
金属層をスパッタリング法などにより堆積し、さらに、
この金属層をドライエツチング法などによりパターンニ
ングすることによって複数の第−層配線４を形成する。

その後、第−層配線４を被覆するように、絶縁膜３ａの
上面に絶縁膜３ａと同様にしてポリイミド等からなる層
間絶縁膜３ｂを形成する。

次いで、第−層配線４が露出するように、層間絶縁膜３
ｂの所定部分を、例えば、ウェットエツチング法により
エツチングして、スルーホール６ａを形成する。なお、
この際、ウェットエツチング法によれば、スルーホール
６ａにおける第−層配線４の延設される方向の傾斜部７
も形成されてしまう。

その後、スルーホール６ａの形成された層間絶縁膜３ｂ
の上面に、銅などからなる金属層をスパッタリング法な
どにより堆積し、さらに、この金属層をドライエツチン
グ法などによりパターンニングすることによって、第−
層配線４に積層され電気的に接続された第二層配線５を
形成する。

続いて、この第二層配線５を被覆するように、層間絶縁
膜３ｂの上面にポリイミド等からなる表面保護膜（図示
せず）を形成した後、パッケージ基板２のチップ実装領
域（図示せず）に金−スズ等のろう材により半導体チッ
プ９を接合し、さらに、半導体チップ９上のポンディン
グパッドｌＯと、パッケージ基板２上のパッド８とをボ
ンディングワイヤ１１によって電気的に′接続する。

最後に、半導体チップ９やボンディングワイヤ１１等の
物理的破損の防止や外気からの保護のため、メタルキャ
ップ（図示せず）等により気密封止を行い、半導体装置
１ａを製造する。

以上、本実施例によれば、スルーホール６ａには、従来
のスルーホール構造と異なり、第二層配線５の幅方向に
おける傾斜部が形成されないため、第−層配線４、及び
第二層配線５の配線ピッチを極小にすることができる。

このため、半導体チップ９に形成される集積回路素子の
増加に伴うポンディングパッド１０の高密度化に対応す
ることができ、半導体装置１ａの高集積化を促進するこ
とができる。

また、簡易な構造で第−層配線４と第二層配線５との確
実な接続構造を実現できるため、パッケージ基板２上に
おける配線接続の信頼性が向上する。特に、近年は、配
線の微細化に伴ってスルーホールの径も小さくなるが、
層間絶縁膜の厚さは、耐圧や浮遊容量の問題などから薄
くすることに限界があるため、アスペクト比（スルーホ
ールの深さ／スルーホールの径）はおのずと高くなる。

このため、スルーホール内への金属層の埋め込みが不充
分となり、配線の接続が不確実となるおそれがある。

しかし、本実施例の半導体装置１ａにおけるスルーホー
ル６ａの構造においては、その形状が第二層配線５の幅
方向に延設された形状となっているため、上記のような
問題が生じることなく、第−層配線４と第二層配線５と
の電気的な接続を確実に行える。

しかも、スルーホール６ａには、第二層配線５の延設さ
れる方向に傾斜部７が形成されているため、スルーホー
ルの急激な段差に起因する配線の断線が防止され、この
結果、信頼性の高い半導体装置１ａが得られる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、前記本実施例においては、異なる配線層間をス
ルーホールの底部において積層接続した場合について説
明したが、これに限定されるものではなく、例えば、第
２図に示す半導体装１ｉｉ１ｂのように、パッケージ基
板２上の同一の配線層に形成された第１の配線群を構成
する配線１２と第２の配線群を構成する配線１３とを、
スルーホール６ｂの底部において積層接続しても良い。

また、前記本実施例においては、パッケージで基板上に
施した配線例を示したが、この基材がＳ１ウ工ハ等半導
体自身でも勿論かまわない。この場合においても、配線
が並設される部分における配線のピッチを狭くすること
ができるため、集積回路素子の高集積化を促進させるこ
とができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、基板上に略並列に延設される第１の配線群と
、第１の配線群と導通され略並列に延設される第２の配
線とを有しており、前記第１の配線群と第２の配線群と
が、前記基板上において前記配線群を構成する配線の幅
方向に延設された溝の底部において積層され接続されて
いることにより、配線ピッチを極小とすることができる
ため、半導体装置の高集積化を促進することができる。

また、簡易なスルーホール構造によって第１の配線と第
２の配線との確実な接続を実現できるため、基板上にお
ける配線接続の信頼性を高めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例で−る半導体装置の要部を示
す斜視図、第２図は本発明の他の実施例である半導体装置の断面図
、第３図は従来のスルーホール構造を示す斜視図である。ｌａ、ｌｂ・・・半導体装置、２・・・パッケージ基板
、３ａ・・・絶縁膜、３ｂ・・・層間絶縁膜′、４・・
・第−層配線（第１の配線）、５・・・第二層配線（第
２の配線）、６ａ、６ｂ・・・スルーホール（溝）、７
・・・傾斜部、８・・・パッド、９・・・半導体チップ
、１０・・・ポンディングパッド、１１・・・ボンディ
ングワイヤ、１２・・・配線（第１の配線）、１３・・
・配線（第２の配線）、２０・・・層間絶縁膜、２１・
・・スルーホール、２２・・・ＩＩＢ、２３・・・上層
配線。第２図第３図

Claims

【特許請求の範囲】

１、基板上に略並列に延設される第１の配線群と第１の
配線群と導通され略並列に延設される第２の配線とを有
しており、前記第１の配線群と第２の配線群とが、前記
基板上において前記配線群を構成する配線の幅方向に延
設された溝の底部において積層され接続されていること
を特徴とする半導体装置。