JPH02144986A - 高密度パッケージ - Google Patents
高密度パッケージInfo
- Publication number
- JPH02144986A JPH02144986A JP63298369A JP29836988A JPH02144986A JP H02144986 A JPH02144986 A JP H02144986A JP 63298369 A JP63298369 A JP 63298369A JP 29836988 A JP29836988 A JP 29836988A JP H02144986 A JPH02144986 A JP H02144986A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring boards
- electronic circuit
- horizontal
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 238000010276 construction Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 3
- 102100025490 Slit homolog 1 protein Human genes 0.000 description 1
- 101710123186 Slit homolog 1 protein Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば大規模集積回路（ＬＳＩ）等の電子回
路をパッケージングして使用する高密度パッケージに関
する。
路をパッケージングして使用する高密度パッケージに関
する。
近年、ＬＳＩチップの高集積化、高速化に伴い、電子回
路装置を小型で高機能にする要求から高密度パッケージ
によって実装の高密度化が進んできている。
路装置を小型で高機能にする要求から高密度パッケージ
によって実装の高密度化が進んできている。
従来、この種の高密度パッケージは第３図に示すように
構成されている。これを同図に基づいて説明すると、同
図において、符号１で示すものはその表裏面に入出力用
のピン２とＬＳＩ等の電子回路部品３を有する配線基板
である。
構成されている。これを同図に基づいて説明すると、同
図において、符号１で示すものはその表裏面に入出力用
のピン２とＬＳＩ等の電子回路部品３を有する配線基板
である。
ところで、従来の高密度パッケージにおいては、配線基
板１の片面にのみ電子回路部品３を実装するもの、すな
わち電子回路部品３の実装を２次元配置するものである
ため、同一平面内に実装可能な電子回路部品数が制約を
受け、近年における電子回路の高集積化に伴う電子回路
部品３の高密度実装化に応じることができないという問
題があった。
板１の片面にのみ電子回路部品３を実装するもの、すな
わち電子回路部品３の実装を２次元配置するものである
ため、同一平面内に実装可能な電子回路部品数が制約を
受け、近年における電子回路の高集積化に伴う電子回路
部品３の高密度実装化に応じることができないという問
題があった。
本発明はこのような事情に鑑みてなされたもので、ベー
ス配線基板に対して電子回路部品を３次元配置すること
ができ、もって近年における電子回路の高集積化に伴う
電子回路部品の高密度実装化に応じることができる高密
度パッケージを提供するものである。
ス配線基板に対して電子回路部品を３次元配置すること
ができ、もって近年における電子回路の高集積化に伴う
電子回路部品の高密度実装化に応じることができる高密
度パッケージを提供するものである。
本発明に係る高密度パッケージは、表裏面側にピンと電
子回路部品を有するベース配線板と、このベース配線板
に実装されかつ水平方向に間隔をもって立設されその各
側縁に同一方向に開口するスリットを有する複数の垂直
配線板と、これら垂直配線板にスリットに一部が臨むよ
うに保持されかつコネクタによって接続された水平配線
板とを備えたものである。
子回路部品を有するベース配線板と、このベース配線板
に実装されかつ水平方向に間隔をもって立設されその各
側縁に同一方向に開口するスリットを有する複数の垂直
配線板と、これら垂直配線板にスリットに一部が臨むよ
うに保持されかつコネクタによって接続された水平配線
板とを備えたものである。
本発明においては、ベース配線板のみならず垂直配線板
および水平配線板に多数の電子回路部品を実装すること
ができる。
および水平配線板に多数の電子回路部品を実装すること
ができる。
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
説明する。
第１図（ａ）および（ｂ）は本発明に係る高密度パッケ
ージを示す斜視図とそのｂ−ｂ線断面図である。
ージを示す斜視図とそのｂ−ｂ線断面図である。
同図において、符号１１で示すものは多層構造をもつベ
ース配線板で、表裏面側に多数の電子回路部品１２と入
出力用ピン１３が設けられている。１４は電子回路部品
（図示せず）を搭載可能なスペースを有する複数の垂直
配線板で、前記ベース配線板１１に対し固定接続体１５
を介して実装され、かつ水平方向に間隔をもって立設さ
れており、各側縁には同一の方向に開口するスリット１
６が形成されている。１７はその一部が前記スリット１
６に臨む水平配線板で、前記垂直配線板１４に対して保
持され、かつコネクタ１８によって接続されており、一
方面側には多数の電子回路部品１９が設けられている。
ース配線板で、表裏面側に多数の電子回路部品１２と入
出力用ピン１３が設けられている。１４は電子回路部品
（図示せず）を搭載可能なスペースを有する複数の垂直
配線板で、前記ベース配線板１１に対し固定接続体１５
を介して実装され、かつ水平方向に間隔をもって立設さ
れており、各側縁には同一の方向に開口するスリット１
６が形成されている。１７はその一部が前記スリット１
６に臨む水平配線板で、前記垂直配線板１４に対して保
持され、かつコネクタ１８によって接続されており、一
方面側には多数の電子回路部品１９が設けられている。
この水平配線板１７と前記垂直配線板１４を接続するコ
ネクタ１８は、再配線板１４．１７を接続するフィルム
パターンからなる導電体２０と、この導電体２０を再配
線板１４．１７に圧接する圧接用のバー２１と、このバ
ー２１と導体２０との間に介在するエラスチック絶縁体
２２とによって構成されている。また、前記固定接続体
１５にはメタライズパターンが形成されたフィルム接続
体によって構成されている。２３は前記再配線板１４．
１７を結合する保持金具で、前記コネクタ１８（バー２
１）に対して装着されている。なお、図中符号２４およ
び２５はサブストレート（垂直配線板１４．水平配線板
１７）に形成されたプリントパターンである。
ネクタ１８は、再配線板１４．１７を接続するフィルム
パターンからなる導電体２０と、この導電体２０を再配
線板１４．１７に圧接する圧接用のバー２１と、このバ
ー２１と導体２０との間に介在するエラスチック絶縁体
２２とによって構成されている。また、前記固定接続体
１５にはメタライズパターンが形成されたフィルム接続
体によって構成されている。２３は前記再配線板１４．
１７を結合する保持金具で、前記コネクタ１８（バー２
１）に対して装着されている。なお、図中符号２４およ
び２５はサブストレート（垂直配線板１４．水平配線板
１７）に形成されたプリントパターンである。
このように構成された高密度パンケージにおいては、ベ
ース配線板１１のみならず垂直配線板１４および水平配
線板１７に多数の電子回路部品１２．１９を実装するこ
とができる。すなわち、これら電子回路部品１２．１９
をベース配線板１１に対して３次元配置することができ
るのである。
ース配線板１１のみならず垂直配線板１４および水平配
線板１７に多数の電子回路部品１２．１９を実装するこ
とができる。すなわち、これら電子回路部品１２．１９
をベース配線板１１に対して３次元配置することができ
るのである。
なお、本実施例においては、２個の垂直配線板１４に対
して１個の水平配線板１７を保持する場合を示したが、
本発明はこれに限定されるものではなく、第２図に示す
ように複数の水平配線板１７を保持することにより一層
高密度実装化を図ることができる。
して１個の水平配線板１７を保持する場合を示したが、
本発明はこれに限定されるものではなく、第２図に示す
ように複数の水平配線板１７を保持することにより一層
高密度実装化を図ることができる。
また、本実施例においては、各配線板１４．１７の片面
側に電子回路部品１９（一方のみ図示）を実装する例を
示したが、本発明は両面側に実装すればさらに高密度実
装化を実現することができる。
側に電子回路部品１９（一方のみ図示）を実装する例を
示したが、本発明は両面側に実装すればさらに高密度実
装化を実現することができる。
また、本実施例においては、２個の垂直配線板１４を使
用する例を示したが、本発明は垂直配線板１４を増加す
ればベース配線板１１との電気的パスを最短化すること
ができる。
用する例を示したが、本発明は垂直配線板１４を増加す
ればベース配線板１１との電気的パスを最短化すること
ができる。
さらに、本発明においては、固定接続体１５のみならず
コネクタ１８を例えばメタライズパターンを有するフィ
ルム接続体によって構成することによりインピーダンス
整合が可能となり、高速信号伝送化を実現することがで
きる。
コネクタ１８を例えばメタライズパターンを有するフィ
ルム接続体によって構成することによりインピーダンス
整合が可能となり、高速信号伝送化を実現することがで
きる。
因に、本発明における高密度パッケージを組み立てるに
は、ベース配線板１１に対して垂直配線板１４を実装し
、次にこの垂直配線板１４に水平配線板１７を実装した
後、コネクタ１８によって各配線板１４゜１７を互いに
接続してから、このコネクタ１８に保持金具２３を装着
することにより行う。
は、ベース配線板１１に対して垂直配線板１４を実装し
、次にこの垂直配線板１４に水平配線板１７を実装した
後、コネクタ１８によって各配線板１４゜１７を互いに
接続してから、このコネクタ１８に保持金具２３を装着
することにより行う。
以上説明したように本発明によれば、表裏面側にピンと
電子回路部品を有するベース配線板と、このベース配線
板に実装されかつ水平方向に間隔をもって立設されその
各側縁に同一方向に開口するスリットを有する複数の垂
直配線板と、これら垂直配線板にスリットに一部が臨む
ように保持されかつコネクタによって接続された水平配
線板とを備えたので、ベース配線板に対して電子回路部
品を３次元配置することができ、近年における電子回路
の高集積化に伴う電子回路部品の高密度実装化に応じる
ことができる。
電子回路部品を有するベース配線板と、このベース配線
板に実装されかつ水平方向に間隔をもって立設されその
各側縁に同一方向に開口するスリットを有する複数の垂
直配線板と、これら垂直配線板にスリットに一部が臨む
ように保持されかつコネクタによって接続された水平配
線板とを備えたので、ベース配線板に対して電子回路部
品を３次元配置することができ、近年における電子回路
の高集積化に伴う電子回路部品の高密度実装化に応じる
ことができる。
第１図（ａ）および（ｂｌは本発明に係る高密度パフケ
ージを示す斜視図とそのｂ−ｂ線断面図、第２図は同じ
く本発明における応用例を示す正面図、第３図は従来の
高密度パッケージを示す正面図である。 １１・・・・ベース配線板、１２・・・・入出力用ピン
、１３・・・・電子回路部品、１４・・・・垂直配線板
、１６・・・・スリット、１７・・・・水平配線板、１
８・・・・コネクタ。 特許出願人 日本電気株式会社
ージを示す斜視図とそのｂ−ｂ線断面図、第２図は同じ
く本発明における応用例を示す正面図、第３図は従来の
高密度パッケージを示す正面図である。 １１・・・・ベース配線板、１２・・・・入出力用ピン
、１３・・・・電子回路部品、１４・・・・垂直配線板
、１６・・・・スリット、１７・・・・水平配線板、１
８・・・・コネクタ。 特許出願人 日本電気株式会社
Claims (1)
- その表裏面側にピンと電子回路部品を多数個有するベー
ス配線板と、このベース配線板に実装されかつ水平方向
に間隔をもって立設されその各側縁に同一方向に開口す
るスリットを有する複数の垂直配線板と、これら垂直配
線板にその一部が前記スリットに臨むように保持されか
つコネクタによって接続された水平配線板とを備えたこ
とを特徴とする高密度パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298369A JPH02144986A (ja) | 1988-11-28 | 1988-11-28 | 高密度パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298369A JPH02144986A (ja) | 1988-11-28 | 1988-11-28 | 高密度パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144986A true JPH02144986A (ja) | 1990-06-04 |
Family
ID=17858798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298369A Pending JPH02144986A (ja) | 1988-11-28 | 1988-11-28 | 高密度パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144986A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573461B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Retaining ring interconnect used for 3-D stacking |
| US6573460B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
-
1988
- 1988-11-28 JP JP63298369A patent/JPH02144986A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573461B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Retaining ring interconnect used for 3-D stacking |
| US6573460B2 (en) | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5224023A (en) | Foldable electronic assembly module | |
| US6011695A (en) | External bus interface printed circuit board routing for a ball grid array integrated circuit package | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| JPS60500111A (ja) | 半導体チツプパツケ−ジ | |
| US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
| US9722012B1 (en) | Circuits and methods providing mutual capacitance in vertical electrical connections | |
| JPH06250763A (ja) | 計算素子および製造方法 | |
| JPH0542140B2 (ja) | ||
| US6744130B1 (en) | Isolated stripline structure | |
| KR100895812B1 (ko) | 적층 반도체 패키지 | |
| JPH02144986A (ja) | 高密度パッケージ | |
| JPH04293293A (ja) | 配線変更自在な電子集積回路 | |
| JPH0519316B2 (ja) | ||
| US4076357A (en) | Laminated programmable microstrip interconnector | |
| KR20040057895A (ko) | 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술 | |
| CA2121772C (en) | Power supply structure for multichip package | |
| CN214542186U (zh) | 封装芯片和移动终端 | |
| JPH11177245A (ja) | ３次元実装方式 | |
| US5161980A (en) | Electrical interconnection of circuit devices | |
| JP3701242B2 (ja) | 接続システム | |
| CN2374980Y (zh) | 集成电路构件立体组合结构 | |
| JPH0412715Y2 (ja) | ||
| JPH04290299A (ja) | プリント板ユニット | |
| KR20010056083A (ko) | 적층형 반도체 패키지 | |
| US4538209A (en) | Double file printed wiring board module |