JPH02144997A - 電気回路装置 - Google Patents
電気回路装置Info
- Publication number
- JPH02144997A JPH02144997A JP29807588A JP29807588A JPH02144997A JP H02144997 A JPH02144997 A JP H02144997A JP 29807588 A JP29807588 A JP 29807588A JP 29807588 A JP29807588 A JP 29807588A JP H02144997 A JPH02144997 A JP H02144997A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- circuit boards
- boards
- ics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速論理などの電気回路装置に係り特に、大
電流の供給と回路間の距離を短くすることを要する電気
回路装置に関する。
電流の供給と回路間の距離を短くすることを要する電気
回路装置に関する。
高速論理回路など、全体の回路内での信号伝送時間が問
題になるような回路では、従来、第２図に示すような実
装構造の装置が用いられている。
題になるような回路では、従来、第２図に示すような実
装構造の装置が用いられている。
これは、２丁実装ともいわれ、パッケージ１上に搭載さ
れたＩＣ２間の距離を短くする。すなわち、−枚の大き
な基板に平面的にＩＣを搭載した場合にくらべ、異なる
パッケージ上のＩＣ間でも、プラッタ３とよばれる配線
基板を経由して、短い距離で結ぶことができる。
れたＩＣ２間の距離を短くする。すなわち、−枚の大き
な基板に平面的にＩＣを搭載した場合にくらべ、異なる
パッケージ上のＩＣ間でも、プラッタ３とよばれる配線
基板を経由して、短い距離で結ぶことができる。
２丁実装と呼ばれるのは、パッケージ１間を配線基板に
垂直に、又、任意の位置で結んだ３次元的な実装と２次
元の平面実装の間（二あるからで、ＩＣ間の距離を短く
するには、３次元実装が好ましいことはいうまでもない
。
垂直に、又、任意の位置で結んだ３次元的な実装と２次
元の平面実装の間（二あるからで、ＩＣ間の距離を短く
するには、３次元実装が好ましいことはいうまでもない
。
さらに、２丁実装では、ＩＣへの電源供給も、プラッタ
からコネクタ４を経由して、パッケージを通って行なわ
れる。したがって、大電流を要する高速用論理回路のＩ
Ｃを搭載したパッケージの場合、コネクタ４から遠い位
置では電圧降下が問題となる。
からコネクタ４を経由して、パッケージを通って行なわ
れる。したがって、大電流を要する高速用論理回路のＩ
Ｃを搭載したパッケージの場合、コネクタ４から遠い位
置では電圧降下が問題となる。
この株の実装については、日経エレクトロニクス、１９
８１年７月２０日号、第１１８頁から第１４４頁１＝詳
しく論じられている。
８１年７月２０日号、第１１８頁から第１４４頁１＝詳
しく論じられている。
上記従来技術では、大電流供給や、ＩＣ間の配線距離を
短くするという２点を同時に解決する点について配慮が
なく、高速化、大集積化のために電力消費の大きくなっ
たＩＣを多数搭載する場合、電圧降下の少ない電源供給
、基板上での遅延時間短縮という点で問題があった。
短くするという２点を同時に解決する点について配慮が
なく、高速化、大集積化のために電力消費の大きくなっ
たＩＣを多数搭載する場合、電圧降下の少ない電源供給
、基板上での遅延時間短縮という点で問題があった。
本発明の目的は、電圧降下の少ない電源供給と基板上で
の遅延時間短縮、すなわち、配線距離を短くした電気回
路装置を提供することにある。
の遅延時間短縮、すなわち、配線距離を短くした電気回
路装置を提供することにある。
上記目的は、ＩＣを搭載した２枚の配線基板を対向させ
、対向した面上で、面に垂直な導体（信号ビン）（二よ
り、配線基板間の信号接続を行ない、かつ、この２枚の
配線基板の外に位置し、各々、該配線基板に対向する２
枚の電源ボードより、対向した面上で、面（＝垂直な導
体（電源ピン）を用い、電源供給を行なうことにより達
成される。
、対向した面上で、面に垂直な導体（信号ビン）（二よ
り、配線基板間の信号接続を行ない、かつ、この２枚の
配線基板の外に位置し、各々、該配線基板に対向する２
枚の電源ボードより、対向した面上で、面（＝垂直な導
体（電源ピン）を用い、電源供給を行なうことにより達
成される。
対向する２枚の配線基板間の信号ピンは、基板面上の広
い場所に設置されるため、はぼ５次元配線が可能となり
、ＩＣ間の配線距離を短くすることができる。外側の２
枚の電源ボードからは、各々、対向する配線基板に対し
、面に配置された多数の電源ピンを経由して、電源供給
を行なうため、配線基板上のＩＣに対し、はぼ１対１で
電流が供給され、電圧降下は少ない。
い場所に設置されるため、はぼ５次元配線が可能となり
、ＩＣ間の配線距離を短くすることができる。外側の２
枚の電源ボードからは、各々、対向する配線基板に対し
、面に配置された多数の電源ピンを経由して、電源供給
を行なうため、配線基板上のＩＣに対し、はぼ１対１で
電流が供給され、電圧降下は少ない。
本作用は、基板を１枚にした場合、平均配線長が長くな
り、基板を３枚にした場合、中央の基板への電源供給の
ために、他の基板を垂直に貫通する電源ピンを多数要し
、高密度化がはかれないため、２枚という点Ｃ二人きな
意味を持つ。
り、基板を３枚にした場合、中央の基板への電源供給の
ために、他の基板を垂直に貫通する電源ピンを多数要し
、高密度化がはかれないため、２枚という点Ｃ二人きな
意味を持つ。
以下、本発明の一実施例を第１図により説明する。
図において、５１ 、５２は、多数のＩＣ２を搭載した
配線基板で、対向した面間には、各々を結ぶ信号ビンが
ある。同、ここでいう信号ビンは、信号の戻り電流のた
めのレファレンス電位のピンを含む、又、７１．７２は
、電源ボードで、多層の各々絶縁された銅板よりなる。
配線基板で、対向した面間には、各々を結ぶ信号ビンが
ある。同、ここでいう信号ビンは、信号の戻り電流のた
めのレファレンス電位のピンを含む、又、７１．７２は
、電源ボードで、多層の各々絶縁された銅板よりなる。
この電源ボードからは、各々配線基板）二対して面内に
分布した電源ピン８（二より給電が行なえる。この構成
により、ＩＣ間の配線は、基板５１．５２内の配線及び
、基板面上に分布した信号ビン６（二より３次元的（二
行なえるため伝送による遅延時間が短縮される。さらに
、面上（二分布した給電により、各ＩＣの電源電圧のば
らつきを小さくできる。伺、冷却は、基板５１゜５２、
電源ボード７１，７２１：はさまれた空間を絶縁材料よ
りなる冷媒を強制対流させること（二よ１バ効率よく行
なえる。
分布した電源ピン８（二より給電が行なえる。この構成
により、ＩＣ間の配線は、基板５１．５２内の配線及び
、基板面上に分布した信号ビン６（二より３次元的（二
行なえるため伝送による遅延時間が短縮される。さらに
、面上（二分布した給電により、各ＩＣの電源電圧のば
らつきを小さくできる。伺、冷却は、基板５１゜５２、
電源ボード７１，７２１：はさまれた空間を絶縁材料よ
りなる冷媒を強制対流させること（二よ１バ効率よく行
なえる。
第３図、第４図には、基板５１．５２の片側の面にのみ
、ＩＣ２を搭載した例を示す、各々、電源ピン、信号ビ
ンの数を多くできる利点を持つ。
、ＩＣ２を搭載した例を示す、各々、電源ピン、信号ビ
ンの数を多くできる利点を持つ。
伺、電源ピン、信号ビンは、はんだ接続そのものを用い
、ピンレスにすることも可能である。
、ピンレスにすることも可能である。
２枚の電源ボード及び配線基板の相互の固定には種々の
方法が用いられる。基板の大きさに対し、十分ピン数が
多い場合、４枚のうちの１枚を筐体（＝固定するだけで
よい、また、第５図に示す実施例にあるように、冷却の
ための液又は風の流れを妨げないように、基板の２辺又
は４隅に枠を設け、枠にボルト等で固定する方法もある
。この方法では、各ピンの弾性を小さくし、枠の熱膨張
による基板間距離の変動を吸収するよう（二配慮する必
要がある。このために、はんだの柱を用いたりするのが
有効である。
方法が用いられる。基板の大きさに対し、十分ピン数が
多い場合、４枚のうちの１枚を筐体（＝固定するだけで
よい、また、第５図に示す実施例にあるように、冷却の
ための液又は風の流れを妨げないように、基板の２辺又
は４隅に枠を設け、枠にボルト等で固定する方法もある
。この方法では、各ピンの弾性を小さくし、枠の熱膨張
による基板間距離の変動を吸収するよう（二配慮する必
要がある。このために、はんだの柱を用いたりするのが
有効である。
本発明では、２枚の電源ボード及び２枚の配線基板を重
ねた１つのユニットについて述べた。しかし、回路規模
が大きい場合、このユニットを複数併設する必要がある
。併設の構造としては、多段に重ねるスタック構造や、
平面に並べる平面実装構造がある。各ユニット相互の配
線はフレキシブル基板等を用いることによって行なわれ
る。この場合も、各ユニットでは、先に述べた配線の最
短化と電源供給の容易さの利点は保たれる。
ねた１つのユニットについて述べた。しかし、回路規模
が大きい場合、このユニットを複数併設する必要がある
。併設の構造としては、多段に重ねるスタック構造や、
平面に並べる平面実装構造がある。各ユニット相互の配
線はフレキシブル基板等を用いることによって行なわれ
る。この場合も、各ユニットでは、先に述べた配線の最
短化と電源供給の容易さの利点は保たれる。
本発明によれば、２基板５１．５２に搭載されたＩＣ２
間の配線をほぼ３次元的に行なえるため、伝送による遅
延時間を短縮することができる。さらに、ＩＣへの給電
を、基板面に分布した給電によフ行なえるため、ＩＣ間
の電源電圧ばらつきが少なくなる。
間の配線をほぼ３次元的に行なえるため、伝送による遅
延時間を短縮することができる。さらに、ＩＣへの給電
を、基板面に分布した給電によフ行なえるため、ＩＣ間
の電源電圧ばらつきが少なくなる。
第１図は本発明の一実施例の側面図、第２図は従来技術
の回路装置の斜視図、第３図、第４図は本発明の他の実
施例の側面図である。第５図は本発明のその他の実施例
の側面図である。 １・・・パッケージ、 ２・・・ＩＣ。 ５・・・プラッタ、 ４・・・コネクタ、 ５１．５２・・・配線基板、 ６・・・信号ビン、 ７１．７２・・・電源ボード、 ８・・・電源ビン、 ９・・・枠。 、Ｍｌ 図 第 ５ 第 ２ ロ 第 ４ １−一−ハ０・ノノアーシ゛ ４−一−コネフフ Ｚ−−−ＩＣ３−一−１ラック ６−−−イ嘘号ピン８−・−電源ピン
の回路装置の斜視図、第３図、第４図は本発明の他の実
施例の側面図である。第５図は本発明のその他の実施例
の側面図である。 １・・・パッケージ、 ２・・・ＩＣ。 ５・・・プラッタ、 ４・・・コネクタ、 ５１．５２・・・配線基板、 ６・・・信号ビン、 ７１．７２・・・電源ボード、 ８・・・電源ビン、 ９・・・枠。 、Ｍｌ 図 第 ５ 第 ２ ロ 第 ４ １−一−ハ０・ノノアーシ゛ ４−一−コネフフ Ｚ−−−ＩＣ３−一−１ラック ６−−−イ嘘号ピン８−・−電源ピン
Claims (3)
- １．複数のＩＣを搭載した対向する２枚の配線基板と、
その外側に位置し、各々の配線基板に対向する２枚の電
源ボードとからなり、各電源ボードからは最も近い側の
配線基板に対し、基板面に垂直な導伝体の接続により給
電され、該配線基板上に搭載されたＩＣ間の接続のため
の配線で、一方の基板から他方の基板にまたがるものに
ついて、該配線基板上で、基板面に垂直な導伝体の接続
により連結したことを特徴とする電気回路装置。 - ２．対向する配線基板間又は対向する配線基板，電源ボ
ード間に絶縁材料よりなる冷却液を流し、搭載したＩＣ
を冷却することを特徴とする請求項，記載の電気回路装
置。 - ３．配線基板の両面にＩＣを搭載したことを特徴とする
請求項１記載の電気回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29807588A JPH02144997A (ja) | 1988-11-28 | 1988-11-28 | 電気回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29807588A JPH02144997A (ja) | 1988-11-28 | 1988-11-28 | 電気回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144997A true JPH02144997A (ja) | 1990-06-04 |
Family
ID=17854825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29807588A Pending JPH02144997A (ja) | 1988-11-28 | 1988-11-28 | 電気回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144997A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053504A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Ltd | 電子機器及び該電子機器に搭載される冷却モジュール |
| JP2016167609A (ja) * | 2016-04-11 | 2016-09-15 | 富士通株式会社 | 電子機器 |
-
1988
- 1988-11-28 JP JP29807588A patent/JPH02144997A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053504A (ja) * | 2012-09-07 | 2014-03-20 | Fujitsu Ltd | 電子機器及び該電子機器に搭載される冷却モジュール |
| JP2016167609A (ja) * | 2016-04-11 | 2016-09-15 | 富士通株式会社 | 電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5050039A (en) | Multiple circuit chip mounting and cooling arrangement | |
| US5329418A (en) | 3-D communication and interconnect technique for increased number of computational modules in large-scale electronic equipment | |
| US5241450A (en) | Three dimensional, multi-chip module | |
| US5191404A (en) | High density memory array packaging | |
| US4628411A (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| Watari et al. | Packaging technology for the NEC SX supercomputer | |
| US4581679A (en) | Multi-element circuit construction | |
| US4158220A (en) | Printed circuit card construction | |
| US5144532A (en) | Circuit board assembly | |
| JP2582527B2 (ja) | 計算素子および製造方法 | |
| JPH04229645A (ja) | 電子回路パッケージ・モジュール | |
| GB1178566A (en) | Improvements in and relating to Electronic Circuit Packages | |
| US4858072A (en) | Interconnection system for integrated circuit chips | |
| JPH05275865A (ja) | 高密度パツケージ | |
| JP3057386B2 (ja) | 回路部品をパックする装置 | |
| US5343359A (en) | Apparatus for cooling daughter boards | |
| US5273439A (en) | Thermally conductive elastomeric interposer connection system | |
| US7122889B2 (en) | Semiconductor module | |
| US4937659A (en) | Interconnection system for integrated circuit chips | |
| US10499545B2 (en) | Stacked module, stacking method, cooling/feeding mechanism, and stacked module mounting board | |
| JPH02144997A (ja) | 電気回路装置 | |
| US6108228A (en) | Quad in-line memory module | |
| EP0154765B1 (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| JPH03147398A (ja) | 電気的フアンクシヨンユニツト用組込み装置 | |
| US8072772B2 (en) | Single-chip and multi-chip module for proximity communication |