JPH0214568A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0214568A
JPH0214568A JP63164157A JP16415788A JPH0214568A JP H0214568 A JPH0214568 A JP H0214568A JP 63164157 A JP63164157 A JP 63164157A JP 16415788 A JP16415788 A JP 16415788A JP H0214568 A JPH0214568 A JP H0214568A
Authority
JP
Japan
Prior art keywords
amorphous silicon
treatment
hydrogenated
transparent electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63164157A
Other languages
English (en)
Inventor
Akeshi Kawamura
河村 明士
Takashi Noguchi
隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63164157A priority Critical patent/JPH0214568A/ja
Publication of JPH0214568A publication Critical patent/JPH0214568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、被水素化処理部と透明電極層とアモルファス
シリコン部が同一基体上に設けられた半導体装置の製造
方法に関するものであり、特に多結晶シリコン膜により
構成されたMOS型の薄膜トランジスタからなる被水素
化処理部と透明電極層とアモルファスシリコシ部を有し
たラインセンサー等の半導体装置の製造に用いて好適な
半導体装置の製造方法に関するものである。
〔発明の概要〕
本発明は、被水素化処理部と透明電極層とアモルファス
シリコン部を共に有する半導体装置の製造方法において
、基体上に上記被水素化処理部及び透明電極層を形成し
、上記透明電極層上を電極保護膜で被覆した後、水素プ
ラズマ処理を行って被水素化処理部を水素化し、その後
アモルファスシリコン部を形成することにより、アモル
ファスシリコン部の特性を劣化させずに被水素化処理部
の特性の向上を図ることができ、水素プラズマ処理によ
る透明電極層のエツチングが防止できる半導体装置の製
造方法を提供しようとするものであ〔従来の技術〕 薄膜トランジスタの活性層を構成する多結晶シリコン膜
は、多数のトラップを有しているため、キャリアの移動
度μやライフ・タイムτ等の電気的、光電的特性が劣化
したり、リーク電流が発生する等の欠点を有している。
従来、この欠点を解消するため、多結晶シリコン膜に対
して水素化処理を行うことが行われている。その水素化
処理の方法としては、例えば特開昭61−46069号
公報に記載されるように、多結晶シリコン膜に対して水
素プラズマ処理を行い、その後多結晶シリコン膜上に窒
化シリコン膜を形成し熱処理を行う方法や、他の方法と
しては、多結晶シリコン膜上に水素を含有した窒化シリ
コン膜やアモルファスシリコン膜等を形成し、これを水
素の拡散源として用い高温で熱処理するという方法等が
提案されている。
ところで、多結晶シリコン膜からなる薄膜トランジスタ
(被水素化処理部)を駆動回路部として用い、アモルフ
ァスシリコン部を光電変換部いわゆるセンサ一部として
用い、これら両者を同一基体上にて電極により接続した
構成の例えばラインセンサー等のような半導体装置があ
る。
この半導体装置は、従来、第5図に示すように、先ず絶
縁基体22上に被水素化処理部21をCVD法等の方法
により形成し、その後ポリシリコンに不純物をドーピン
グしてなる電極23、耐圧性を向上させるために形成す
るSiO□膜24、半導体装置のセンサ一部として機能
するアモルファスシリコン部25及び金属配線層26を
順次積層して形成していた。そして、この半導体装置の
被水素化処理部21を水素化処理する方法としては、第
6図に示すように、上記被水素化処理部21上にバンシ
ベーション膜27を形成した後、水素を含有した窒化シ
リコン膜28を形成し、高温にてアニール処理を施すこ
とにより水素化処理を行っていた。
ところが、上記半導体装置のアモルファスシリコン部2
5は耐熱性に劣るため、窒化シリコン膜28を形成した
後、高温アニール処理を施した場合には特性の劣化を招
くおそれがある。また、水素化処理のために形成した窒
化シリコン膜28は、半導体装置の構成上不要なもので
あるため、除去する必要があり製造工程も煩雑となる。
一方、被水素化処理部21とアモルファスシリコン部2
5との導通を図るために形成されるポリシリコンよりな
る電極は、光の透過率が高くない。
そのため、基体側から入射した光をアモルファスシリコ
ン部で感知する形式の半導体装置の場合には、該アモル
ファスシリコン部に充分に光が到達せずセンサーとして
の機能の低下を招くことになる。したがって、光の透過
率の向上を図るために5nOz等のいわゆる透明電極を
使用することが提案されている。
〔発明が解決しようとする課題〕
ところで、半導体装置の被水素化処理部に対して水素化
処理を施す方法として水素プラズマ処理法が提案されて
いる。この水素プラズマ処理は、従来行っていたように
窒化シリコン膜の形成及び除去工程を省くことができ製
造工程上の簡略化が図れる。
しかしながら、上記水素プラズマ処理による水素化処理
も高温条件下で行うため、アモルファスシリコン部を形
成した後に該処理を行ったのでは、アモルファスシリコ
ン部の劣化は免れない。
また、光の透過率を向上させるために形成した透明電極
は、水素プラズマ処理に対する耐エツチング性に劣るた
め、透明電極を形成した後、同等手当てをしないで水素
プラズマ処理を施した場合にはエツチングされてしまい
該透明電極層がなくなってしまうという問題がある。
そこで、本発明はアモルファスシリコン部の特性を劣化
させずに被水素化処理部の特性を向上させ、さらに基体
側から入射した光のアモルファスシリコン部への透過率
を向上させる目的で形成した透明電極層の水素プラズマ
処理によるエツチングを防止する半導体装置の製造方法
を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、上述の目的を達成するために提案されたもの
であって、被水素化処理部と透明電極層とアモルファス
シリコン部を共に有する半導体装置の製造方法において
、基体上に上記被水素化処理部及び透明電極層を形成す
る工程と、上記透明電極層上を電極保護膜で被覆する工
程と、水素プラズマ処理を行って上記被水素化処理部を
水素化する工程と、上記アモルファスシリコン部を形成
する工程とからなることを特徴とするものである。
ここで、本発明の製造方法にかかる半導体装置は、水素
プラズマ処理により水素化されて特性の向上が図られる
被水素化処理部を有している。この被水素化処理部は、
例えば、多結晶シリコンにより活性層を形成した薄膜ト
ランジスタ等がその一例として挙げられる。また、本発
明の製造方法にかかる半導体装置は、アモルファスシリ
コンを材料として形成されるアモルファスシリコン部を
有している。このアモルファスシリコン部は、例えば、
光の入射を感知して光電変換するようなセンサ一部とし
ての使用がその一例として挙げられる。
そして、本発明の製造方法にかかる半導体装置は、上記
被水素化処理部と透明電極層とアモルファスシリコン部
を同一基体上に形成してなる半導体装置であって、その
−例としては、被水素化処理部を駆動回路部として機能
させ、アモルファスシリコン部をセンサ一部として機能
させるようなラインセンサーやエリアセンサー等の装置
が挙げられる。
また、上記被水素化処理部とアモルファスシリコン部と
の導通を図る透明電極層の材料としては、例えばSnO
,やITO等、従来より透明電極層の材料として用いら
れている材料がいずれも使用可能である。
そして、この透明電極層の上部には、電極保護膜が形成
されている。この電極保護膜は、耐エツチング性や耐圧
性に優れる材料であることが好ましく、例えばSing
やSiN等の材料が挙げられる。この電極保護膜は、プ
ラズマCVD法により容易に被覆形成することができる
が、被覆形成方法はこれに限られるものではない、また
、この電極保護膜は、その膜厚を100〜500人、好
ましくは100〜200人程度とすることが好ましい。
上述のような膜厚であれば透明1掻を透過した光を充分
にアモルファスシリコン部へ透過させることができる。
〔作用〕
上述のように、被水素化処理部と透明電極層及び透明電
極層上に電極保i1膜を形成した後、水素プラズマ処理
を施すことにしたため、透明電極層は電極保護膜によっ
て保護されるので水素プラズマ処理を施してもエツチン
グされることがない。
また、水素プラズマ処理を行った後にアモルファスシ“
137部を形成することにしたため、アモルファスシリ
コン部の特性を劣化させることなく、被水素化処理部の
特性を向上させることができる。
〔実施例〕
以下、本発明に係る半導体装置の製造方法をラインセン
サーの製造に通用した一実施例について図面を参照しな
がら説明する。
先ず、第1図に示すように、絶縁基体2上に常法により
多結晶シリコン膜3.5を活性層として形成した薄膜ト
ランジスタを構成する被水素化処理部1を形成する。す
なわち、絶縁基体2上には不純物が導入されてソース領
域6.ドレイン領域7を構成する多結晶シリコン膜3が
CVD法によって形成されている。なお、上記絶縁基体
2は、例えばガラス基体や半導体基体上に酸化物膜が形
成されてなるものを使用することができる。
そして、上記多結晶シリコン膜3の所定箇所には、さら
にSiO□膜4と多結晶シリコンll15が積層形成さ
れており、上記5iOz膜4はゲート絶縁膜を、多結晶
シリコンIIu5はゲートを構成している。
このような構成の積層体の最上層には眉間絶縁膜として
SiO2膜8が全体に亘って形成され、特にソース領域
6及びドレイン領域7上の所定部分には開口部8a、8
bが開口して形成されている。
このような構成よりなる被水素化処理部1は、ラインセ
ンサーの駆動回路部の一部として機能する。
次に、第2図に示すように、上述のような構成の被水素
化処理部1の最上層に形成されたS i O。
膜8の所定部分に開口して形成された開口部8a。
8bに電極9a、9bをCVD法により形成する。
この電極9a、9bは、ポリシリコンに不純物をドーピ
ングして導電性を付与することにより形成されるもので
ある。特に、一方の電極9aは、開口部8aから絶縁基
体2上まで連続して配設されている。
そして、次に絶縁基体2上まで配設された電極9aにそ
の一部が積層するように絶縁基体2上にSnO□からな
る透明電極層10をスパッタリングして形成した後パタ
ーニングを行う、これによって、透明電極層10は、絶
縁基体2上であって、次の工程でアモルファスシリコン
部12が形成される部分、いわゆる窓電極部に形成され
る。そして、上記透明電極層10の一部は被水素化処理
部1との導通が図られるように電極9aと接続されて形
成されている。この透明電極層10は、絶縁基体2側か
ら入射した光をこの上部に形成するアモルファスシリコ
ン部12へ良好に透過させる目的で形成された電極であ
る。なお、上記透明電極層10は、少なくとも絶縁基体
2とアモルファスシリコン部12との間の窓電極部に形
成されていればよいが、被水素化処理部1から窓電極部
に亘って透明電極層10を形成してもよいことは言うま
でもない、また、透明電極層10の材料としては上記S
 n O!の他ITO等通常透明電極として形成される
材料であれば何れのものも使用可能である。
次に、第3図に示すように、SiO□からなる電極保護
膜11をプラズマCVDによって全面に被覆形成する。
この電極保iI!膜11は、耐エツチング性や耐圧性に
優れた膜であり、次工程で行われる水素プラズマ処理に
よって透明電極層10がエツチングされるのを防止する
ため及び耐圧性の改善を目的として形成されるものであ
る。この電極保護膜11は、その膜厚を100〜500
人、好ましくは100〜200人程度として形成する。
上述のような膜厚の範囲内であれば透明電極を透過した
光を充分にアモルファスシリコン部へ透過させることが
できる。なお、電極保護膜11の材料としては340.
の他SiN等も使用可能である。また、この電極保護膜
11は、プラズマCVD法のみならず、この膜を形成で
きる方法であれば何れの方法によって形成してもよい。
上述のようにして被水素化処理部1と電極9a。
9b及び透明電極層10、そして電極保護膜]1を形成
した後、上記被水素化処理部1に対して水素プラズマ処
理を施す、この水素プラズマ処理は、プラズマCVD装
置を使用し、該装置内の温度条件を350℃とし、水素
ガスを使用して1時間プラズマ・アニール処理すること
により行う。
このようにして被水素化処理部1に対して水素プラズマ
処理を行うことにより、該破水素化処理部を構成する多
結晶シリコンB3,5のトラップ密度が減少し、キャリ
アの移動度μやライフ・タイムτ等の電気的、光電的特
性やリーク電流の発生等が抑制され、該破水素化処理部
1の特性の向上が図れる。また、透明電極層10は、電
極保護膜11が被覆形成されているのでエツチングされ
ることはない。
上述のようにして、被水素化処理部lに対して水素化処
理を行った後、第4図に示すように、アモルファスシリ
コン部12をi型アモルファスシリコンとp型炭素含有
アモルファスシリコンとを順次積層することにより形成
する。このアモルファスシリコン部12を形成するにあ
たっては、本実施例においては被水素化処理部1に対し
て水素プラズマ処理を施したプラズマCVD装置をその
まま使用している。このように同一プラズマCVD装置
内で水素プラズマ処理とアモルファスシリコン形成とを
行うことにより、不純物の混入を抑制することができ作
製された半導体装置の歩留りが向上するとともに、半導
体装置の製造工程数の簡略化も図れる。なお、水素プラ
ズマ処理工程とアモルファスシリコン部、12の形成工
程とは、必ずしも同一装置を使用しなくてもよい。アモ
ルファスシリコン部12を形成するには、装置内の温度
条件を250℃〜280℃まで降下させ、プラズマCV
D法により容易に形成することができる。
このように形成されたアモルファスシリコン部12は、
ラインセンサーの光電変換部としてのmtaを発渾する
センサ一部として形成される。
上述のように高温で行われる水素化処理の後にアモルフ
ァスシリコン部12を形成するのは、体熱性に劣るアモ
ルファスシリコン部12を高温状態に置くことを防止し
、アモルファスシリコン部12の特性が劣化することを
防ぐためである。
そして、上述のようにして形成したアモルファスシリコ
ン部12上には、AJからなる金属配線層13を形成す
る。
上述のように透明電極層10の上部は、電極保護膜11
、アモルファスシリコン部12、金属配線層13からな
る積層体構造となり、電極保護膜11をそのままアモル
ファスシリコン部12の一部として用いることができる
ので、この積層体を全体としてセンサ一部として機能さ
せることができる。
なお、本発明は上述の実施例に限定されるものではなく
、本発明の技術的思想に基づく種々の変形が可能であり
、また同様の構成からなる他の種類の半導体装置におい
ても本発明を適用することができる。
〔発明の効果〕
以上の説明より明らかなように、本発明にかかる半導体
装置の製造方法においては、被水素化処理部と透明電極
層及び透明電極層上に電極像1111を形成した後、水
素プラズマ処理を施すことにしたため、透明電極層は電
極保護膜によって保護されるので水素プラズマ処理を施
してもエツチングされることがない。
また、水素プラズマ処理を行った後にアモルファスシリ
コン部を形成することにしたため、アモルファスシリコ
ン部の特性を劣化させることなく、被水素化処理部の特
性を向上させることができる。
【図面の簡単な説明】
第1図乃至第4図は本発明にかかる半導体装置の製造方
法の一例を順を追って示す概略断面図である。 第5図乃至第6図は従来の半導体装置の製造方法の一例
を順を追って示す概略断面図である。 l・・・被水素化処理部 10・・・透明電極層 11・・・電極保護膜 12・・・アモルファスシリコン部 特許出願人   ソニー株式会社 代理人  弁理士  小泡  晃 (他二名) 有2ズ

Claims (1)

  1. 【特許請求の範囲】 被水素化処理部と透明電極層とアモルファスシリコン部
    を共に有する半導体装置の製造方法において、 基体上に上記被水素化処理部及び透明電極層を形成する
    工程と、 上記透明電極層上を電極保護膜で被覆する工程と、 水素プラズマ処理を行って上記被水素化処理部を水素化
    する工程と、 上記アモルファスシリコン部を形成する工程とからなる
    半導体装置の製造方法。
JP63164157A 1988-07-01 1988-07-01 半導体装置の製造方法 Pending JPH0214568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63164157A JPH0214568A (ja) 1988-07-01 1988-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63164157A JPH0214568A (ja) 1988-07-01 1988-07-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0214568A true JPH0214568A (ja) 1990-01-18

Family

ID=15787822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164157A Pending JPH0214568A (ja) 1988-07-01 1988-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0214568A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401685A (en) * 1992-12-30 1995-03-28 Hyundai Electronics Industries Co., Ltd. Method for hydrogenating thin film transistor by using a spin-on-glass film
US5888856A (en) * 1994-11-22 1999-03-30 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
US6057182A (en) * 1997-09-05 2000-05-02 Sarnoff Corporation Hydrogenation of polysilicon thin film transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401685A (en) * 1992-12-30 1995-03-28 Hyundai Electronics Industries Co., Ltd. Method for hydrogenating thin film transistor by using a spin-on-glass film
US5888856A (en) * 1994-11-22 1999-03-30 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
US6087206A (en) * 1994-11-22 2000-07-11 Nec Corporation Method of fabricating a top-gate type thin film transistor with dangling bonds of silicon partly combined with hydrogen
US6057182A (en) * 1997-09-05 2000-05-02 Sarnoff Corporation Hydrogenation of polysilicon thin film transistors

Similar Documents

Publication Publication Date Title
JP3587537B2 (ja) 半導体装置
US10340387B2 (en) Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JPH0214568A (ja) 半導体装置の製造方法
JPH02271673A (ja) 半導体装置
JP4860833B2 (ja) 薄膜トランジスタの製造方法
JPS6113670A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPS58103168A (ja) 半導体装置
JP3556241B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH0432267A (ja) 薄膜トランジスタ
JP3291069B2 (ja) 半導体装置とその作製方法
JP3169309B2 (ja) 薄膜半導体装置の製造方法
JPH07120790A (ja) アクティブマトリックス基板およびその製造方法
JP2563760B2 (ja) 半導体装置の製造方法
JPS63292682A (ja) 薄膜半導体装置の製造方法
JPH05315360A (ja) 薄膜トランジスタの製造方法
JPH0231507B2 (ja)
JPH027420A (ja) 半導体装置の製造方法
JP3245613B2 (ja) 薄膜素子の製造方法
KR970000469B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그의 제조 방법
JP3197723B2 (ja) 液晶表示装置
JP2005340827A (ja) 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法
JPH0651350A (ja) 表示装置
JP3245614B2 (ja) 薄膜素子の製造方法
KR100422808B1 (ko) 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법