JPH0214591A - 埋め込み型半導体レーザ素子 - Google Patents
埋め込み型半導体レーザ素子Info
- Publication number
- JPH0214591A JPH0214591A JP16427388A JP16427388A JPH0214591A JP H0214591 A JPH0214591 A JP H0214591A JP 16427388 A JP16427388 A JP 16427388A JP 16427388 A JP16427388 A JP 16427388A JP H0214591 A JPH0214591 A JP H0214591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- buried
- superlattice
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は埋め込みへテロ型半導体レーザ素子の構造に関
する。
する。
ＧａＡｓ／ＡｊＧａ＾３系の埋め込みへテロ接合型半導
体レーザ素子は、レーザ光発振しきい値電流が低く、横
モード発振が安定であるなどの特徴を宵し、安定な点光
源となり得ることから、光情報電送、光情報処理用の光
源としての有効な通用が期待されており、さらにこの種
半導体レーザ素子に関して特性を均一にし歩留りを向上
させるために、活性層近傍のみを高抵抗層で埋め込んだ
構造のものが提案されている。
体レーザ素子は、レーザ光発振しきい値電流が低く、横
モード発振が安定であるなどの特徴を宵し、安定な点光
源となり得ることから、光情報電送、光情報処理用の光
源としての有効な通用が期待されており、さらにこの種
半導体レーザ素子に関して特性を均一にし歩留りを向上
させるために、活性層近傍のみを高抵抗層で埋め込んだ
構造のものが提案されている。
第２図はこの半導体レーザ素子の正面からみた模式断面
図であり、その構造は例えばｎ型ＧａＡｓ 基板１上に
形成されたｎ型Ａ７ ｅ、 ＊Ｇａｏ、ｂＡ３の第１ク
ラツド層２．アンドープＡｊ ｏ、 ａｓ Ｇａ ｏ、
、ｔ Ａｓの活性層３゜アンドープＡｊ ｏ、 ＊Ｇ
ａｅ、ｈＡｓの高抵抗埋め込み層４、ｐ型ｋｊ ＠、
４Ｇａｍ−＆ Ａｓの第２クラツド層５．およびｎ型Ｇ
ａＡｓのキャンプ１１６からなり、活性１ｉ３が第１ク
ラッド層２と第２クラッド１１５．さらに埋め込みＩＩ
４によって完全に囲まれている。７はｐ側電極、８はｎ
側電極である。この構造では活性：ｗ３に注入されるキ
ャリアが閉じ込められるので素子の電界分布が安定し、
したがってレーザ発振しきい（ｔｉｔ流を低減させ、発
振モード、とくに横モードの電流変化に対して安定とな
り、また活性層３の幅寸法を適切な大きさに定めること
により、単−横モード発振が可能になるなどすぐれた特
性をもっている。
図であり、その構造は例えばｎ型ＧａＡｓ 基板１上に
形成されたｎ型Ａ７ ｅ、 ＊Ｇａｏ、ｂＡ３の第１ク
ラツド層２．アンドープＡｊ ｏ、 ａｓ Ｇａ ｏ、
、ｔ Ａｓの活性層３゜アンドープＡｊ ｏ、 ＊Ｇ
ａｅ、ｈＡｓの高抵抗埋め込み層４、ｐ型ｋｊ ＠、
４Ｇａｍ−＆ Ａｓの第２クラツド層５．およびｎ型Ｇ
ａＡｓのキャンプ１１６からなり、活性１ｉ３が第１ク
ラッド層２と第２クラッド１１５．さらに埋め込みＩＩ
４によって完全に囲まれている。７はｐ側電極、８はｎ
側電極である。この構造では活性：ｗ３に注入されるキ
ャリアが閉じ込められるので素子の電界分布が安定し、
したがってレーザ発振しきい（ｔｉｔ流を低減させ、発
振モード、とくに横モードの電流変化に対して安定とな
り、また活性層３の幅寸法を適切な大きさに定めること
により、単−横モード発振が可能になるなどすぐれた特
性をもっている。
この埋め込み型半導体レーザ素子はＭＯＣＶＤ法を用い
て次のように製造される。第３図はその主な製造工程順
を示したものであり、第２図と共通部分を同一符号で示
しである。まず厚さ１０〇−の基板１の上に厚さ１．５
−の第１クラッドＦｉ２厚さ０．１−の活性層３．第２
クラッド層５の一部を順次エピタキシャル成長させる［
第３図（ａｌ］。
て次のように製造される。第３図はその主な製造工程順
を示したものであり、第２図と共通部分を同一符号で示
しである。まず厚さ１０〇−の基板１の上に厚さ１．５
−の第１クラッドＦｉ２厚さ０．１−の活性層３．第２
クラッド層５の一部を順次エピタキシャル成長させる［
第３図（ａｌ］。
次に表面全面に５ｔａｔＷ１４９を０．２ ｔｎａ厚に
スパッタなどで被着し、レジストを塗布してフォトリソ
グラフィにより２−幅のストライブを形成した後、ＩＩ
ＦＮＨ，水溶液でストライブ以外の領域のＳｉＯ□膜９
を除去する。続いてＨ３Ｐ０ｔ：ＨｚＯｚ ：エチレン
グリコールー１１：１．６の溶液を用いてストライブ以
外の領域のエピタキシャル成長層を表面から深さｌＪｒ
ｍ程度エツチングし、ストライブ状のメサを形成する〔
第３図中）〕０次いで高抵抗埋め込み層４をストライプ
部両側面に成長させその表面が第２クラッド層の上面と
同一面となるようにし、ストライブ上のＳｌＯ□膜９を
除去する〔第３図ｆｏｌ）、その後再び第２クラツド層
５．キャップ層６を成長させ〔第３図（ｄ１３、さらに
上下両電極を形成することにより第２図の構造をもつ素
子が得られる。
スパッタなどで被着し、レジストを塗布してフォトリソ
グラフィにより２−幅のストライブを形成した後、ＩＩ
ＦＮＨ，水溶液でストライブ以外の領域のＳｉＯ□膜９
を除去する。続いてＨ３Ｐ０ｔ：ＨｚＯｚ ：エチレン
グリコールー１１：１．６の溶液を用いてストライブ以
外の領域のエピタキシャル成長層を表面から深さｌＪｒ
ｍ程度エツチングし、ストライブ状のメサを形成する〔
第３図中）〕０次いで高抵抗埋め込み層４をストライプ
部両側面に成長させその表面が第２クラッド層の上面と
同一面となるようにし、ストライブ上のＳｌＯ□膜９を
除去する〔第３図ｆｏｌ）、その後再び第２クラツド層
５．キャップ層６を成長させ〔第３図（ｄ１３、さらに
上下両電極を形成することにより第２図の構造をもつ素
子が得られる。
しかしながら、第３図のような過程を経て製造される埋
め込み型半導体レーザ素子は、酸化の影響を受けて特性
劣化を生ずるという問題がある。
め込み型半導体レーザ素子は、酸化の影響を受けて特性
劣化を生ずるという問題がある。
すなわち、第３図かられかるように製造時にエツチング
工程を伴い、そのエツチング処理の間は素子を成長反応
容器からとり出して行なうため、表面が大気に曝される
ことになる。とくに埋め込み層４は活性層３との屈折率
差をつけるために、Ｍ組成比ｙが０．３以上の’ｙ Ｇ
ａ＋−ｙ Ａｓが用いられているので酸化の影響を受け
やすく、このとき生成されるＭの酸化膜は安定であるか
ら、エツチングなどによ一完全に除去することは困難で
ある。したがって埋め込み層４の上に再成長される第２
クラッド層５の結晶性と接合面状態が悪くなり、このこ
とが素子間の特性のばらつきを太き（し、また特性劣化
の原因となっている。
工程を伴い、そのエツチング処理の間は素子を成長反応
容器からとり出して行なうため、表面が大気に曝される
ことになる。とくに埋め込み層４は活性層３との屈折率
差をつけるために、Ｍ組成比ｙが０．３以上の’ｙ Ｇ
ａ＋−ｙ Ａｓが用いられているので酸化の影響を受け
やすく、このとき生成されるＭの酸化膜は安定であるか
ら、エツチングなどによ一完全に除去することは困難で
ある。したがって埋め込み層４の上に再成長される第２
クラッド層５の結晶性と接合面状態が悪くなり、このこ
とが素子間の特性のばらつきを太き（し、また特性劣化
の原因となっている。
本発明は上述の点に鑑みてなされたものであり、その目
的は製造過程で酸化の影響を受けることなく良質の再成
長層を形成することができる埋め込み型半導体レーザ素
子を提供することにある。
的は製造過程で酸化の影響を受けることなく良質の再成
長層を形成することができる埋め込み型半導体レーザ素
子を提供することにある。
本発明は第１図のように一導電型ＧａＡｓ基板１の一主
面上に１次形成された−１電型ＭＸ Ｇａ５−ｘ Ａｓ
第１クラッドＮ２ 、 Ａｊ、 Ｇａ＋−、Ａｓ活性層
３．逆導電型Ａｊ Ｘ Ｇａ １− ｘ Ａｓ第２クラ
ッド層５および逆導電型ＧａＡｓキャップ層６を有し、
第１クラッド層２゜活性層３．第２クラツドＮ５とで形
成されるストライブ部のレーザ光進行方向と平行な両側
面にＭアミ 、 −ｙ Ａｓ埋め込み層４ａを備えた構
造の埋め込み型半導体レーザ素子であって、この埋め込
み層４ａをＧａＡｓとＡｊＡｓの各薄膜を交互に堆積し
た超格子として形成し、かつ第２クラフト層５と接する
その超格子の最上部をＧａＡｓ薄膜としたものである。
面上に１次形成された−１電型ＭＸ Ｇａ５−ｘ Ａｓ
第１クラッドＮ２ 、 Ａｊ、 Ｇａ＋−、Ａｓ活性層
３．逆導電型Ａｊ Ｘ Ｇａ １− ｘ Ａｓ第２クラ
ッド層５および逆導電型ＧａＡｓキャップ層６を有し、
第１クラッド層２゜活性層３．第２クラツドＮ５とで形
成されるストライブ部のレーザ光進行方向と平行な両側
面にＭアミ 、 −ｙ Ａｓ埋め込み層４ａを備えた構
造の埋め込み型半導体レーザ素子であって、この埋め込
み層４ａをＧａＡｓとＡｊＡｓの各薄膜を交互に堆積し
た超格子として形成し、かつ第２クラフト層５と接する
その超格子の最上部をＧａＡｓ薄膜としたものである。
〔作用〕
上述のように、本発明では、埋め込みｌ１４ａをＭアＧ
ａ＋−ｙ Ａｓと光学的に等価となるようにＧａＡｓと
ｋｌＡｓの各薄膜を交互に堆積し、その最上部をＧａＡ
ｓ薄膜としたことにより、素子製造時のエツチング工程
においても埋め込みＮ４ａの表面はＧａＡｓとなってい
るからｕＧａＡｓのような酸化膜は生成されない。
ａ＋−ｙ Ａｓと光学的に等価となるようにＧａＡｓと
ｋｌＡｓの各薄膜を交互に堆積し、その最上部をＧａＡ
ｓ薄膜としたことにより、素子製造時のエツチング工程
においても埋め込みＮ４ａの表面はＧａＡｓとなってい
るからｕＧａＡｓのような酸化膜は生成されない。
したがって酸化に起因する不都合を生ずることなく、埋
め込み層４ａは良好な結晶状態で第２クラッド層５と接
合され電流狭窄層として作用する。
め込み層４ａは良好な結晶状態で第２クラッド層５と接
合され電流狭窄層として作用する。
以下本発明を実施例に基づき説明する。
第１図は本発明の埋め込み型半導体レーザ素子の正面か
らみた模式断面図であり、本発明に係る埋め込みＮ４ａ
以外の部分は第２図に示したものと全く同様である。し
たがって第２図と共通部分については同一符号を用いで
ある。第１図が第２図と異な墨点は第２図では埋め込み
層４はＡＺｙＧａ＋−アＡｓ混晶を成長させているのに
対し、第１図はＧａＡｓとｋｌＡｓの各薄膜を交互に積
層して埋め込み層４ａとしたことにある。
らみた模式断面図であり、本発明に係る埋め込みＮ４ａ
以外の部分は第２図に示したものと全く同様である。し
たがって第２図と共通部分については同一符号を用いで
ある。第１図が第２図と異な墨点は第２図では埋め込み
層４はＡＺｙＧａ＋−アＡｓ混晶を成長させているのに
対し、第１図はＧａＡｓとｋｌＡｓの各薄膜を交互に積
層して埋め込み層４ａとしたことにある。
（ＧａＡｓ）ｍ （Ａｊ Ａｓ）ｎは光学的にＡ７ −
Ｇａ −Ａｓ 輪＋ｎ ＋ｓ＋ｎ と同価であり、活性層３から出るレーザ光の横方向への
閉じ込めに対しては何の支障もない、電気的特性に関し
てはたて方向にＧａＡｓとＭ＾３の大きなバリアが存在
して電流を阻止する役割を果たし、またこれらの層に酸
素などの導入により深いエネルギー準位を形成すること
も可能であって超格子埋め込み層４ａは、ＡｊＦ Ｇａ
Ｉ−、Ａｓ埋め込み層と同様な電流狭窄機能をもってい
る。
Ｇａ −Ａｓ 輪＋ｎ ＋ｓ＋ｎ と同価であり、活性層３から出るレーザ光の横方向への
閉じ込めに対しては何の支障もない、電気的特性に関し
てはたて方向にＧａＡｓとＭ＾３の大きなバリアが存在
して電流を阻止する役割を果たし、またこれらの層に酸
素などの導入により深いエネルギー準位を形成すること
も可能であって超格子埋め込み層４ａは、ＡｊＦ Ｇａ
Ｉ−、Ａｓ埋め込み層と同様な電流狭窄機能をもってい
る。
本発明素子の製造方法については第２図の場合すなわち
第３図に示した工程と基本的には同じであるから、ここ
では第３図（ｃ＋において埋め込み層４ａを形成する方
法のみ述べる。埋め込み層４ａはｕ＊、＊Ｇａｏ、ｈＡ
ｓと等価になるように超格子を（ＧａＡｓ） ｈ（Ａｊ
Ａｓ）＊とした。すなわちＧａＡｓが６原子層２Ｍ＾３
が４原子層である。これら各層を交互に堆積するニハ、
ＭＯＣＶＤ装置系において、常圧８００ ℃に保たれた
反応容器に原料ガスのアルシン（Ａ３８３）を所定量常
時流しておき、同じく原料ガスであるトリメチルガリウ
ム（Ｇａ （ＯＨ）コ、以下ＴＭＧ）とトリメチルアル
ミニウム（Ａｊ （ＯＨ） ｓ 、以下ＴＭＡ）を、こ
れらのラインを切り替えながら供給することにより行な
う、ＴＭＧおよびＴＭＡの流量はそれぞれ１５ｅ、ｃ、
／■１ｎとし、成長速度と原子数の異なる各原子層は時
間で制御することが可能であり、ＴＭＧを２ ｓｅｃ、
Ｔ Ｍ Ａを２．５ｓｅｃ交互に供給して上述の超格
子を埋め込み層４ａとして形成することができる。
第３図に示した工程と基本的には同じであるから、ここ
では第３図（ｃ＋において埋め込み層４ａを形成する方
法のみ述べる。埋め込み層４ａはｕ＊、＊Ｇａｏ、ｈＡ
ｓと等価になるように超格子を（ＧａＡｓ） ｈ（Ａｊ
Ａｓ）＊とした。すなわちＧａＡｓが６原子層２Ｍ＾３
が４原子層である。これら各層を交互に堆積するニハ、
ＭＯＣＶＤ装置系において、常圧８００ ℃に保たれた
反応容器に原料ガスのアルシン（Ａ３８３）を所定量常
時流しておき、同じく原料ガスであるトリメチルガリウ
ム（Ｇａ （ＯＨ）コ、以下ＴＭＧ）とトリメチルアル
ミニウム（Ａｊ （ＯＨ） ｓ 、以下ＴＭＡ）を、こ
れらのラインを切り替えながら供給することにより行な
う、ＴＭＧおよびＴＭＡの流量はそれぞれ１５ｅ、ｃ、
／■１ｎとし、成長速度と原子数の異なる各原子層は時
間で制御することが可能であり、ＴＭＧを２ ｓｅｃ、
Ｔ Ｍ Ａを２．５ｓｅｃ交互に供給して上述の超格
子を埋め込み層４ａとして形成することができる。
さらに本発明で重要な点はこの超格子の最上部すなわち
表面が第２クラフト層５ａと接する位置はＭを含まない
ＧａＡｓとすることである。このようにすると、第３図
（Ｃ１の過程におけるストライプ上のｓｉｏ、膜除去の
エツチングに際して、大気中に露出する埋め込み眉４ａ
の表面に安定な酸化膜を生成することがない３表面はＭ
の存在に起因する酸化の影響が除かれ、良好な結晶状態
を保持してその後のエピタキシャル成長を続行すること
ができる。
表面が第２クラフト層５ａと接する位置はＭを含まない
ＧａＡｓとすることである。このようにすると、第３図
（Ｃ１の過程におけるストライプ上のｓｉｏ、膜除去の
エツチングに際して、大気中に露出する埋め込み眉４ａ
の表面に安定な酸化膜を生成することがない３表面はＭ
の存在に起因する酸化の影響が除かれ、良好な結晶状態
を保持してその後のエピタキシャル成長を続行すること
ができる。
以上のようにして得られた本発明の埋め込み型半導体レ
ーザ素子は埋め込み層をＡＪ ｏ、 ＊Ｇａ＊、ｉＡｓ
とした従来構造のものと同等の初期特性を示し、５−の
Ａ Ｐ Ｃ（Ａｕｔｏ Ｐｏｗａｒ Ｃｏｎｔｒｏｌ）
動作における２５ｔ、１０００時間、のエージング試験
を行なった結果、不良率は従来素子の２０％に対して本
発明素子は５％であり、著しい寿命の向上がみられた。
ーザ素子は埋め込み層をＡＪ ｏ、 ＊Ｇａ＊、ｉＡｓ
とした従来構造のものと同等の初期特性を示し、５−の
Ａ Ｐ Ｃ（Ａｕｔｏ Ｐｏｗａｒ Ｃｏｎｔｒｏｌ）
動作における２５ｔ、１０００時間、のエージング試験
を行なった結果、不良率は従来素子の２０％に対して本
発明素子は５％であり、著しい寿命の向上がみられた。
上下二つのクラフト層と側面に埋め込んだ高抵抗層で活
性層を完全に取り囲んだ埋め込み型半導体レーザ素子は
、すぐれた特性を示すが、製造時のｋｌ ｙ Ｇａ、
ｙ Ａｓ埋め込み層の形成に当たり、大気中で行なうエ
ツチング工程を伴うことから表面酸化の影響を受け、な
お素子間の特性のばらつきや特性劣化など不安定要素を
もっていたのに対して、本発明では実施例で述べたごと
＜、ＭアＧａ１−ｙ＾３と等価な埋め込み層としてＧａ
ＡｓとＡｊＡｓの各薄膜を交互に積層した超格子を形成
し、しかもその最上部はＭを含まないＧａＡｓ￥ＩＩ膜
が位置するようにしたため、製造時のエツチング工程に
おいても酸化膜が表面に生成されることなく、健全な表
面状態を保持して結晶成長させることができ、その結果
本発明の埋め込み型半導体レーザ素子は特性が安定し、
Ａｊ、 ＧａＩ−ｙ Ａｓ埋め込み層を存する構造のも
のより、寿命を大幅に同上させることができた。
性層を完全に取り囲んだ埋め込み型半導体レーザ素子は
、すぐれた特性を示すが、製造時のｋｌ ｙ Ｇａ、
ｙ Ａｓ埋め込み層の形成に当たり、大気中で行なうエ
ツチング工程を伴うことから表面酸化の影響を受け、な
お素子間の特性のばらつきや特性劣化など不安定要素を
もっていたのに対して、本発明では実施例で述べたごと
＜、ＭアＧａ１−ｙ＾３と等価な埋め込み層としてＧａ
ＡｓとＡｊＡｓの各薄膜を交互に積層した超格子を形成
し、しかもその最上部はＭを含まないＧａＡｓ￥ＩＩ膜
が位置するようにしたため、製造時のエツチング工程に
おいても酸化膜が表面に生成されることなく、健全な表
面状態を保持して結晶成長させることができ、その結果
本発明の埋め込み型半導体レーザ素子は特性が安定し、
Ａｊ、 ＧａＩ−ｙ Ａｓ埋め込み層を存する構造のも
のより、寿命を大幅に同上させることができた。
第１図は本発明の埋め込み型半導体レーザ素子の正面か
らみた模式断面図、第２図は従来の埋め込み型半導体レ
ーザ素子の正面からみた模式断面図、第３図は第２図の
素子の主な構造工程図である。 １：基板（ＧａＡｓ） ２ ：第１クラフトＩＴＪ
（ＡＪＸＧａ＋−＋＋ Ａｓ） 、３ ：活性層 （
Ａ７． Ｇａ、−、Ａ５） ４ ：埋め込み層 （
ＡＺ ｙ ＧａＩ−ｙ Ａｓ） 、４ａ ：埋め込み層
（ＧａＡｓ／ ｋｌ Ａｓ） ５ ：第２クラッド層
（ＡＩ。 Ｇａｐ−＠ Ａｓ） 、６ ：キ＋７ブ層 （ＧａＡｓ
） ７ 、 ８ ：第２図 第３図
らみた模式断面図、第２図は従来の埋め込み型半導体レ
ーザ素子の正面からみた模式断面図、第３図は第２図の
素子の主な構造工程図である。 １：基板（ＧａＡｓ） ２ ：第１クラフトＩＴＪ
（ＡＪＸＧａ＋−＋＋ Ａｓ） 、３ ：活性層 （
Ａ７． Ｇａ、−、Ａ５） ４ ：埋め込み層 （
ＡＺ ｙ ＧａＩ−ｙ Ａｓ） 、４ａ ：埋め込み層
（ＧａＡｓ／ ｋｌ Ａｓ） ５ ：第２クラッド層
（ＡＩ。 Ｇａｐ−＠ Ａｓ） 、６ ：キ＋７ブ層 （ＧａＡｓ
） ７ 、 ８ ：第２図 第３図
Claims (1)
- １）一導電型ＧａＡｓ基板の一主面上に順次形成された
一導電型Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ第１クラッド層
、Ａｌ＿ｍＧａ＿１＿−ｍＡｓ活性層、逆導電型Ａｌ＿
ｘＧａ＿１＿−＿ｘＡｓ第２クラッド層、および逆導電
型ＧａＡｓキャップ層を有し、前記第１クラッド層、前
記活性層、前記第２クラッド層とで厚さ方向に形成され
るストライプ部のレーザ光進行方向と平行な両側面にＡ
ｌ＿ｙＧａ＿１＿−＿ｙＡｓ埋め込み層を備えた埋め込
み型半導体レーザ素子において、前記埋め込み層をＧａ
ＡｓとＡｌＡｓの各薄膜を交互に堆積した超格子となし
、かつその前記第２クラッド層と接する最上部をＧａＡ
ｓ薄膜としたことを特徴とする埋め込み型半導体レーザ
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16427388A JPH0214591A (ja) | 1988-07-01 | 1988-07-01 | 埋め込み型半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16427388A JPH0214591A (ja) | 1988-07-01 | 1988-07-01 | 埋め込み型半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214591A true JPH0214591A (ja) | 1990-01-18 |
Family
ID=15789953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16427388A Pending JPH0214591A (ja) | 1988-07-01 | 1988-07-01 | 埋め込み型半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214591A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0510480A (ja) * | 1991-06-27 | 1993-01-19 | Nec Corp | ガス配管およびその施工方法 |
| JPH06123863A (ja) * | 1991-07-09 | 1994-05-06 | Seitetsu Gakuen | 真性多重ウェル層を有する光スイッチ素子を製造する方法 |
| US5426658A (en) * | 1992-01-21 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser including ridge confining buffer layer |
| JP2016184705A (ja) * | 2015-03-26 | 2016-10-20 | 富士通株式会社 | 半導体光素子およびその製造方法 |
-
1988
- 1988-07-01 JP JP16427388A patent/JPH0214591A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0510480A (ja) * | 1991-06-27 | 1993-01-19 | Nec Corp | ガス配管およびその施工方法 |
| JPH06123863A (ja) * | 1991-07-09 | 1994-05-06 | Seitetsu Gakuen | 真性多重ウェル層を有する光スイッチ素子を製造する方法 |
| US5426658A (en) * | 1992-01-21 | 1995-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser including ridge confining buffer layer |
| JP2016184705A (ja) * | 2015-03-26 | 2016-10-20 | 富士通株式会社 | 半導体光素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496767A (en) | Semiconductor laser and manufacturing method of the same | |
| US5619518A (en) | Semiconductor laser diode | |
| US5157679A (en) | Optoelectronic devices | |
| JPH04312991A (ja) | 半導体レーザ装置 | |
| US5270246A (en) | Manufacturing method of semiconductor multi-layer film and semiconductor laser | |
| JPH0214591A (ja) | 埋め込み型半導体レーザ素子 | |
| JP2501969B2 (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| US5586135A (en) | Semiconductor laser having an AlGaInP cladding layer | |
| JPS62144385A (ja) | 半導体レ−ザ及びその製造方法 | |
| JP2876543B2 (ja) | 半導体装置及びその製造法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| US6023483A (en) | Semiconductor light-emitting device | |
| JPH09232691A (ja) | 半導体レーザ | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JP3679010B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4192293B2 (ja) | ＡｌＧａＡｓ系半導体レーザの製造方法、ＡｌＧａＡｓ系半導体装置の製造方法および化合物半導体の成長方法 | |
| EP0867949A2 (en) | Semiconductor light-emitting device | |
| JP3005998B2 (ja) | 半導体レーザの製造方法 | |
| JPS6356981A (ja) | 化合物半導体レ−ザ− | |
| JP2699662B2 (ja) | 半導体レーザとその製造方法 | |
| JPH01214083A (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
| Ono et al. | Study of Selective MBE Growth on Patterned (001) InP Substrates Toward Realization of< 100>-Oriented InGaAs Ridge Quantum Wires | |
| JPH0448669A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH01244690A (ja) | 半導体レーザ装置 |