JPH02146189A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02146189A JPH02146189A JP63301585A JP30158588A JPH02146189A JP H02146189 A JPH02146189 A JP H02146189A JP 63301585 A JP63301585 A JP 63301585A JP 30158588 A JP30158588 A JP 30158588A JP H02146189 A JPH02146189 A JP H02146189A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- type mos
- information
- circuit
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に出力トランジスタ
回路に関する。
回路に関する。
次に、従来の半導体集積回路は第２図に示す出力トラン
ジスタ回路で、センスアンプ出力信号５ＡＯＵＴを入力
するインバータ回路Ａ １ 、 Ａ ２とこのインバー
タ回路ＡＩ 、Ａ２に接続されたＰ型ＭＯＳトランジス
タＴ１およびＮ型ＭＯＳトランジスタＴ２とからなる出
力回路りと、両ＭＯＳ）ランジスタの中点Ｎに接続され
る負荷容量Ｃとを有し、この中点Ｎからデータ出力信号
ＤＯＩＪＴを送出するように構成されている。
ジスタ回路で、センスアンプ出力信号５ＡＯＵＴを入力
するインバータ回路Ａ １ 、 Ａ ２とこのインバー
タ回路ＡＩ 、Ａ２に接続されたＰ型ＭＯＳトランジス
タＴ１およびＮ型ＭＯＳトランジスタＴ２とからなる出
力回路りと、両ＭＯＳ）ランジスタの中点Ｎに接続され
る負荷容量Ｃとを有し、この中点Ｎからデータ出力信号
ＤＯＩＪＴを送出するように構成されている。
まず“１”情報を読み出す動作を説明する。
センスアンプ出力信号５ＡＯＵＴがメモリセル情報に従
って″“Ｈ″レベルなるとインバータ回路ＡＩ、Ａ２の
出力信号は“Ｌ”レベルになり、よってＰ型ＭＯＳ）ラ
ンジスタＴ、はＯＮ、Ｎ型ＭＯ３）−ランジスタＴ２は
ＯＦＦとなり負荷容量ＣはＰ型ＭＯＳトランジスタＴ１
を介してＶｃｃ電圧まで充電される。すなわちデータ出
力信号ＤＯＵＴは１”情報を読み出す。一方、“０゛情
報を読み出す動作も同様に、センスアンプ出力信号５Ａ
ＯＵＴがメモリセル情報に従って“Ｌ”レベルになると
インバータ回路Ａ １ 、 Ａ ２の出力信号は”Ｈ″
レベルなり、よってＰ型ＭＯＳトランジスタＴ１はＯＦ
Ｆ、Ｎ型ＭＯＳトランジスタＴ２はＯＮとなり、負荷容
量Ｃの■ｃｃ電圧まで充電された電荷はＮ型ＭＯＳトラ
ンジスタＴ２を介してＧＮＤ電源に放電される。
って″“Ｈ″レベルなるとインバータ回路ＡＩ、Ａ２の
出力信号は“Ｌ”レベルになり、よってＰ型ＭＯＳ）ラ
ンジスタＴ、はＯＮ、Ｎ型ＭＯ３）−ランジスタＴ２は
ＯＦＦとなり負荷容量ＣはＰ型ＭＯＳトランジスタＴ１
を介してＶｃｃ電圧まで充電される。すなわちデータ出
力信号ＤＯＵＴは１”情報を読み出す。一方、“０゛情
報を読み出す動作も同様に、センスアンプ出力信号５Ａ
ＯＵＴがメモリセル情報に従って“Ｌ”レベルになると
インバータ回路Ａ １ 、 Ａ ２の出力信号は”Ｈ″
レベルなり、よってＰ型ＭＯＳトランジスタＴ１はＯＦ
Ｆ、Ｎ型ＭＯＳトランジスタＴ２はＯＮとなり、負荷容
量Ｃの■ｃｃ電圧まで充電された電荷はＮ型ＭＯＳトラ
ンジスタＴ２を介してＧＮＤ電源に放電される。
一般に、半導体集積回路は出力側の負荷容量Ｃが数十Ｐ
Ｆという大容量であり、特に、“０”読み出し時にＧＮ
Ｄ電源に流れ込む放電電流のピーク値が大きくなり、そ
の結果、ＧＮＤの揺れが大きくなるので、このＧＮＤ電
源が揺れると例えば入力初段の入力“Ｈ”レベル電圧の
実力値を悪化させる等の種々の問題点が発生する。従っ
て、本発明の目的は上記の欠点を除去し、ＧＮＤ電源が
揺れにくい半導体集積回路を提供することにある。
Ｆという大容量であり、特に、“０”読み出し時にＧＮ
Ｄ電源に流れ込む放電電流のピーク値が大きくなり、そ
の結果、ＧＮＤの揺れが大きくなるので、このＧＮＤ電
源が揺れると例えば入力初段の入力“Ｈ”レベル電圧の
実力値を悪化させる等の種々の問題点が発生する。従っ
て、本発明の目的は上記の欠点を除去し、ＧＮＤ電源が
揺れにくい半導体集積回路を提供することにある。
本発明の半導体集積回路は出力トランジスタ回路のＶｃ
ｃ電源供給端子をＰ型またはＮ型ＭＯＳトランジスタの
ドレイン端子とゲート端子を共通接続した電位ドロップ
を持つ素子を介して■ｃｃ電源に接続して構成される。
ｃ電源供給端子をＰ型またはＮ型ＭＯＳトランジスタの
ドレイン端子とゲート端子を共通接続した電位ドロップ
を持つ素子を介して■ｃｃ電源に接続して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の半導体集積回路を示す。第
１図に於いて、本実施例はセンスアンプ出力信号を入力
するインバータ回路Ａｌ、Ａ２とこれらに接続されるＰ
型ＭＯ８）ランジスタＴ１およびＮ型ＭＯＳ）ランジス
タＴ２とを持つ出力回路りと、このＭＯＳ）ランジスタ
の中点Ｎに接続される負荷容量Ｃと、出力回路りに接続
される電位ドロップを持つ素子とを有している。なお、
電位ドロップを持つ素子ＥはＰ型ＭＯＳトランジスタＴ
３またはＮ型ＭＯＳトランジスタＴ４で構成されている
。本発明の一実施例においてはＰ型ＭＯＳトランジスタ
Ｔ１とＮ型ＭＯＳ）ランジスタ′Ｆ２で構成される出力
回路りの■。。供給端子と■ｃｃ電源間に電位ドロップ
を持つ素子Ｅを挿入した点である。尚、この電位ドロッ
プを持つ素子Ｅは第１図（ｂ）、（Ｃ）に示すようにＰ
型ＭＯＳトランジスタＴ３のゲート端子とドレイン端子
を接続するか、またはＮ型ＭＯＳ）ランジスタＴ４のゲ
ート端子とドレイン端子を接続して構成される。即ち、
この二つの構成により、出力回路のＶｃｃ電源供給端子
はＶｃｃ電圧よりＭＯＳ）ランジスタのスレシュホール
ド電圧だけ低下した電圧となる。
１図に於いて、本実施例はセンスアンプ出力信号を入力
するインバータ回路Ａｌ、Ａ２とこれらに接続されるＰ
型ＭＯ８）ランジスタＴ１およびＮ型ＭＯＳ）ランジス
タＴ２とを持つ出力回路りと、このＭＯＳ）ランジスタ
の中点Ｎに接続される負荷容量Ｃと、出力回路りに接続
される電位ドロップを持つ素子とを有している。なお、
電位ドロップを持つ素子ＥはＰ型ＭＯＳトランジスタＴ
３またはＮ型ＭＯＳトランジスタＴ４で構成されている
。本発明の一実施例においてはＰ型ＭＯＳトランジスタ
Ｔ１とＮ型ＭＯＳ）ランジスタ′Ｆ２で構成される出力
回路りの■。。供給端子と■ｃｃ電源間に電位ドロップ
を持つ素子Ｅを挿入した点である。尚、この電位ドロッ
プを持つ素子Ｅは第１図（ｂ）、（Ｃ）に示すようにＰ
型ＭＯＳトランジスタＴ３のゲート端子とドレイン端子
を接続するか、またはＮ型ＭＯＳ）ランジスタＴ４のゲ
ート端子とドレイン端子を接続して構成される。即ち、
この二つの構成により、出力回路のＶｃｃ電源供給端子
はＶｃｃ電圧よりＭＯＳ）ランジスタのスレシュホール
ド電圧だけ低下した電圧となる。
次に本実施例の読み出し動作を説明する。まず“１”情
報を読み出す場合、センスアンプ出力信号５ＡＯＵＴが
メモリセル情報に従ってＩ Ｈｎレベルになるとインバ
ータ回路Ａｌ、Ａ２の出力信号は“Ｌ”レベルになり、
よってＰ型ＭＯＳトランジスタＴ１はＯＮ、Ｎ型ＭＯＳ
）ランジスタＴ２はＯＦＦとなり、負荷容量Ｃは電位ド
ロップを持つ素子及びＰ型ＭＯｓトランジスタＴｌを介
してＶｃｃ電圧よりＭＯＳ型トランジスタのスレシュホ
ールド電圧骨だけ低い電圧レベルまで充電される。すな
わちデータ出力信号ＤＯＵＴは゛１″情報を読み出す。
報を読み出す場合、センスアンプ出力信号５ＡＯＵＴが
メモリセル情報に従ってＩ Ｈｎレベルになるとインバ
ータ回路Ａｌ、Ａ２の出力信号は“Ｌ”レベルになり、
よってＰ型ＭＯＳトランジスタＴ１はＯＮ、Ｎ型ＭＯＳ
）ランジスタＴ２はＯＦＦとなり、負荷容量Ｃは電位ド
ロップを持つ素子及びＰ型ＭＯｓトランジスタＴｌを介
してＶｃｃ電圧よりＭＯＳ型トランジスタのスレシュホ
ールド電圧骨だけ低い電圧レベルまで充電される。すな
わちデータ出力信号ＤＯＵＴは゛１″情報を読み出す。
一方、“ＯＩＴ情報を読み出す動作も同様にセンスアン
プ出力信号５ＡＯＵＴがメモリセル情報に従って、“Ｌ
”レベルになるとインバータ回路Ａ、、Ａ２の出力信号
は°“Ｈ”レベルになり、よってＰ型ＭＯＳトランジス
タＴ１はＯＦＦ、Ｎ型ＭＯＳトランジスタＴ２はＯＮと
なり負荷容量Ｃに■ｃｃ電圧よりスレシュホールド分だ
け低い電圧まで充電された電荷はＮ型ＭＯＳトランジス
タＴ２を介してＧＮＤ電源に放電される。
プ出力信号５ＡＯＵＴがメモリセル情報に従って、“Ｌ
”レベルになるとインバータ回路Ａ、、Ａ２の出力信号
は°“Ｈ”レベルになり、よってＰ型ＭＯＳトランジス
タＴ１はＯＦＦ、Ｎ型ＭＯＳトランジスタＴ２はＯＮと
なり負荷容量Ｃに■ｃｃ電圧よりスレシュホールド分だ
け低い電圧まで充電された電荷はＮ型ＭＯＳトランジス
タＴ２を介してＧＮＤ電源に放電される。
すなわちデータ出力信号ＤＯＵＴは″０”情報を読み出
す、よって本発明の一実施例も従来例同様に読み出し動
作を行うことは明らがである。
す、よって本発明の一実施例も従来例同様に読み出し動
作を行うことは明らがである。
以上説明したように本発明は、出力トランジスタ回路に
電位ドロップを持つ素子をもうけることにより、■ｃｃ
電源供給端子の電圧レベルがＶｃｃ電圧よりスレシュホ
ールド電圧骨だけ低くなるため、“０″読み出し時にＧ
ＮＤ電源に流れ込む放電電流のピーク値を減少する事が
でき、ＧＮＤ電源の揺れを抑制する効果がある。
電位ドロップを持つ素子をもうけることにより、■ｃｃ
電源供給端子の電圧レベルがＶｃｃ電圧よりスレシュホ
ールド電圧骨だけ低くなるため、“０″読み出し時にＧ
ＮＤ電源に流れ込む放電電流のピーク値を減少する事が
でき、ＧＮＤ電源の揺れを抑制する効果がある。
第１図（ａ＞は本発明の一実施例を示すプロッり図、第
１図（ｂ）はＰ型ＭｏＳトランジスタで構成した電位ド
ロップを持つ素子を示す回路図、第１図（ｃ）は同じく
Ｎ型ＭＯＳトランジスタで構成した電位ドロップを持つ
素子を示す回路図、第２図は従来の出力トランジスタ回
路を示す回路図である。 Ｔ１．Ｔ、・・・Ｐ型ＭＯＳトランジスタ、Ｔ２゜Ｔ４
・・・Ｎ型ＭＯＳトランジスタ、Ａ！〜Ａ２・・・イン
バータ回路、５ＡＯＵＴ・・・センスアンプ出力信号、
ＤＯＵＴ・・・データ出力信号、Ｃ・・・負荷容量、Ｄ
・・・出力回路、Ｅ・・・電位ドロップを持つ素子。
１図（ｂ）はＰ型ＭｏＳトランジスタで構成した電位ド
ロップを持つ素子を示す回路図、第１図（ｃ）は同じく
Ｎ型ＭＯＳトランジスタで構成した電位ドロップを持つ
素子を示す回路図、第２図は従来の出力トランジスタ回
路を示す回路図である。 Ｔ１．Ｔ、・・・Ｐ型ＭＯＳトランジスタ、Ｔ２゜Ｔ４
・・・Ｎ型ＭＯＳトランジスタ、Ａ！〜Ａ２・・・イン
バータ回路、５ＡＯＵＴ・・・センスアンプ出力信号、
ＤＯＵＴ・・・データ出力信号、Ｃ・・・負荷容量、Ｄ
・・・出力回路、Ｅ・・・電位ドロップを持つ素子。
Claims (1)
- 出力トランジスタ回路のＶｃｃ電源供給端子をＰ型又は
Ｎ型ＭＯＳトランジスタのドレイン、ゲートをＶｃｃ電
源に接続した電位ドロップを持つ素子を介してＶｃｃ電
源に接続したことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301585A JPH02146189A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63301585A JPH02146189A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02146189A true JPH02146189A (ja) | 1990-06-05 |
Family
ID=17898720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63301585A Pending JPH02146189A (ja) | 1988-11-28 | 1988-11-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02146189A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562478A (ja) * | 1991-09-02 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1988
- 1988-11-28 JP JP63301585A patent/JPH02146189A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562478A (ja) * | 1991-09-02 | 1993-03-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4527077A (en) | Output circuit of a semiconductor device | |
| US6373315B2 (en) | Signal potential conversion circuit | |
| US4724344A (en) | Sensing amplifier including symmetrical and asymmetrical load circuits | |
| JPH04259991A (ja) | 電流センスアンプ回路 | |
| JP2701546B2 (ja) | 信号電荷検出回路を有する電荷転送装置 | |
| EP0052504A1 (en) | Semiconductor buffer circuit | |
| JPS60136989A (ja) | 半導体記憶装置の書き込み回路 | |
| US6407592B2 (en) | Sample-and-hold circuit | |
| EP0700049A1 (en) | Reading circuit for memory cells | |
| US20020099988A1 (en) | Circuit for reading non-volatile memories | |
| EP0170781B1 (en) | Mos dynamic memory device | |
| JPH02146189A (ja) | 半導体集積回路 | |
| US5293515A (en) | Amplifier circuit having two inverters | |
| JP3086043B2 (ja) | 半導体読み出し専用メモリのセンス増幅回路 | |
| EP0417973B1 (en) | Amplifier circuit having two inverters | |
| KR100282761B1 (ko) | I/o 클램프 회로를 구비한 반도체 메모리 장치 | |
| JP2690554B2 (ja) | 半導体記憶装置 | |
| JPH05259858A (ja) | 半導体記憶装置の出力回路 | |
| JPH0734312B2 (ja) | センス回路 | |
| JP2648040B2 (ja) | 基板電位供給回路 | |
| JPH0256799A (ja) | メモリ回路 | |
| JPH0344896A (ja) | 半導体記憶装置 | |
| JPH01220294A (ja) | センス増幅回路 | |
| JPS63104300A (ja) | 電圧判定回路 | |
| JPH08203283A (ja) | センスアンプ回路 |