JPH02146194A

JPH02146194A - サンプルホールド回路

Info

Publication number: JPH02146194A
Application number: JP63300093A
Authority: JP
Inventors: Minoru Nagata; 稔永田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-11-28
Filing date: 1988-11-28
Publication date: 1990-06-05
Anticipated expiration: 2012-09-17
Also published as: JP2654142B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はサンプルホールド回路に関し、特に、集積回路
化され所定の基準電圧との差電圧を利用するものに好適
のサンプルホールド回路に関する。

（従来の技術）従来、カラーテレビジョン受像機等においては、自動白
レベル調整が行われている。マトリクス回路により得ら
れたＲ（赤）、Ｇ（緑）、Ｂ（青）の色信号に、夫々、
白の基準レベルを所定タイミングで挿入し、更に、利得
制御増幅器で増幅した後に受像管のカソードに供給して
いる。受像管のカソードに供給されるＲ、Ｇ、Ｂ信号の
レベルを１１ａ記所定タイミングで白の基準レベルと比
較し、両者の差電圧に基づいて利得制御増幅器の利得を
調整することにより、白レベルの自動調整が行われる。

このように、受像管のカソードに供給されたＲ、Ｇ、Ｂ
信号の所定タイミングの瞬時値を白の基準レベルと比較
しようとする場合等には、サンプルホールド回路が使用
される。

第２図はこのような従来のサンプルホールド回路を示す
回路図である。

入力端子１と出力端子２との間に接続したスイッチ３は
サンプリング周期でオンとなる。即ち、スイッチ３は入
力信号Ｓｉのサンプリング期間にはオンとなり、ホール
ド期間にはオフとなる。サンプリング期間にスイッチ３
がオンになると、ホールドコンデンサ４は入力端子１に
導入された入力信号Ｓｉのレベルまで充電する。ホール
ド期間には、スイッチ３がオフとなり、ホールドコンデ
ンサ４は入力信号３ｉを保持する。前述した自動白レベ
ル調整においては、入力端子１には受像管のカソードに
供給されるＲ、Ｇ、Ｂ信号を導入し、スイッチ３は白の
基準レベルの挿入時にオンとなる。差動増幅器５は出力
端子２のＲ，Ｇ、Ｂ信号と白の基準レベルＶｓとの差に
基づいたレベルの差電圧を出力する。この差電圧が利得
制御増幅器に出力されて、Ｒ，Ｇ、Ｂ信号の利得調整が
行われる。

ところで、白の基準レベルを１１．Ｇ、Ｂ信号に挿入す
るタイミングは垂直走査期間の開始時であり、サンプリ
ング周期は１垂直周期である。このため、ホールドコン
デンサ４はＲ，Ｇ、Ｂ信号を１垂直周期期間保持する必
要があり、このように、１ノンプリング周期が比較的長
い場合には、ホールドコンデンサ４として大官Ｍのコン
デンサを使用する必要がある。

このような、従来のサンプルホールド回路を集積回路（
ＩＣ＞化した場合には、ホールドコンデンサがＩＣ内の
極めて大きな面積を占有してしまうことになる。このた
め、通常、ホールドコンデンサ４は外付けとすることが
多い。しかし、この場合でも、ホールドコンデンサ４を
回路基板に実装するために、大きな面積の基板が必要と
なるという問題があった。そこで、ＩＣ化が可能な小容
量のホールドコンデンサを使用して入力信号をサンプリ
ングホールドづることができる回路が提案されている。

第３図はこのような従来のサンプルホールド回路を示す
回路図であり、特開昭６０−１８６１８６号公報で示さ
れたものである。また、第４図は第３図の動作を説明す
るためのタイミングチャートであり、第４図（ａ）はコ
ンデンサＣ１の端子電圧を示し、第４図（ｂ）はコンデ
ンサＣ２の端子電圧を示し、第４図（Ｃ）は差動増幅器
８からの差電圧を示している。

スイッチ８１　、Ｓ２は入力端子７に導入されるタイミ
ングパルスＰにより制御され、サンプリング期間にはオ
ンとなり、ホールド期間にはオフとなる。サンプリング
期間において、スイッチＳｌ。

Ｓ２がオンになると、ホールドコンデンサｃ１は入力端
子６に導入された入力信号Ｓｔレベルまで充電し、一方
、ホールドコンデンサＣ２は基準電源９の基準電圧Ｖｓ
まで充電する。ホールド期間にはスイッチ３１．８２は
オフとなり、ホールドコンデンサＣ１は入力信号Ｓｉの
入力信号電圧Ｖｉを保持し、ホールドコンデンサＣ２は
基準電圧Ｖｓを保持する。差動増幅器８はこれらの入力
信号電圧Ｖｉ及び基準電圧Ｖｓを入力し、両者の差電圧
を出力する。

ホールドコンデンサＣＩ　、Ｃ２の各日が比較的小さい
ものとする。そうすると、第４図（ａ）。

（ｂ）に示すように、ホールドコンデンサＣ１゜Ｃ２の
端子電圧は、ホールド期間において漏れ“電流により低
下し、リップルを含んだものとなる。

ここで、スイッチ３１　、８２　、コンデンサＣＩ。

Ｃ２及び差動増幅器８等のバランスが揃っている場合に
は、コンデンサＣＩ　、Ｃ２の端子電圧のリップル周期
はサンプリング周期と一致し、また、リップルの傾斜も
一致づ゛る。従って、差動増幅器８の出力は、第４図（
Ｃ）に示すように、コンデンサＣＩ　、Ｃ２の端子電圧
のリップルに拘らず一定となる。このように、第３図の
回路では、ホールドコンデンサＣＩ　、Ｃ２の容４が小
さい場合であっても、ホールド期間において、入力信号
Ｓｉと基準電圧ＶＳとの差電圧を一定にすることができ
る。

ところで、第３図の回路では、差動増幅器８の入力オフ
セット電流がＯであることが前提となつている。しかし
ながら、集積回路化した差動増幅器８では、２つの入力
端のバイアス電流は若干異なったものとなってしまう。

このため、ホールド期間のホールドコンデンサＣ１，Ｃ
２の放Ｎ四が異なり、リップルの傾斜が異なったものに
なってしまう。通常、入力バイアス電流は、２つの端子
相互間で約５乃至１０％異なり、ホールドコンデンサＣ
Ｉ　、Ｃ２の容量が小さい場合には、ホールドコンデン
サＣＩ　、Ｃ２の放電場の差が大きくなってしまう。こ
の理由から、ホールドコンデンサＣＩ　、Ｃ２の容量は
、第２図のボールドコンデンサ４の容量値に比して約１
／１０が限界である。

従って、前述した自動白レベル調整のように、サンプリ
ング周期が比較的長い場合には、ホールドコンデンサを
ｔＣ化すると、ＩＣチップ上での面積占有率が極めて大
きくなり製造コストが高くなる。このため、通常、ホー
ルドコンデンサＣＩ　。

Ｃ２は外付けすることになり、２個のホールドコンデン
サＣＩ　、Ｃ２を実装するために大きな基板面積を必要
とするという問題があった。

また、第４図（ａ）、（ｂ）に示すように、ホールドコ
ンデンサＣＩ　、Ｃ２の端子電圧は大きく変動するので
、ダイナミックレンジが減少してしまい、低電源電圧の
回路等のように、電圧配分に余裕がない回路では使用が
ｖＡ難であるという問題もあった。

（発明が解決しようとする課題）このように、上述した従来のサンプルホールド回路にお
いては、ホールドコンデンサを集積回路化づることは困
難であり、２個のホールドコンデンサを外付は部品とし
て回路基板に実装する必要があることから、基板面積が
極めて大きくなってしまうという問題点があった。

本発明はかかる問題点に鑑みてなされたものであって、
電源利用率を低下さけることなく、外付はコンデンサの
数を１つにして回路を小型化することができるサンプル
ホールド回路を提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明は、一方端に入力信号電圧を導入し他方端が第１
の出力端子に接続しサンプリング期間にオンとなりホー
ルド期間にオフとなる第１のスイッチと、一方端に基準
電圧を導入し他方端が第２の出力端子に接続しサンプリ
ング期間にオンとなりホールド期間にオフとなる第２の
スイッチと、眞記第１及び第２のスイッチの他方端相互
間に接続されサンプリング期間に前記入力信号電圧と基
準電圧との差電圧まで充電しホールド期間にこの差電圧
を保持するホールドコンデンサと、前記入力信号電圧と
基準電圧との中点電圧を発生する中点電圧発生手段と、
前記差電圧の略１／２の電圧に前記中点電圧を加算し°
Ｃ前記第２の出力端に供給する電圧合成回路とを具漏し
たものである。

（作用）本発明においては、サンプリング期間においては、ホー
ルドコンデンサの端子電圧は入力信号電圧と基準電圧と
の差電圧まで上昇する。ホールドコンデンサはホールド
期間にはこの差電圧を保持し、第１及び第２の出力端子
相互間の電位差は一定となる。電圧合成回路はホールド
コンデンサに保持された差電圧の略１／２の電圧に中点
電圧を加算して第２の出力端子に供給している。これに
より、ホールド期間において、第２の出力端子に現れる
電圧は、サンプリング期間に第２の出力端子に現れた電
圧と同一となる。従って、ホールド期間においても、第
１及び第２の出力端子には、サンプリング期間において
出力される電圧と同一の電圧が現れる。

（実施例）以下、図面に基づいて本発明の詳細な説明する。第１図
は本発明に係るサンプルホールド回路の一実施例を示す
回路図である。

入力端子１１には入力信号Ｓ１を導入し、入力端子１２
には基準電圧Ｖｓを印加する。入力信号３ｉ及び基準電
圧ＶＳを夫々スイッチ回路１４のスイッチ８３．８４の
端子ａに供給すると共に、中点電圧発生回路１３にも供
給覆る。中点電圧発生回路１３は入力信号３ｉの電圧と
基準電圧Ｖｓとの中点電圧Ｖｉａ＋を発生し、抵抗２１
を介して後述する差動増幅器２４の非反転端に基ｌｌＩ
！電位として供給する。なお、サンプリング期間の入力
信号Ｓｉの電圧（入力信号電圧）はＶｉであるものとす
る。

スイッチ３３．３４はサンプリング期間にはオンとなり
、ボールド期間にはオフとなる。スイッチＳ３，８４の
端子すは夫々バッファアンプ１５゜１６の入力端に接続
しており、スイッチ８３　、　Ｓ４の端子す相互間には
ホールドコンデンサＣ３を接続している。バッファアン
プ１５．１６は利得が１の増幅器であり、その出力端は
夫々出力端子１７．１８に接続すると共に、抵抗１９．
２０を夫々介して差動増幅器２４の反転端及び非反転端
に夫々接続する。

差動増幅器２４の出力端は抵抗２２を介して反転入力端
に接続すると共に、抵抗２３を介してバッファアンプ１
６の入力端に接続する。なお、抵抗１９．２０の抵抗値
は２Ｒであり、抵抗２１．２２の抵抗値はＲである。こ
れら抵抗１９乃至２２及び差動増幅？Ｓ２４により電圧
合成回路２５を構成する。電圧合成回路２５は、中点電
圧発生回路１３により得られる中点電圧■１ＩＩｌに、
出力端子１７．１８に現れる信号の電位差の１／２の電
圧を逆相で加算した電圧Ｖｃｍを出力するようになつτ
いる。

次に、このように構成された実施例回路の動作について
説明する。

サンプリング期訓においては、スイッチ回路１４のスイ
ッチ８３．８４はいずれもオンとなり、ホールドコンデ
ンサＣ３の端子電圧ＶＣは■１−ＶＳまで上昇する。出
力端子１７．１８には、夫々入力信号電圧Ｖｉ及び基準
電圧ＶＳが現れる。

ホールド期間になると、スイッチ回路１４のスイッチ８
３．８４はオフとなり、バッファアンプ１５゜１６の入
力端の電位差はコンデンサＣ３の端子電圧ＶＣに固定さ
れ、出力端子１７．１８の電位差もＶＣに固定される。

抵抗１９．２０の抵抗値が２Ｒであり、抵抗２１．２２
の抵抗値がＲであり、電圧合成回路２５には、中点電圧
発生回路１３から中点電圧Ｖｉｌが基準電位として与え
られていることから、電圧合成回路２５の出力端には、
出力端子１７．１８の電位差Ｖｃの１／２の電圧に、中
点電圧発生回路１３の中点電圧ｖｉｍを逆相で加算した
電圧が現れる。即ち、電圧合成回路２５の出力端は下記
式（１）に示す電圧Ｖｃｍをバッファアンプ１６の入力
端に供給する。

ＶＣ＝Ｖｌ−Ｖｓであり、Ｖｉｍ＝　　　　　　である
ので、バッファアンプ１６の入力端には下記式（２）に
示す電圧ＶＣＩ１１が供給されることになる。

＝Ｖｓ　　　　　　　　　　　　　　　　　　・・・　
（２）即ら、バッファアンプ１６の入力端には、スイッ
チ１４がオフとなってホールド期間となる直前にスイッ
チＳ４に尋人される３３　ｉ　１圧ＶＳと同一レベルの
電圧をホールド期間において印加することになる。また
、バッファアンプ１５０入力端に（よバッファアンプ１
６の入力端の電圧にホールドコンデンサＣ３の端子電圧
Ｖｃを加えた電圧、即ち、ホールド期間の開始直前にス
イッチＳ３に導入された入力信号電圧ｖ１と同一の電圧
を印加することになる。従って、出力端子１７．１８か
らは、ホールド期間においても、サンプリング期間と同
一の電圧■ｉ　、ＶＳが夫々出力されることになる。

このように、本実施例においては、出力電圧の差分を保
持する１個のホールドコンデンサＣ３を設けることによ
り、入力信号のサンプリング及びホールドが可能であり
、ホールドコンデンサの個数が１個であることから基板
面積を小さクツ゛ることができる。

なお、実際には、スイッチ回路１４のオフセット及び電
圧合成回路２５の合成Ｎ＋　＞Ｃ等により、電圧合成回
路２５の出力電圧Ｖｃｍは、ホールド期間の直前にスイ
ッチＳ４に導入される電圧ＶＳとは正確には一致しない
。しかし、この場合でも、出力端子１７、１８相互間の
電位差ＶＣに変化はな（、出力端子１７．１８に現れる
電圧の差分を利用するときは問題ない。また、このよう
な出力電圧Ｖｃｍと基準電圧ＶＳとの誤差分は、電源電
圧に比して極めて小さな値であり、この誤差分によりダ
イナミックレンジが大幅に減少してしまうということは
ない。

また、出力端子１７．１８に差動増幅器を接続した場合
、この差動増幅器の２つの入力端子相互間の入力バイア
ス電流が異なったものであっても、ホールドコンデンサ
Ｃ３が入力信号電圧Ｖｉ　と基準電圧ＶＳとの差電圧を
保持−４ることから、ホールドコンデンサＣ３の容量は
第３図の従来回路よりも小さなものにすることができる
。

［発明の効果］以上説明したように本発明によれば、１個のホールドコ
ンデンサを設けることにより、入力信号のサンプリング
及びホールドが可能であり、集積回路化した場合に、実
装基板面積を小さくすることができる。

【図面の簡単な説明】

第１図は本発明に係る罎ノンプルホールド回路の一実施
例を示す回路図、第２図及び第３図は従来のサンプルホ
ールド回路を示す回路図、第４図は第３図の動作を説明
りるためのタイミングチャートである。１１、１２・・・入力端子、１３・・・中点電圧発生回
路、１４・・・スイッヂ回路、１７．１８・・・出力端
子、１９乃至２３・・・抵抗、２４・・・差動増幅器、
２５・・・電圧合成回路。１４スイッチ回路第１図第３図第２図（Ｃ）差！迂丁−一一一一第４図

Claims

【特許請求の範囲】一方端に入力信号電圧を導入し他方端が第１の出力端子
に接続しサンプリング期間にオンとなりホールド期間に
オフとなる第１のスイッチと、一方端に基準電圧を導入
し他方端が第２の出力端子に接続しサンプリング期間に
オンとなりホールド期間にオフとなる第２のスイッチと
、前記第１及び第２のスイッチの他方端相互間に接続され
サンプリング期間に前記入力信号電圧と基準電圧との差
電圧まで充電しホールド期間にこの差電圧を保持するホ
ールドコンデンサと、前記入力信号電圧と基準電圧との
中点電圧を発生する中点電圧発生手段と、前記差電圧の略１／２の電圧に前記中点電圧を加算して
前記第２の出力端に供給する電圧合成回路とを具備した
ことを特徴とするサンプルホールド回路。