JPH0214620A - 可変長符号化回路 - Google Patents
可変長符号化回路Info
- Publication number
- JPH0214620A JPH0214620A JP16240688A JP16240688A JPH0214620A JP H0214620 A JPH0214620 A JP H0214620A JP 16240688 A JP16240688 A JP 16240688A JP 16240688 A JP16240688 A JP 16240688A JP H0214620 A JPH0214620 A JP H0214620A
- Authority
- JP
- Japan
- Prior art keywords
- length
- code
- variable length
- zero run
- length code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract 3
- 238000006243 chemical reaction Methods 0.000 abstract 2
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、等長符号をその発生確率に応じて符号長の
異なる符号に変換する可変長符号化回路に関し、特に出
力される可変長符号のなす符号列中のゼロランの発生を
制限することによって可変長符号の設計が容易となシ、
符号化効率を高めることができる可変長符号化回路に関
する。
異なる符号に変換する可変長符号化回路に関し、特に出
力される可変長符号のなす符号列中のゼロランの発生を
制限することによって可変長符号の設計が容易となシ、
符号化効率を高めることができる可変長符号化回路に関
する。
一般に、可変長符号化されたデータは、その符号長が一
定でない丸め符号の区切り金利別しないと復号できない
。従って、可変長符号列中には可変長符号の区切シを示
すユニークワードによる同期ワードがある一定周期毎に
付加されており、この同期ワードを検出することによっ
て可変長符号の区切りを判別している。
定でない丸め符号の区切り金利別しないと復号できない
。従って、可変長符号列中には可変長符号の区切シを示
すユニークワードによる同期ワードがある一定周期毎に
付加されており、この同期ワードを検出することによっ
て可変長符号の区切りを判別している。
このため、従来の可変長符号化回路においては、同期ワ
ードと同一のパターンが可変符号列中に発生しないよう
に可変長符号のパターンに次に述べるような制限を加え
ていた。例えば、９ビットからなる同期ワードの符号を
ｒｏｏｏｏｏｏｏｏｌ Ｊとすれば、全ての可変長符号
に必らずｒｌＪを１個以上含み、かつ全ての可変長符号
の組合せくおいて「０」が８個以上連続しないという制
限を可変長符号に加えていた。
ードと同一のパターンが可変符号列中に発生しないよう
に可変長符号のパターンに次に述べるような制限を加え
ていた。例えば、９ビットからなる同期ワードの符号を
ｒｏｏｏｏｏｏｏｏｌ Ｊとすれば、全ての可変長符号
に必らずｒｌＪを１個以上含み、かつ全ての可変長符号
の組合せくおいて「０」が８個以上連続しないという制
限を可変長符号に加えていた。
上述したように従来の可変長符号化回路においては、可
変長符号のパターンに制限を加えなければならないため
、可変長符号を設計することが難しく、また、使用でき
ない符号が生じることによって符号化効率が低下すると
いう問題があった。
変長符号のパターンに制限を加えなければならないため
、可変長符号を設計することが難しく、また、使用でき
ない符号が生じることによって符号化効率が低下すると
いう問題があった。
この発明の可変長符号化回路は、出力される可変長符号
の最終ゼロラン長を検出する検出手段と、この検出手段
によって前回検出された最終ゼロ２ン長及び現入力等長
符号に対応して可変長符号及びこれの符号長を出力する
変換手段とを含んでいる。そしてこの変換手段は、検出
手段によって前回検出された可変長符号の最終ゼロラン
長Ｎビットと現出力可変長符号の先頭ゼロラン長Ｂｏ
ビットとの和、すなわちＮ＋Ｂ（１（Ｎ 、Ｂｏは０を
含む正の整数）ビットが所定のＭ（Ｍは２以上の整数）
ビットを超える場合に次に述べる手段を講じてこのＮ＋
Ｂ６＋１ビット目Ｍビットを超えないようにしている。
の最終ゼロラン長を検出する検出手段と、この検出手段
によって前回検出された最終ゼロ２ン長及び現入力等長
符号に対応して可変長符号及びこれの符号長を出力する
変換手段とを含んでいる。そしてこの変換手段は、検出
手段によって前回検出された可変長符号の最終ゼロラン
長Ｎビットと現出力可変長符号の先頭ゼロラン長Ｂｏ
ビットとの和、すなわちＮ＋Ｂ（１（Ｎ 、Ｂｏは０を
含む正の整数）ビットが所定のＭ（Ｍは２以上の整数）
ビットを超える場合に次に述べる手段を講じてこのＮ＋
Ｂ６＋１ビット目Ｍビットを超えないようにしている。
すなわち、この変換手段は可変長符号の先頭ゼロ２ンの
先頭からＭ−Ｎビット目とＭ−Ｎ＋１ビット目の間Ｋ「
１」を挿入するように構成されている。
先頭からＭ−Ｎビット目とＭ−Ｎ＋１ビット目の間Ｋ「
１」を挿入するように構成されている。
検出手段が前回検出した可変長符号の最終ゼロランと現
出力可変長符号の先頭ゼロランとがなすゼロラン長が所
定のビット数を超えるような場合、変換手段は上記最終
ゼロラン長と先頭ゼロラン長の値に対応して現出力等長
符号の中に「１」を挿入してこの最終ゼロラン長と先頭
ゼロランの和が所定のビット数を超えないようにしてい
る。
出力可変長符号の先頭ゼロランとがなすゼロラン長が所
定のビット数を超えるような場合、変換手段は上記最終
ゼロラン長と先頭ゼロラン長の値に対応して現出力等長
符号の中に「１」を挿入してこの最終ゼロラン長と先頭
ゼロランの和が所定のビット数を超えないようにしてい
る。
次に、この発明について図面及び表を参照して説明する
。
。
図はこの発明の一実施例の構成を示すブロック図である
。１は遅延レジスタで、等長符号人及びこの等長符号に
同期したクロックＣＬＫが入力されておシ、この等長符
号ＡはクロックＣＬＫに同期した任意のタイミングで遅
延されて出力される。２は検出手段で遅延レジスタ１か
ら出力される等長符号Ａ及び後述する最終ゼロラン長Ｎ
Ｋ対応した可変長符号の最終ゼロラン長ｎｆｔラン長検
出テーブル３に基づいて検出する。ところで、最終ゼロ
２ン長というのはこの可変長符号の最終ビットを含むゼ
ロのラン（連続）の長さのことを意味している。ここで
、この最終ラン長ｎは遅延レジスタ１で等長符号Ａ１個
分の時間だけ遅延されるので、この遅延レジスタ１から
は等長符号人と、この等長符号の１周期前（りまシ前回
）に入力され九等長符号に対応する可変長符号の最終う
／長とが同一のタイミングで出力されるととになる。と
こでこの最終ラン長をＮとする。４は変換手段であって
、上記最終ラン長Ｎと等長符号Ａを入力し、これらに対
応して可変長符号変換テーブル５に基づき可変長符号Ｂ
を、符号長変換テーブル６に基づき可変長符号Ｂの符号
長りをそれぞれ出力する。
。１は遅延レジスタで、等長符号人及びこの等長符号に
同期したクロックＣＬＫが入力されておシ、この等長符
号ＡはクロックＣＬＫに同期した任意のタイミングで遅
延されて出力される。２は検出手段で遅延レジスタ１か
ら出力される等長符号Ａ及び後述する最終ゼロラン長Ｎ
Ｋ対応した可変長符号の最終ゼロラン長ｎｆｔラン長検
出テーブル３に基づいて検出する。ところで、最終ゼロ
２ン長というのはこの可変長符号の最終ビットを含むゼ
ロのラン（連続）の長さのことを意味している。ここで
、この最終ラン長ｎは遅延レジスタ１で等長符号Ａ１個
分の時間だけ遅延されるので、この遅延レジスタ１から
は等長符号人と、この等長符号の１周期前（りまシ前回
）に入力され九等長符号に対応する可変長符号の最終う
／長とが同一のタイミングで出力されるととになる。と
こでこの最終ラン長をＮとする。４は変換手段であって
、上記最終ラン長Ｎと等長符号Ａを入力し、これらに対
応して可変長符号変換テーブル５に基づき可変長符号Ｂ
を、符号長変換テーブル６に基づき可変長符号Ｂの符号
長りをそれぞれ出力する。
なお、上述し九各変換テーブル３．５．８は例えばＲＯ
Ｍ （Ｒ＠ａｄ ０ａｌｙ Ｍ＠ｍｏｒｙ）等によって
容易に実現できるものである。
Ｍ （Ｒ＠ａｄ ０ａｌｙ Ｍ＠ｍｏｒｙ）等によって
容易に実現できるものである。
第１表及び第２表は上記の各変換テーブル３゜５．６０
例を示すもの・で、この２つの表は、９ビットの同期ワ
ード、例えば実施例と同じく「００００００００１Ｊを
使用することを前提にして設計されておシ８ビット以上
、すなわち７ビットを超えるゼロランが、この可変長符
号化回路から出力される可変長符号列中に発生すること
のないようになっている。
例を示すもの・で、この２つの表は、９ビットの同期ワ
ード、例えば実施例と同じく「００００００００１Ｊを
使用することを前提にして設計されておシ８ビット以上
、すなわち７ビットを超えるゼロランが、この可変長符
号化回路から出力される可変長符号列中に発生すること
のないようになっている。
第１表において、例えば等長符号人として「２３」がこ
の可変長符号変換回路に入力されると、変換手段４は、
この入力された等長符号ｒ２３ＪＫ対応する可変長符号
すを可変長符号変換テーブル５から読出す。この後、変
換手段４は、前回入力された等長符号ＡＫ対応する可変
長符号すの最終ゼロランと、今回入力された等長符号「
２３」に対応する可変長符号すの先頭ゼロランとＫよっ
て生じるゼロラン長、すなわち前者の最終ゼロラン長Ｎ
と後者の先頭ゼロラン長との和が、７ビットの制限を超
える場合には、後者の可変長符号すの先頭から７−Ｎビ
ット目と８−Ｎビット目の間Ｋ「１」を挿入して可変長
符号Ｂとして出力し、その和が７ビットの制限を超えな
い場合には、後者の可変長符号すをそのまま可変長符号
Ｂとして出力する。
の可変長符号変換回路に入力されると、変換手段４は、
この入力された等長符号ｒ２３ＪＫ対応する可変長符号
すを可変長符号変換テーブル５から読出す。この後、変
換手段４は、前回入力された等長符号ＡＫ対応する可変
長符号すの最終ゼロランと、今回入力された等長符号「
２３」に対応する可変長符号すの先頭ゼロランとＫよっ
て生じるゼロラン長、すなわち前者の最終ゼロラン長Ｎ
と後者の先頭ゼロラン長との和が、７ビットの制限を超
える場合には、後者の可変長符号すの先頭から７−Ｎビ
ット目と８−Ｎビット目の間Ｋ「１」を挿入して可変長
符号Ｂとして出力し、その和が７ビットの制限を超えな
い場合には、後者の可変長符号すをそのまま可変長符号
Ｂとして出力する。
そしてこれと同時に変換手段４は、この可変長符号Ｂの
符号長りを符号長変換テーブル６から読出して出力する
。
符号長りを符号長変換テーブル６から読出して出力する
。
一方、検出手段２は今回入力された等長符号「２３」に
対応する可変長符号すの最終ゼｒ：Ｉ−）ンｒを２ノ長
検出テーブル３から読出して遅延レジスタ１に出力する
。
対応する可変長符号すの最終ゼｒ：Ｉ−）ンｒを２ノ長
検出テーブル３から読出して遅延レジスタ１に出力する
。
例えば、前回入力された等長符号Ａに対応する可変長符
号すがｒｏｏｌｌＪであったとすると、８膳０ビット ｂ−０００００００１０１１１ Ｂ−０００００００１０１１１ Ｌ−１２ビット ｎ−０ビット となる。この場合、前回の可変長符号ｂｏ最終ゼロラン
と、今回可変長符号変換テーブル５から読出され圧可変
長符号すの先頭ゼロランとがなすゼロ２ン長（以下単に
ゼロラン長という）は、Ｏビットと７ビットの和、すな
わち７ビットとなシ制限の７ビットを超えていない丸め
、変換手段４は今回可変長符号変換テーブル５から読出
した可変長符号すに対して「１」の挿入を行なわず、こ
のまま可変長符号Ｂとして出力する。
号すがｒｏｏｌｌＪであったとすると、８膳０ビット ｂ−０００００００１０１１１ Ｂ−０００００００１０１１１ Ｌ−１２ビット ｎ−０ビット となる。この場合、前回の可変長符号ｂｏ最終ゼロラン
と、今回可変長符号変換テーブル５から読出され圧可変
長符号すの先頭ゼロランとがなすゼロ２ン長（以下単に
ゼロラン長という）は、Ｏビットと７ビットの和、すな
わち７ビットとなシ制限の７ビットを超えていない丸め
、変換手段４は今回可変長符号変換テーブル５から読出
した可変長符号すに対して「１」の挿入を行なわず、こ
のまま可変長符号Ｂとして出力する。
同様に、前回入力された等長符号Ａに対応する可変長符
号すがｒｏ ０１０Ｊであったとすると、Ｎ厘１ビット ｂ−０００００００１０１１１ Ｂ−００００００１０１０１１１ Ｌ關１３ビット ｎ＝０ビット となる。この場合に生じるゼロラン長は１ピツトと７ビ
ットの和、８ビットとなり制限の７ビットを超えること
になる。そのため、このゼロラン長が７ビットを超えな
いように１変換手段４は、今回可変長符号変換テーブル
５から読出した可変長符号すの先頭から７−１−６ビッ
ト目と８−１鞄７ビット目の間に「１」を挿入して可変
長符号Ｂとして出力する。
号すがｒｏ ０１０Ｊであったとすると、Ｎ厘１ビット ｂ−０００００００１０１１１ Ｂ−００００００１０１０１１１ Ｌ關１３ビット ｎ＝０ビット となる。この場合に生じるゼロラン長は１ピツトと７ビ
ットの和、８ビットとなり制限の７ビットを超えること
になる。そのため、このゼロラン長が７ビットを超えな
いように１変換手段４は、今回可変長符号変換テーブル
５から読出した可変長符号すの先頭から７−１−６ビッ
ト目と８−１鞄７ビット目の間に「１」を挿入して可変
長符号Ｂとして出力する。
同様に、前回入力された等長符号Ａに対応する可変長符
号すがｒｏｏｏｏｌｏｏＪであったとすると、 Ｎ−２ビット ｂ−０００００００１０１１１ ３日０００００１００１０１１１ Ｌ−１３ビット ｎ閣０ビット となる。この場合に生じるゼロラン長は２ビットと７ビ
ットの和、９ピツトとなり制限の７ビットを超えること
になる。このため、変換手段４は今回読出した可変長符
号すの先頭から７−２−５ビット目と８−２−６ビット
目の間に「１」を挿入し可変長符号Ｂとして出力する。
号すがｒｏｏｏｏｌｏｏＪであったとすると、 Ｎ−２ビット ｂ−０００００００１０１１１ ３日０００００１００１０１１１ Ｌ−１３ビット ｎ閣０ビット となる。この場合に生じるゼロラン長は２ビットと７ビ
ットの和、９ピツトとなり制限の７ビットを超えること
になる。このため、変換手段４は今回読出した可変長符
号すの先頭から７−２−５ビット目と８−２−６ビット
目の間に「１」を挿入し可変長符号Ｂとして出力する。
以上の説明かられかるように１前回入力された等長符号
Ａに対応する可変長符号すの最終ゼロランと、今回可変
長符号変換テーブル５から読出された可変長符号すの先
頭ゼロランとがなすゼロラン長が制限の７ビツ）ｆ超え
る場合に、変換手段４は、このゼロランの７ビット目と
８ビット目の間に「１」が位置するように、可変長符号
すの先頭ゼロランに「１」を挿入してこれを可変長符号
Ｂとして出力している。このため、可変長符号Ｂの符号
列中に生じるゼロ２ンは制限の７ビットを超えることが
ないのである。
Ａに対応する可変長符号すの最終ゼロランと、今回可変
長符号変換テーブル５から読出された可変長符号すの先
頭ゼロランとがなすゼロラン長が制限の７ビツ）ｆ超え
る場合に、変換手段４は、このゼロランの７ビット目と
８ビット目の間に「１」が位置するように、可変長符号
すの先頭ゼロランに「１」を挿入してこれを可変長符号
Ｂとして出力している。このため、可変長符号Ｂの符号
列中に生じるゼロ２ンは制限の７ビットを超えることが
ないのである。
なお、ここでは前回入力された等長符号Ａに対応する可
変長符号すの最終ゼロラン長Ｎが０〜２ピツトの場合の
み例示したが、とのＮが３及び４ピツトの場合でも第１
表に従って上述のよ５に可変長符号Ｂ１その符号長り及
び最終ゼロラフ ｎ ｆ求めることができる。
変長符号すの最終ゼロラン長Ｎが０〜２ピツトの場合の
み例示したが、とのＮが３及び４ピツトの場合でも第１
表に従って上述のよ５に可変長符号Ｂ１その符号長り及
び最終ゼロラフ ｎ ｆ求めることができる。
第２表は、第１表と異なるパターンの可変長符号によっ
て構成されているが、他の点は第１表の場合と同様であ
る。
て構成されているが、他の点は第１表の場合と同様であ
る。
例えば、等長符号Ａとして「８」がこの可変長符号変換
回路に入力された場合、前回の可変長符号すが［０１０
Ｊであったとすると、 Ｎ閣１ビット ｂ−ｏｏｏｏ。
回路に入力された場合、前回の可変長符号すが［０１０
Ｊであったとすると、 Ｎ閣１ビット ｂ−ｏｏｏｏ。
Ｂ噛ｏｏｏｏ。
Ｌ−５ビット
ｎ＝５ビット
となる。この場合に生じるゼロラン長は１ピット＋５ビ
ット−６ビットとなシ、７ビットの制限を超えていない
ため変換手段４はこの可変長符号すに対し「１」の、挿
入を行なわない。
ット−６ビットとなシ、７ビットの制限を超えていない
ため変換手段４はこの可変長符号すに対し「１」の、挿
入を行なわない。
同様に、前回の可変長符号すがｒｏｏｌｏｏｏＪであっ
たとすると、 Ｎ■３ビット ｂ■ｏｏｏｏ。
たとすると、 Ｎ■３ビット ｂ■ｏｏｏｏ。
Ｂ調００００１０
Ｌ■６ビット
ｎ＝１ビット
となる。この場合に生じるゼロラン長は３ビット＋５ビ
ット−８ビットとなシフビットの制限を超えることにな
る。このため上記ゼロラン長が７ビットを超えないよう
に１変換手段４は上記可変長符号すの先頭から７−３−
４ビット目と７−２−５ビット目の間Ｋ ｒｌＪを挿入
して可変長符号Ｂとして出力するととくなる。
ット−８ビットとなシフビットの制限を超えることにな
る。このため上記ゼロラン長が７ビットを超えないよう
に１変換手段４は上記可変長符号すの先頭から７−３−
４ビット目と７−２−５ビット目の間Ｋ ｒｌＪを挿入
して可変長符号Ｂとして出力するととくなる。
以上の説明かられかるように、第１表の場合と同様に、
前回出力された可変長符号Ｂの最終ゼロランと今回可変
長符号変換テーブル５から読出された可変長符号すの先
頭ゼロランとがなすゼロラン長が７ビットを超える場合
に、変換手段４はとのゼロランの７ビット目と８ビット
目の間にｒｌＪが位置するように１上記可変長符号すの
先頭ゼロランに対して「１」を挿入している。
前回出力された可変長符号Ｂの最終ゼロランと今回可変
長符号変換テーブル５から読出された可変長符号すの先
頭ゼロランとがなすゼロラン長が７ビットを超える場合
に、変換手段４はとのゼロランの７ビット目と８ビット
目の間にｒｌＪが位置するように１上記可変長符号すの
先頭ゼロランに対して「１」を挿入している。
なお、ここでは前回の可変長符号Ｂの最終ゼロラン長Ｎ
が１及び５ビットの場合のみ例示したがこのＮが他の値
の場合においても、第２表に従って可変長符号Ｂ１その
符号長り及び最終ゼロランｎを求めることができる。
が１及び５ビットの場合のみ例示したがこのＮが他の値
の場合においても、第２表に従って可変長符号Ｂ１その
符号長り及び最終ゼロランｎを求めることができる。
なお、実施例として２種類の可変長符号を説明したが、
これらと同様に各テーブルを設計することによって他の
種類の可変長符号の場合においてもその可変長符号列中
のゼロラ／を制限することができる。
これらと同様に各テーブルを設計することによって他の
種類の可変長符号の場合においてもその可変長符号列中
のゼロラ／を制限することができる。
、少′
４゜
〔発明の効果〕
以上説明したようにこの発明の可変長符号化回路によれ
ば、この回路から出力される可変長符号の最終ゼロラン
とそれの次に出力される可変長符号の先頭ゼロランとに
よって生ずるゼロランの長さが所定のビット数を超えな
いように出力されるため、この回路から出力される可変
長符号列中に同期ワードと同じ符号パターン（所定ビッ
ト数のゼロラン）が生じることを防止することができ、
このため、従来のように符号のあらゆる組合せを考慮し
て符号設計を行う必要がないので符号設計が容易になる
′とともに、使用できる可変長符号の符号パタ二ンの制
限が減るので従来に比べて符号化効率が高まるという効
果を有する。
ば、この回路から出力される可変長符号の最終ゼロラン
とそれの次に出力される可変長符号の先頭ゼロランとに
よって生ずるゼロランの長さが所定のビット数を超えな
いように出力されるため、この回路から出力される可変
長符号列中に同期ワードと同じ符号パターン（所定ビッ
ト数のゼロラン）が生じることを防止することができ、
このため、従来のように符号のあらゆる組合せを考慮し
て符号設計を行う必要がないので符号設計が容易になる
′とともに、使用できる可変長符号の符号パタ二ンの制
限が減るので従来に比べて符号化効率が高まるという効
果を有する。
図はこの発明の可変長符号化回路の一実施例を示すブロ
ック図である。 １・・・・遅延レジスタ、２・・・・検出手段、３・・
・・ラン長検出テーブル、４・・・・変換手段、５・・
・・可変長符号変換テーブル、６・・符号長変換テーブ
ル。
ック図である。 １・・・・遅延レジスタ、２・・・・検出手段、３・・
・・ラン長検出テーブル、４・・・・変換手段、５・・
・・可変長符号変換テーブル、６・・符号長変換テーブ
ル。
Claims (1)
- 【特許請求の範囲】 順次、等長符号を入力して可変長符号に変換するととも
にこの可変長符号の符号長を出力する可変長符号化回路
において、 前記可変長符号の最終ゼロラン長を検出する検出手段と
、 前記検出手段によつて前回検出された最終ゼロラン長及
び現入力等長符号に対応して可変長符号及びこれの符号
長を出力する変換手段とを含み、前記変換手段は、前記
検出手段によつて前回検出された可変長符号の最終ゼロ
ラン長Ｎ（Ｎは０を含む正の整数）ビットと現出力可変
長符号の先頭ゼロラン長Ｂ＿０（Ｂ＿０は０を含む正の
整数）ビットとの和、Ｎ＋Ｂ＿０ビットが所定のＭ（Ｍ
は２以上の整数）ビットを超える場合に、前記可変長符
号の先頭ゼロランの先頭からＭ−Ｎビット目とＭ−Ｎ＋
１ビット目の間に「１」を挿入することを特徴とする可
変長符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16240688A JPH0214620A (ja) | 1988-07-01 | 1988-07-01 | 可変長符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16240688A JPH0214620A (ja) | 1988-07-01 | 1988-07-01 | 可変長符号化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214620A true JPH0214620A (ja) | 1990-01-18 |
Family
ID=15754000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16240688A Pending JPH0214620A (ja) | 1988-07-01 | 1988-07-01 | 可変長符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010519806A (ja) * | 2007-02-16 | 2010-06-03 | スカラド アーベー | データストリームを生成し、データストリーム内の位置を識別する方法 |
| US8654154B2 (en) | 2007-02-16 | 2014-02-18 | Mobile Imaging In Sweden Ab | Method for processing a digital image |
-
1988
- 1988-07-01 JP JP16240688A patent/JPH0214620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010519806A (ja) * | 2007-02-16 | 2010-06-03 | スカラド アーベー | データストリームを生成し、データストリーム内の位置を識別する方法 |
| US8654154B2 (en) | 2007-02-16 | 2014-02-18 | Mobile Imaging In Sweden Ab | Method for processing a digital image |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3995264A (en) | Apparatus for encoding and decoding binary data in a modified zero modulation data code | |
| KR100294893B1 (ko) | 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 생성 방법 과 생성된 ｒｌｌ 코드 변복조 방법 | |
| EP0344903A2 (en) | Traversed (d, k) code translation | |
| TW429690B (en) | Adaptive encoding method | |
| EP0092960A3 (en) | Apparatus for checking and correcting digital data | |
| US5091874A (en) | Encoder apparatus | |
| JP3306271B2 (ja) | 符号化方法、符号化回路、及び復号回路 | |
| JPS632370B2 (ja) | ||
| JP2005182965A5 (ja) | ||
| JPH0214620A (ja) | 可変長符号化回路 | |
| KR960035238A (ko) | 인코드장치 및 기억장치 | |
| JP3482212B2 (ja) | （ｎ−１）−ビット情報ワードをｎ−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
| US5574448A (en) | Method and apparatus for encoding data with variable block lengths | |
| JPS6229239A (ja) | サイクリツク情報伝送装置におけるフレ−ム同期方式 | |
| JPS62272726A (ja) | 符号化回路 | |
| US7064683B1 (en) | Speed optimized encoder with running disparity constraint | |
| JPH06252874A (ja) | ワード同期検出回路 | |
| JPH0722955A (ja) | ディジタル信号の符号化方法及び装置 | |
| JP2563239B2 (ja) | 同期パタ−ン選定方法 | |
| US6115424A (en) | Coding method of dividing information block serving as conversion unit into a plurality of sub-blocks to perform coding for each sub-block, and coding apparatus | |
| JPS6028171B2 (ja) | Ｒｏｍを用いた符号復号回路 | |
| JPH0332248B2 (ja) | ||
| JPS5888925A (ja) | Ａｄｐｃｍ再生器 | |
| KR100595249B1 (ko) | Ｄｖｄ 변조 테이블 압축 방법 | |
| JP2766876B2 (ja) | グリッチパターン検出回路 |