JPS6028171B2 - Ｒｏｍを用いた符号復号回路 - Google Patents
Ｒｏｍを用いた符号復号回路Info
- Publication number
- JPS6028171B2 JPS6028171B2 JP55121431A JP12143180A JPS6028171B2 JP S6028171 B2 JPS6028171 B2 JP S6028171B2 JP 55121431 A JP55121431 A JP 55121431A JP 12143180 A JP12143180 A JP 12143180A JP S6028171 B2 JPS6028171 B2 JP S6028171B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- circuit
- value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル伝送で使用されるブロック符号の
復号回路、特にＲＯＭ（リードオンメモリ）を用いるこ
とにより回路規模を縮少し、しかも多くの同期情報を使
用して動作の安定化を図つたワード同期回路に関する。
復号回路、特にＲＯＭ（リードオンメモリ）を用いるこ
とにより回路規模を縮少し、しかも多くの同期情報を使
用して動作の安定化を図つたワード同期回路に関する。
符号変換が容易で直流成分を持たず、また誤り検出が容
易なＡＭ１（バイポーラ）符号は、ディジタル伝送系の
伝送路符号として広く実用化されている。しかし、ＡＭ
Ｉ符号は論理０はそのま）で論理１を交互に十，一に振
り分けるだけの符号であるから、論理０が連続すると受
信側で符号逆変換に用いるクロックが再生できなくなる
。また、情報効率も良くないので、これらの理由から最
近ではタイミング情報に富み、直流成分も少なく、また
情報効率の良い符号が検討されている。その１つに、ｍ
ビットの２値符号を所定の変換則に従いｎディジットの
Ｌ値符号に変換したブロック符号がある。このブロック
符号はその冗長性を利用することによって、タイミング
情報を豊富にし、また直流成分を減少し、さらには誤に
検出を可能にすることができるが、最大の欠点は正しく
復号するために伝送符号を送信側と同期してｎディジツ
トの粗に区切るワード同期回路が必要となる点である。
これをＭＳ４３等号を例に説明する。・ＭＳ４３符号は
、４ビットの２値符号を下表１の変換則に従い３ディジ
ットの３値符号に変換するブロック符号でる。表１ 上記に示す方式では１ブロックの２値符号に対し３通り
の３値符号化モードＡ，Ｂ，Ｃが用意されており、これ
らがＲＤＳで選択される。
易なＡＭ１（バイポーラ）符号は、ディジタル伝送系の
伝送路符号として広く実用化されている。しかし、ＡＭ
Ｉ符号は論理０はそのま）で論理１を交互に十，一に振
り分けるだけの符号であるから、論理０が連続すると受
信側で符号逆変換に用いるクロックが再生できなくなる
。また、情報効率も良くないので、これらの理由から最
近ではタイミング情報に富み、直流成分も少なく、また
情報効率の良い符号が検討されている。その１つに、ｍ
ビットの２値符号を所定の変換則に従いｎディジットの
Ｌ値符号に変換したブロック符号がある。このブロック
符号はその冗長性を利用することによって、タイミング
情報を豊富にし、また直流成分を減少し、さらには誤に
検出を可能にすることができるが、最大の欠点は正しく
復号するために伝送符号を送信側と同期してｎディジツ
トの粗に区切るワード同期回路が必要となる点である。
これをＭＳ４３等号を例に説明する。・ＭＳ４３符号は
、４ビットの２値符号を下表１の変換則に従い３ディジ
ットの３値符号に変換するブロック符号でる。表１ 上記に示す方式では１ブロックの２値符号に対し３通り
の３値符号化モードＡ，Ｂ，Ｃが用意されており、これ
らがＲＤＳで選択される。
ＲＤＳ（ＲｕｎｎｉｎｇｄｉｇｉＰＩＳｕｍ）とは、順
次符号変換して出力する３値符号の過去から現在までの
代数和（論理＋を十１、論理０を０、論理−を−１とし
て加算したもの）であり、積分方式であれば積分値とな
る。そしてＲＤＳ＝＋１ではモードＡが選択される。同
様にＲＤＳ＝＋２または十３ではモードＢが、またＲＤ
Ｓ＝十４ではモードＣが選択される。例えば前ブロック
までのＲＤＳが十１で次の入力２値符号が００００であ
れば、モードはＡなので出力３値符号は十十十に変換さ
れる。かかるＭＳ４乳等号には、■ ＲＤＳが十１〜十
４の４通りの値しかとらない、■ ３値符号＋十十，十
十０，十０十，０十十が用いられるのはＲＤＳ＝十１の
場合だけであり、また３値符号一一一 一一０，一０一
，０一−が用いられるのはＲＤＳ＝＋４の場合だけであ
る、■ ０００の３値符号はない、という特徴があるの
でこれらを利用することでワード同期の正，異常を判断
できる。
次符号変換して出力する３値符号の過去から現在までの
代数和（論理＋を十１、論理０を０、論理−を−１とし
て加算したもの）であり、積分方式であれば積分値とな
る。そしてＲＤＳ＝＋１ではモードＡが選択される。同
様にＲＤＳ＝＋２または十３ではモードＢが、またＲＤ
Ｓ＝十４ではモードＣが選択される。例えば前ブロック
までのＲＤＳが十１で次の入力２値符号が００００であ
れば、モードはＡなので出力３値符号は十十十に変換さ
れる。かかるＭＳ４乳等号には、■ ＲＤＳが十１〜十
４の４通りの値しかとらない、■ ３値符号＋十十，十
十０，十０十，０十十が用いられるのはＲＤＳ＝十１の
場合だけであり、また３値符号一一一 一一０，一０一
，０一−が用いられるのはＲＤＳ＝＋４の場合だけであ
る、■ ０００の３値符号はない、という特徴があるの
でこれらを利用することでワード同期の正，異常を判断
できる。
しかし、■〜■の全てを利用するワード同期回路を通常
の個別部品を用いて構成すると回路構成が大規模になる
ので、一般には■〜■の一部だけを利用してワード同期
回路を構成している。第１図は上記■の性質だけを利用
したワード同期回路（全体は符号復号回路）である。
の個別部品を用いて構成すると回路構成が大規模になる
ので、一般には■〜■の一部だけを利用してワード同期
回路を構成している。第１図は上記■の性質だけを利用
したワード同期回路（全体は符号復号回路）である。
同図においては１はデコーダで、入力３値符号ＭＳ４３
の十側と一側を分けて直並列変換回路２へ出力する。０
および逆極性のものは共に０とする。
の十側と一側を分けて直並列変換回路２へ出力する。０
および逆極性のものは共に０とする。
こうしてｎビットの入力３値符号は幻ビットのシリアル
な２値符号になる。例えば３値符号ＭＳ４３が０十一で
あればデコーダーの十側出力は３デイジツト中の十デイ
ジツトでのみ１となる２値符号０１０となり、また一側
出力は３デイジット中のーデイジットでのみ１となる０
０１となる。直並列変換回路２はデコーダ１の十，一側
各シリアル出力を６ビットずつ取込んで並列２値符号Ｄ
，〜Ｄ６に変換される。上記符号例であればＤ，〜Ｄ６
は０１０００１となる。この６ビットずつの取込みは１
／３分周回７の出力により行なう。符号変換回路３は表
１の変換別に従い、符号Ｄ，〜ＤＢを４ビットの並列２
値データに逆変換する。この際積分値ＲＤＳが用いられ
る。４は並直列変換回路で、ここで符号変換回路３の４
ビット並列出力を４ビットシリアル出力に変換する。
な２値符号になる。例えば３値符号ＭＳ４３が０十一で
あればデコーダーの十側出力は３デイジツト中の十デイ
ジツトでのみ１となる２値符号０１０となり、また一側
出力は３デイジット中のーデイジットでのみ１となる０
０１となる。直並列変換回路２はデコーダ１の十，一側
各シリアル出力を６ビットずつ取込んで並列２値符号Ｄ
，〜Ｄ６に変換される。上記符号例であればＤ，〜Ｄ６
は０１０００１となる。この６ビットずつの取込みは１
／３分周回７の出力により行なう。符号変換回路３は表
１の変換別に従い、符号Ｄ，〜ＤＢを４ビットの並列２
値データに逆変換する。この際積分値ＲＤＳが用いられ
る。４は並直列変換回路で、ここで符号変換回路３の４
ビット並列出力を４ビットシリアル出力に変換する。
この４ビット２値データはフリップフロップ５において
周波数らのクロックＣＬＫでリタイミングされてノイズ
除去などを行なわれ、図示しない後段回路へ取込まれる
。次にタイミング関係を説明するに、タイミング回路６
はブロック符号ＭＳ４３からクロック成分を抽出する。
周波数らのクロックＣＬＫでリタイミングされてノイズ
除去などを行なわれ、図示しない後段回路へ取込まれる
。次にタイミング関係を説明するに、タイミング回路６
はブロック符号ＭＳ４３からクロック成分を抽出する。
ブロック符号ＭＳ４３は４ビットの２値符号を１ブロッ
クの時間長を変えずに３デイジットに変換したものであ
るから、該２値符号の基本クロツクの周波数をｆｏとす
ればタイミング回路６の出力周波数はｇｏ／４となる。
これはデコーダ１で使用されると共に、分周回路７で１
／３に分周される。分周回路７の出力（ち／４）はＳ／
Ｐ変換回路２で用いられると共に、逓倍回路８で４逓倍
される。３は逓倍回路８の出力から周波数ｆｏのクロツ
クＣＬＫを抽出する回路で、その出力はフリツブフロツ
プ５に供給されると共に、１／４分周回路１０で再度ら
／４に低減されてＰ／Ｓ変換回路４に供給される。
クの時間長を変えずに３デイジットに変換したものであ
るから、該２値符号の基本クロツクの周波数をｆｏとす
ればタイミング回路６の出力周波数はｇｏ／４となる。
これはデコーダ１で使用されると共に、分周回路７で１
／３に分周される。分周回路７の出力（ち／４）はＳ／
Ｐ変換回路２で用いられると共に、逓倍回路８で４逓倍
される。３は逓倍回路８の出力から周波数ｆｏのクロツ
クＣＬＫを抽出する回路で、その出力はフリツブフロツ
プ５に供給されると共に、１／４分周回路１０で再度ら
／４に低減されてＰ／Ｓ変換回路４に供給される。
かかる符号復号回路で符号逆変換が正しく行なわれるた
めには、Ｓ／Ｐ変換回路２で取り込む十，一側各シリア
ル２億符号が、送信側と同期して正しく十，一側各３個
ずつ区切られる必要がある。
めには、Ｓ／Ｐ変換回路２で取り込む十，一側各シリア
ル２億符号が、送信側と同期して正しく十，一側各３個
ずつ区切られる必要がある。
分周回路７の出力（ｆｏ／４）はこの区切りを指示する
からその発生タイミング（位相）は重要であり、ワード
同期回路１１によりこの位相を適宜修正する（ワード同
期をとる）。ワード同期回路１１は符号Ｄ，〜Ｄ６から
ＲＤＳを求める積分値カウンタと同期はずれ検出回路を
備えたもので、同期はずれ検出回路は積分値カウンタの
計数値ＲＤＳが十１〜十４の範囲から外れたときに異常
パルスを発生する。但し、この異常パルスは伝送路上の
単純な符号誤りによっても発生するので保護回路１２を
設け、該回路により異常パルスが何回か連続したときに
初めて分周回路７に出力の位相を１ステップ修正するり
ード同期制御パルスＰｃを送出するようにする。第１図
のワード同期回路１１は回路規模を増大させないために
、ＭＳ４３等号の前述した特徴■しか利用していない。
からその発生タイミング（位相）は重要であり、ワード
同期回路１１によりこの位相を適宜修正する（ワード同
期をとる）。ワード同期回路１１は符号Ｄ，〜Ｄ６から
ＲＤＳを求める積分値カウンタと同期はずれ検出回路を
備えたもので、同期はずれ検出回路は積分値カウンタの
計数値ＲＤＳが十１〜十４の範囲から外れたときに異常
パルスを発生する。但し、この異常パルスは伝送路上の
単純な符号誤りによっても発生するので保護回路１２を
設け、該回路により異常パルスが何回か連続したときに
初めて分周回路７に出力の位相を１ステップ修正するり
ード同期制御パルスＰｃを送出するようにする。第１図
のワード同期回路１１は回路規模を増大させないために
、ＭＳ４３等号の前述した特徴■しか利用していない。
しかし、ワード同期が外れてもＲＤＳが十１〜十４の範
囲外の値を頻繁にとるとは限らず、その間に■または■
の条件に反する現象も起こり得る。従って、回路規模を
縮少するために上記■〜■の一部しか利用しないワード
同期回路は、その分ワード同期外れ検出が遅れるので、
保護時間を含めて同期引込み時間が長くなり動作が不安
定となる。本発明は、回路規模を増大することなく符号
変換則の特徴点を最大限利用してワード同期を安定化し
ようとするものである。
囲外の値を頻繁にとるとは限らず、その間に■または■
の条件に反する現象も起こり得る。従って、回路規模を
縮少するために上記■〜■の一部しか利用しないワード
同期回路は、その分ワード同期外れ検出が遅れるので、
保護時間を含めて同期引込み時間が長くなり動作が不安
定となる。本発明は、回路規模を増大することなく符号
変換則の特徴点を最大限利用してワード同期を安定化し
ようとするものである。
ｍビットの２値符号が所定の変換則に従いｎディジット
のＬ値符号に変換されてなるブロック符号列を受信して
復号する符号復号回路において、受信したブロック符号
列をブロック単位で２値符号に変換しかつ直並列変換し
たものと、自己が出力するＲＤＳ値を遅延させて得た前
回までのＲＤＳ値とをアドレスとして入力され、該ブロ
ック符号列を逆符号変換したｍビット並列２値符号、同
期外れまたは符号誤りを示す異常ビットと同期外れまた
は符号誤りがないことを示す正常ビット、及び前記ＲＤ
Ｓ値を出力する第１のＲＯＭと、前記正常ビット及び異
常ビットを入力され、カウンタ機能を有してワード同期
は正常としている状態で異常ビットが入力すれば計数値
を増加し、それが一定値を越えるとき前記ブロック単位
の区分線位置を移動してワード同期化を図る出力を生じ
る第２のＲＯＭとを備えることを特徴とするが、以下図
示の実施例を参照しながらこれを詳細に説明する。第２
図は本発明の一実施例を示すブロック図で、第１図と同
一部分には同一符号が付してある。
のＬ値符号に変換されてなるブロック符号列を受信して
復号する符号復号回路において、受信したブロック符号
列をブロック単位で２値符号に変換しかつ直並列変換し
たものと、自己が出力するＲＤＳ値を遅延させて得た前
回までのＲＤＳ値とをアドレスとして入力され、該ブロ
ック符号列を逆符号変換したｍビット並列２値符号、同
期外れまたは符号誤りを示す異常ビットと同期外れまた
は符号誤りがないことを示す正常ビット、及び前記ＲＤ
Ｓ値を出力する第１のＲＯＭと、前記正常ビット及び異
常ビットを入力され、カウンタ機能を有してワード同期
は正常としている状態で異常ビットが入力すれば計数値
を増加し、それが一定値を越えるとき前記ブロック単位
の区分線位置を移動してワード同期化を図る出力を生じ
る第２のＲＯＭとを備えることを特徴とするが、以下図
示の実施例を参照しながらこれを詳細に説明する。第２
図は本発明の一実施例を示すブロック図で、第１図と同
一部分には同一符号が付してある。
本例も第１図と同様にＭＳ４３等号を逆変換するもので
あるが、第１図の符号変換回路３、ワード同期回路１１
および保護回路１２に相当する部分を、２つのＲＯＭ１
３，１４で構成した点が異なる。第１のＲＯＭ１３の入
力は８ビットで、Ｄ．〜Ｄ６にはＳ／Ｐ変換回路２の６
ビット並列符号が供給される。Ｔ，，Ｔ２は積分値ＲＤ
Ｓに相当する２ビット符号で、これは出力Ｔ３，Ｔ４を
それぞれ遅延回路１５で１ビット遅延させたものである
。ＲＯＭ１３は出力も８ビットで、○７〜０，ｏは逆符
号変換された４ビット並列２値デ−タ出力、Ｅは同期外
れまたは符号誤りで１となる制御出力、Ｒは同期外れも
符号誤りもない正常時に１となる制御出力である。第３
図はＲＯＭ１３の概念図で、１６は符号変換テーブル、
１７は正異常判別テーフル、１８は積分値テーブルであ
る。
あるが、第１図の符号変換回路３、ワード同期回路１１
および保護回路１２に相当する部分を、２つのＲＯＭ１
３，１４で構成した点が異なる。第１のＲＯＭ１３の入
力は８ビットで、Ｄ．〜Ｄ６にはＳ／Ｐ変換回路２の６
ビット並列符号が供給される。Ｔ，，Ｔ２は積分値ＲＤ
Ｓに相当する２ビット符号で、これは出力Ｔ３，Ｔ４を
それぞれ遅延回路１５で１ビット遅延させたものである
。ＲＯＭ１３は出力も８ビットで、○７〜０，ｏは逆符
号変換された４ビット並列２値デ−タ出力、Ｅは同期外
れまたは符号誤りで１となる制御出力、Ｒは同期外れも
符号誤りもない正常時に１となる制御出力である。第３
図はＲＯＭ１３の概念図で、１６は符号変換テーブル、
１７は正異常判別テーフル、１８は積分値テーブルであ
る。
これらのテーブル１６〜１８はいずれも入力Ｄ，〜Ｄ６
、Ｔ，，Ｔ２をアドレスＡ，〜Ａ８とする。符号変換テ
ーブル１ ６は入力Ｔ，，Ｌの内容（ＲＤＳ値）により
指定されたモードに従って６ビットデータＤ，〜○６を
４ビットデータＤ７〜Ｄ，ｏに逆変換する。つまり、Ｔ
，，Ｔ２はＲＤＳ＝＋１〜十４とそれぞれ２ビット符号
００，０１，１０，１１で表わしたものであるから、Ｔ
，，Ｔ２が例えば００であればその時のデータＤ，〜Ｄ
６は表１のモードＡに従って逆変換される。前述した様
にデータＤ，〜Ｄ６ぁ０１０００１であればそれは３値
データ０十−を意味するので、表１に従い逆変換すれば
Ｄ７〜Ｄ，ｏは１０１１となる。具体的には、テーフル
１６にはアドレスＡ，〜Ａ８が０１０００１００のとき
出力Ｄ７〜Ｄ，ｏに１０１１が出せくる様に書込みをし
ておき、そして同様のことを表１の全ての組合せについ
てなしておく。積分値テーブル１８は、入力Ｄ，〜Ｄ６
で示されるＭＳ４３等号１ブロック分の極性和（最大は
十十十の十３から最小は−−−の−３まで）を前回のＲ
ＤＳ値、つまりＴ，，Ｌに加賛してこれを次のＲＤＳ値
、つまりＴ３，Ｔ４とするものである。
、Ｔ，，Ｔ２をアドレスＡ，〜Ａ８とする。符号変換テ
ーブル１ ６は入力Ｔ，，Ｌの内容（ＲＤＳ値）により
指定されたモードに従って６ビットデータＤ，〜○６を
４ビットデータＤ７〜Ｄ，ｏに逆変換する。つまり、Ｔ
，，Ｔ２はＲＤＳ＝＋１〜十４とそれぞれ２ビット符号
００，０１，１０，１１で表わしたものであるから、Ｔ
，，Ｔ２が例えば００であればその時のデータＤ，〜Ｄ
６は表１のモードＡに従って逆変換される。前述した様
にデータＤ，〜Ｄ６ぁ０１０００１であればそれは３値
データ０十−を意味するので、表１に従い逆変換すれば
Ｄ７〜Ｄ，ｏは１０１１となる。具体的には、テーフル
１６にはアドレスＡ，〜Ａ８が０１０００１００のとき
出力Ｄ７〜Ｄ，ｏに１０１１が出せくる様に書込みをし
ておき、そして同様のことを表１の全ての組合せについ
てなしておく。積分値テーブル１８は、入力Ｄ，〜Ｄ６
で示されるＭＳ４３等号１ブロック分の極性和（最大は
十十十の十３から最小は−−−の−３まで）を前回のＲ
ＤＳ値、つまりＴ，，Ｌに加賛してこれを次のＲＤＳ値
、つまりＴ３，Ｔ４とするものである。
具体的には入力Ｄ，〜Ｄ６，Ｔ，，ＬをアドレスＡ，〜
Ａ８として上記加算動作に対応する出力がＴ３，読出さ
れる様に必要なデータを書込しでおく。一例を挙げると
Ｔ，，Ｔ２がＲＤＳ値＋１（２値符号で００）のときに
Ｄ，〜Ｄ６が０１０００１であれば、Ｄ．〜Ｄ６の原３
値符号０十一の極性和は０であるから、Ｔ３，Ｔ４には
再びＲＤＳ値十１（２値符号で００）が出力される。正
異常判別テーブル１７は、前述したＭＳ４３符号の特徴
■〜■を全て利用して正異常を判別する。
Ａ８として上記加算動作に対応する出力がＴ３，読出さ
れる様に必要なデータを書込しでおく。一例を挙げると
Ｔ，，Ｔ２がＲＤＳ値＋１（２値符号で００）のときに
Ｄ，〜Ｄ６が０１０００１であれば、Ｄ．〜Ｄ６の原３
値符号０十一の極性和は０であるから、Ｔ３，Ｔ４には
再びＲＤＳ値十１（２値符号で００）が出力される。正
異常判別テーブル１７は、前述したＭＳ４３符号の特徴
■〜■を全て利用して正異常を判別する。
つまり、｛ａ｝ ＭＳ４乳等号が０００のときは、これ
は正常時に存在し得ないパターンなのでＢ＝１（異常）
となる。即ちＤ，〜Ｄ６が００００００であればテーブ
ル１７からＥ＝１が出力される。これは特徴■を利用し
たものである。‘ｂ’同時に特徴■を利用して通性和つ
まりモードとＭＳ４３符号の構成とを比較監視する。例
えば入力Ｄ，〜Ｄ６が１１１０００つまりＭＳ４群等号
で十十十のときＴ，，Ｔ２が００（モードＡ）以外であ
れば、十十十はモードＡにしかないからビットエラーま
たは周期外れであることが分る。また表１から明らかな
ように絶対値が２または３の極性和を有するＭＳ４＊等
号はモードＡとモードＣにしか存在しないから、これを
利用してエラー判別を行なう。これを一活して示すと表
２の如くなる。表２ 例えば極性和が−３つまりＭＳ３４でーーーのときはＴ
，，Ｔ２は１１つまり４のはずであり、本来ならＴ３，
Ｔ４は１、具体的には００にならなければならないがそ
れが１でないから、選択したモードにはないＭＳ３４符
号が入力して釆たということであり、ビット誤りまたは
同期外れが懸念される。
は正常時に存在し得ないパターンなのでＢ＝１（異常）
となる。即ちＤ，〜Ｄ６が００００００であればテーブ
ル１７からＥ＝１が出力される。これは特徴■を利用し
たものである。‘ｂ’同時に特徴■を利用して通性和つ
まりモードとＭＳ４３符号の構成とを比較監視する。例
えば入力Ｄ，〜Ｄ６が１１１０００つまりＭＳ４群等号
で十十十のときＴ，，Ｔ２が００（モードＡ）以外であ
れば、十十十はモードＡにしかないからビットエラーま
たは周期外れであることが分る。また表１から明らかな
ように絶対値が２または３の極性和を有するＭＳ４＊等
号はモードＡとモードＣにしか存在しないから、これを
利用してエラー判別を行なう。これを一活して示すと表
２の如くなる。表２ 例えば極性和が−３つまりＭＳ３４でーーーのときはＴ
，，Ｔ２は１１つまり４のはずであり、本来ならＴ３，
Ｔ４は１、具体的には００にならなければならないがそ
れが１でないから、選択したモードにはないＭＳ３４符
号が入力して釆たということであり、ビット誤りまたは
同期外れが懸念される。
従ってＥ＝１従ってＲ＝０にしかつＴ３，Ｔ４を正しい
はずの値１にする。極性和が−２のときはモードはＣの
はずであり、Ｔ３，Ｔ４＝２が正しいが、そ′うでなけ
ればＥ＝１とし、Ｔ３，Ｔ４は２に変更する。以下同様
である。上表の上半分は入力ＭＳ４３符号の極性和が−
３，一２，十２，十３で公．ＬのＲＤＳ値が十１，十２
，十３，十４でないときは、異常なのでテーブル１７で
Ｅ＝１にし、併せてテーブル１８におけるＴ３，Ｔ４の
ＲＤＳ値を十１（十２，十３，十４）に変更することを
意味し、また下半分は入力ＭＳ４３等号の極性和が−３
，一２，十２，十３でＴ３，Ｔ４のＲＤＳ値が十１，十
２，十３，十４のときは正常なのでテーフル１７でＲ＝
１にすることを意味する。第２のＲＯＭ１４は前方およ
び後方保護時間を設定する機能を有する。
はずの値１にする。極性和が−２のときはモードはＣの
はずであり、Ｔ３，Ｔ４＝２が正しいが、そ′うでなけ
ればＥ＝１とし、Ｔ３，Ｔ４は２に変更する。以下同様
である。上表の上半分は入力ＭＳ４３符号の極性和が−
３，一２，十２，十３で公．ＬのＲＤＳ値が十１，十２
，十３，十４でないときは、異常なのでテーブル１７で
Ｅ＝１にし、併せてテーブル１８におけるＴ３，Ｔ４の
ＲＤＳ値を十１（十２，十３，十４）に変更することを
意味し、また下半分は入力ＭＳ４３等号の極性和が−３
，一２，十２，十３でＴ３，Ｔ４のＲＤＳ値が十１，十
２，十３，十４のときは正常なのでテーフル１７でＲ＝
１にすることを意味する。第２のＲＯＭ１４は前方およ
び後方保護時間を設定する機能を有する。
第１のＲＯＭ１３のＥ＝１は伝送路上の符号誤りに対し
ても出力されるからこれを同期外れから区別するために
ＲＯＭ１４のカウンタ機能を用いる。ＲＯＭ１４の入力
はＥ，Ｒ，Ｓ，，Ｐ，，……Ｐｎであり、またその出力
はＡ，Ｓ２，Ｐ′，，…・・・Ｐ′ｎであり、入出力共
に８ビットにすればＰ，〜Ｐｎ，Ｐ′，〜Ｐ′ｎは５ビ
ットとなるから前方、後方共に３０段階程度の保護時間
が設定できる。前方、後方保護が７段程度でよければ入
力６ビット、出力５ビットのＲＯＭで済み、回路規模は
更に縮少される。出力Ｐ′，〜Ｐｎはそれぞれ１ビット
の遅延回路１５を通して入力Ｐ．〜Ｐｎに帰還され、入
力Ｐ，〜Ｐｎをアドレスとして読出された該入力Ｐ．〜
Ｐｎより１だけ大きな値が出力Ｐ′，〜Ｐｎに読出され
る。このカウンタ動作を入力Ｅ，Ｒで制御する。入力Ｓ
，は出力Ｓ２を１ビット遅延させたもので、Ｓ，＝０は
ワード同期は正常であるとしている状態を示し、またＳ
，＝１はワード同期を異常と判定している状態を示す。
分周回路７に対するワード同期制御パルスＰｃは出力Ａ
に現われる。次に動作を説明する。
ても出力されるからこれを同期外れから区別するために
ＲＯＭ１４のカウンタ機能を用いる。ＲＯＭ１４の入力
はＥ，Ｒ，Ｓ，，Ｐ，，……Ｐｎであり、またその出力
はＡ，Ｓ２，Ｐ′，，…・・・Ｐ′ｎであり、入出力共
に８ビットにすればＰ，〜Ｐｎ，Ｐ′，〜Ｐ′ｎは５ビ
ットとなるから前方、後方共に３０段階程度の保護時間
が設定できる。前方、後方保護が７段程度でよければ入
力６ビット、出力５ビットのＲＯＭで済み、回路規模は
更に縮少される。出力Ｐ′，〜Ｐｎはそれぞれ１ビット
の遅延回路１５を通して入力Ｐ．〜Ｐｎに帰還され、入
力Ｐ，〜Ｐｎをアドレスとして読出された該入力Ｐ．〜
Ｐｎより１だけ大きな値が出力Ｐ′，〜Ｐｎに読出され
る。このカウンタ動作を入力Ｅ，Ｒで制御する。入力Ｓ
，は出力Ｓ２を１ビット遅延させたもので、Ｓ，＝０は
ワード同期は正常であるとしている状態を示し、またＳ
，＝１はワード同期を異常と判定している状態を示す。
分周回路７に対するワード同期制御パルスＰｃは出力Ａ
に現われる。次に動作を説明する。
尚、この場合でも基本的には特定の記憶領域をアドレス
指定してそこに予め書込まれた情報を謙出すのであるが
、以下では一般的な計数回路の如くに説明する。【１１
Ｓ，：０（正常）のとき： Ｅ＝１となる毎に出力Ｐ′，〜Ｐｎで示される数を１ず
つ増加する。
指定してそこに予め書込まれた情報を謙出すのであるが
、以下では一般的な計数回路の如くに説明する。【１１
Ｓ，：０（正常）のとき： Ｅ＝１となる毎に出力Ｐ′，〜Ｐｎで示される数を１ず
つ増加する。
この間にＲ＝１が出現すればその時点で出力Ｐ′，〜Ｐ
ｎをリセットする。Ｅ＝１が多発し、その間にＲ＝１が
出現しなければＰ′，〜Ｐｎは単純増加するので、それ
が一定量（前方保護レベル）を越えた時に出力Ａにパル
スＰｃを出し、同時にＰ′，〜Ｐｎをリセツトする。こ
れにより分周回路７の出力ｆｏ／４は１ステップ位相修
正される。これにより入力シリアル符号を３符号ずつ区
分するその区分線位置が１符号分後退し、ブロック化さ
れる符号の構成メンバーが変る。この位相修正によって
もワード同期が確立されなければ上述した動作が繰り返
される。【２｝ Ｓ２＝１（異常）のとき： Ｒ＝１となる毎に出力Ｐ′，〜Ｐ′ｎで示される数を１
ずつ増加する。
ｎをリセットする。Ｅ＝１が多発し、その間にＲ＝１が
出現しなければＰ′，〜Ｐｎは単純増加するので、それ
が一定量（前方保護レベル）を越えた時に出力Ａにパル
スＰｃを出し、同時にＰ′，〜Ｐｎをリセツトする。こ
れにより分周回路７の出力ｆｏ／４は１ステップ位相修
正される。これにより入力シリアル符号を３符号ずつ区
分するその区分線位置が１符号分後退し、ブロック化さ
れる符号の構成メンバーが変る。この位相修正によって
もワード同期が確立されなければ上述した動作が繰り返
される。【２｝ Ｓ２＝１（異常）のとき： Ｒ＝１となる毎に出力Ｐ′，〜Ｐ′ｎで示される数を１
ずつ増加する。
この間にＥ＝１が出現すればその時点でＰ′，〜Ｐ′ｎ
をリセツトし、同時に出力Ａから制御パルスＰｃを出す
。Ｒ＝１が多発し、その間にＥ＝１が出現しなければＰ
′，〜Ｐ′ｎは単純増加するので、それが一定値（後方
保護）を越えた時は同期引込みが完了したものとみなし
てＳ２を０に、またＰ′，〜Ｐｎをリセツトする。尚、
前述したように伝送路誤りが生ずると前記表２の上半に
示したようにＥ＝１となるからこれに対応して別のビッ
トに１を出力させれば、それが伝送路の誤りを示してい
る。
をリセツトし、同時に出力Ａから制御パルスＰｃを出す
。Ｒ＝１が多発し、その間にＥ＝１が出現しなければＰ
′，〜Ｐ′ｎは単純増加するので、それが一定値（後方
保護）を越えた時は同期引込みが完了したものとみなし
てＳ２を０に、またＰ′，〜Ｐｎをリセツトする。尚、
前述したように伝送路誤りが生ずると前記表２の上半に
示したようにＥ＝１となるからこれに対応して別のビッ
トに１を出力させれば、それが伝送路の誤りを示してい
る。
また本発明はＭＳ４３符号だけでなく他の積分値制御符
号にも適用でき、さらには共通制御符号等のモード交番
符号にも適用できる。第４図はか）る単極性符号の復号
に適用した本発明の他の実施例を示す要部ブロック図で
ある。か）る符号本例では波班は２ビット１ブロックの
２値符号を所定の変換則に従い１ブロック３ビットの２
値符号に変換したものであるから、Ｓ／Ｐ変換回路２の
出力は３ビットの並列２値符号Ｄ，〜Ｄ３となる。この
符号Ｄ，〜Ｄ３は第１のＲＯＭ１３において上記変換別
に従い２ビットの並列２値デークＤ４，Ｄ５に逆変換（
復号）されるが、ＲＯＭ１３，１４によりワード同期回
路が構成される点は第２図と変らない（遅延回路は図面
上省略してある）。以上述べたように本発明によれば、
ＲＯＭを用いるだけでワード同期回路が構成できるので
、回路規模を増大することなく、しかも伝送路符号の変
換別の特徴点を最大限利用してワード同期を制御するこ
とができる。
号にも適用でき、さらには共通制御符号等のモード交番
符号にも適用できる。第４図はか）る単極性符号の復号
に適用した本発明の他の実施例を示す要部ブロック図で
ある。か）る符号本例では波班は２ビット１ブロックの
２値符号を所定の変換則に従い１ブロック３ビットの２
値符号に変換したものであるから、Ｓ／Ｐ変換回路２の
出力は３ビットの並列２値符号Ｄ，〜Ｄ３となる。この
符号Ｄ，〜Ｄ３は第１のＲＯＭ１３において上記変換別
に従い２ビットの並列２値デークＤ４，Ｄ５に逆変換（
復号）されるが、ＲＯＭ１３，１４によりワード同期回
路が構成される点は第２図と変らない（遅延回路は図面
上省略してある）。以上述べたように本発明によれば、
ＲＯＭを用いるだけでワード同期回路が構成できるので
、回路規模を増大することなく、しかも伝送路符号の変
換別の特徴点を最大限利用してワード同期を制御するこ
とができる。
このため、ワード同期外れの検出の機会が多く、該検出
が迅速となり、同期回復時間が短縮されたので安定した
復号動作が期待できる。
が迅速となり、同期回復時間が短縮されたので安定した
復号動作が期待できる。
第１図は従来のＭＳ４群等号復号回路の一例を示すブロ
ック図、第２図はＭＳ４３等号に適用した本発明の一実
施例を示すブロック図、第３図は符号変換およびエラー
検出用のＲＯＭの説明図、第４図は渉斑符号に適用した
本発明の他の実施例を示す姿部ブ。 ック図である。図中、１３，１４は符号変換回路とワー
ド同期回路を構成するＲＯＭである。 第１図 第２図 第３図 第４図
ック図、第２図はＭＳ４３等号に適用した本発明の一実
施例を示すブロック図、第３図は符号変換およびエラー
検出用のＲＯＭの説明図、第４図は渉斑符号に適用した
本発明の他の実施例を示す姿部ブ。 ック図である。図中、１３，１４は符号変換回路とワー
ド同期回路を構成するＲＯＭである。 第１図 第２図 第３図 第４図
Claims (1)
- １ ｍビツトの２値符号が所定の変換則に従いｎデイジ
ツトのＬ値符号に変換されてなるブロツク符号列を受信
して復号する符号復号回路において、 受信したブロツ
ク符号列をブロツク単位で２値符号に変換しかつ直並列
変換したものと、自己が出力するＲＤＳ値を遅延させて
得た前回までのＲＳＤ値とをアドレスとして入力され、
該ブロツク符号列を逆符号変換いたｍビツト並列２値符
号、同期外れまたは符号誤りを示す異常ビツトと同期外
れまたは符号誤りがないことを示す正常ビツト、及び前
記ＲＤＳ値を出力する第１のＲＯＭと、 前記正常ビツ
ト及び異常ビツトを入力され、カウンタ機能を有してワ
ード同期は正常としている状態で異常ビツトが入力すれ
ば計数値を増加し、それが一定値を越えるとき前記ブロ
ツク単位の区分線位置を移動してワード同期化を図る出
力を生じる第２のＲＯＭとを備えることを特徴とするＲ
ＯＭを用いた符号復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121431A JPS6028171B2 (ja) | 1980-09-02 | 1980-09-02 | Ｒｏｍを用いた符号復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121431A JPS6028171B2 (ja) | 1980-09-02 | 1980-09-02 | Ｒｏｍを用いた符号復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5745755A JPS5745755A (en) | 1982-03-15 |
| JPS6028171B2 true JPS6028171B2 (ja) | 1985-07-03 |
Family
ID=14810966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55121431A Expired JPS6028171B2 (ja) | 1980-09-02 | 1980-09-02 | Ｒｏｍを用いた符号復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028171B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7159805B2 (en) | 2002-03-25 | 2007-01-09 | Evanite Fiber Corporation | Methods of modifying fibers |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3887417T2 (de) * | 1987-03-25 | 1994-05-26 | Yoshitomi Pharmaceutical | Thienocinnolinverbindungen und deren verwendung als heilmittel. |
| US4975916A (en) * | 1988-07-26 | 1990-12-04 | International Business Machines Corporation | Character snychronization |
| GB9506471D0 (en) * | 1995-03-29 | 1995-05-17 | Sgs Thomson Microelectronics | Coding scheme for transmitting data |
| JPH08330371A (ja) * | 1996-04-22 | 1996-12-13 | Tokyo Electron Ltd | プローブ検査装置及び検査方法 |
-
1980
- 1980-09-02 JP JP55121431A patent/JPS6028171B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7159805B2 (en) | 2002-03-25 | 2007-01-09 | Evanite Fiber Corporation | Methods of modifying fibers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5745755A (en) | 1982-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406440B2 (ja) | パルス変調方法とパルス変調装置及びパルス復調装置 | |
| US4553130A (en) | Variable-length encoding-decoding system | |
| US6079041A (en) | Digital modulation circuit and digital demodulation circuit | |
| US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
| US6940431B2 (en) | Method and apparatus for modulating and demodulating digital data | |
| US5099237A (en) | Method and apparatus for providing maximum rate modulation or compression encoding and decoding | |
| EP1168331B1 (en) | Signal demodulating method and signal demodulating apparatus | |
| JPS6367268B2 (ja) | ||
| US4547890A (en) | Apparatus and method for forming d.c. free codes | |
| JPH0423453B2 (ja) | ||
| US4524445A (en) | Method and circuit arrangement for synchronous detection | |
| JP2000332613A (ja) | 変調装置、復調装置 | |
| US5935269A (en) | CRC code generation circuit, code error detection circuit and CRC circuit having both functions of the CRC code generation circuit and the code error detection circuit | |
| JP2001060872A (ja) | データ符号化システム | |
| US4617552A (en) | Method and apparatus for converting a digital data | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| JPH05284035A (ja) | 情報変換方法 | |
| JPS6028171B2 (ja) | Ｒｏｍを用いた符号復号回路 | |
| JP2811651B2 (ja) | 符号化／復号する方法と装置 | |
| US5870413A (en) | CRC code generation circuit for generating a CRC code and a code error detection circuit for detecting a code error in a CRC code word | |
| US5854596A (en) | Encoding arrangement and method for encoding (n-1)-bit information words into n-bit channel words and decoding arrangement and method for decoding the channel words into information words | |
| US5511080A (en) | Playback data detecting method for improving bit error rate for random error | |
| US4038636A (en) | Multiple decoding system | |
| JPH0578104B2 (ja) | ||
| JP2563239B2 (ja) | 同期パタ−ン選定方法 |