JPH02146720A - 処理方法および処理装置 - Google Patents
処理方法および処理装置Info
- Publication number
- JPH02146720A JPH02146720A JP1196212A JP19621289A JPH02146720A JP H02146720 A JPH02146720 A JP H02146720A JP 1196212 A JP1196212 A JP 1196212A JP 19621289 A JP19621289 A JP 19621289A JP H02146720 A JPH02146720 A JP H02146720A
- Authority
- JP
- Japan
- Prior art keywords
- film thickness
- wafer
- resist film
- resist
- developing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体装置を製造する方法に関する。
(従来の技術)
一般に、IC又はLSI等の半導体装置例えばデバイス
の製造工程では、半導体ウェハに複数回のフォトリソグ
ラフィーを施して、−枚のウェハ上に所定のパターンを
有する多数の半導体チップを形成する。
の製造工程では、半導体ウェハに複数回のフォトリソグ
ラフィーを施して、−枚のウェハ上に所定のパターンを
有する多数の半導体チップを形成する。
近年、半導体デバイスの累積度が高まるに従って、半導
体ウェハ上に正確に所望厚さのレジスト層を均一に形成
することが要望されている。特に、フォi−リソグラフ
ィーにより超微細パターンを精密に転写するためには、
レジスト膜厚を正確に形成する必要がある。このような
要求に応えるために、現在では、レジスト膜厚のばらつ
きを4〜5nmの範囲内とすることができるスピン式塗
布装置(スピンコーター)が開発実用化されている。
体ウェハ上に正確に所望厚さのレジスト層を均一に形成
することが要望されている。特に、フォi−リソグラフ
ィーにより超微細パターンを精密に転写するためには、
レジスト膜厚を正確に形成する必要がある。このような
要求に応えるために、現在では、レジスト膜厚のばらつ
きを4〜5nmの範囲内とすることができるスピン式塗
布装置(スピンコーター)が開発実用化されている。
ところで、上記スピン式塗布装置によりレジスト膜を形
成するときに、レジスト液、半導体ウェハ並びに塗布雰
囲気の温度や湿度が一定でないと、レジスト膜厚が変動
する。また、−枚のウェハ内であっても、中央部で膜厚
が厚くなり、周辺部で膜厚が薄くなる傾向がある。レジ
スト膜厚が不均一であると、パターンの線幅が変化して
、フォトリソグラフィーによって微細パターンを正確に
形成することができない。
成するときに、レジスト液、半導体ウェハ並びに塗布雰
囲気の温度や湿度が一定でないと、レジスト膜厚が変動
する。また、−枚のウェハ内であっても、中央部で膜厚
が厚くなり、周辺部で膜厚が薄くなる傾向がある。レジ
スト膜厚が不均一であると、パターンの線幅が変化して
、フォトリソグラフィーによって微細パターンを正確に
形成することができない。
従来においては、製品となるべきウェハのレジスト膜厚
を製造ラインで直接測定せず、ダミーウェハ(サンプリ
ングウェハ)の膜厚のみを測定していた。しかしながら
、超微細パターンの半導体デバイスでは、レジスト膜厚
の変化がパターン線幅に重大な影響を及ぼすため製品と
なるへきウェハに塗布されたレジスト膜厚を測定する必
要性が生じている。
を製造ラインで直接測定せず、ダミーウェハ(サンプリ
ングウェハ)の膜厚のみを測定していた。しかしながら
、超微細パターンの半導体デバイスでは、レジスト膜厚
の変化がパターン線幅に重大な影響を及ぼすため製品と
なるへきウェハに塗布されたレジスト膜厚を測定する必
要性が生じている。
ところで、通常、半導体ウェハに多数の半導体チップを
形成する工程においては、複数回のフォトリソグラフィ
ー工程を経る。これらのフォトリソグラフィー工程のな
かで、ウェハ下地が平坦な状態にあるのは、多くの場合
、最初のフォトリソグラフィー工程だけである。
形成する工程においては、複数回のフォトリソグラフィ
ー工程を経る。これらのフォトリソグラフィー工程のな
かで、ウェハ下地が平坦な状態にあるのは、多くの場合
、最初のフォトリソグラフィー工程だけである。
従来のレジスト膜厚の測定方法は、基板表面に所定波長
の光を照射し、基板表面およびレジスト膜表面からの反
射光をそれぞれ検出し、これらに基づいてレジスト膜厚
を算出決定する。
の光を照射し、基板表面およびレジスト膜表面からの反
射光をそれぞれ検出し、これらに基づいてレジスト膜厚
を算出決定する。
(発明が解決しようとする課題)
しかしながら、従来のレジスト膜厚の測定方法において
は、ウェハの下地が平坦でなければレジスト膜厚を正確
に測定することができない。このため、最初のフォ1−
リソグラフィー工程を除き、第2回目以降のフォトリソ
グラフィー工程では、ウェハ上の任意のポイントを選ん
でレジスト膜厚を測定することができない。特に、レジ
スト液の塗布工程では、周囲の温度および湿度の影響を
受けてレジス1−膜厚が変化するため、製品となるべき
ウェハのレジスト膜厚を測定する必要があるが、これは
正確に測定することができない。このため、パターン線
幅が変化する可能性があり、超微細パターンの半導体デ
バイスの製造歩留まりが低下するという不都合がある。
は、ウェハの下地が平坦でなければレジスト膜厚を正確
に測定することができない。このため、最初のフォ1−
リソグラフィー工程を除き、第2回目以降のフォトリソ
グラフィー工程では、ウェハ上の任意のポイントを選ん
でレジスト膜厚を測定することができない。特に、レジ
スト液の塗布工程では、周囲の温度および湿度の影響を
受けてレジス1−膜厚が変化するため、製品となるべき
ウェハのレジスト膜厚を測定する必要があるが、これは
正確に測定することができない。このため、パターン線
幅が変化する可能性があり、超微細パターンの半導体デ
バイスの製造歩留まりが低下するという不都合がある。
この発明の目的は、半導体ウェハに塗布されたレジス1
−膜厚を、正確に測定して、超微細パターンの半導体製
造の歩留まり向上を図ることができる半導体装置の製造
方法を提供することにある。
−膜厚を、正確に測定して、超微細パターンの半導体製
造の歩留まり向上を図ることができる半導体装置の製造
方法を提供することにある。
(課題を解決するための手段)
本発明は半導体ウェハ表面にレジスト膜を形成する成膜
工程と、所定パターンを有するマスクを介して上記レジ
スト膜を露光する露光工程と、上記レジスト膜を現像す
る現像工程とを有する半導体装置の製造方法において、 上記レジスト膜の膜厚を測定し、この膜厚の測定結果に
基いて上記現像工程の現像時間を変化させることを特徴
としたものである。
工程と、所定パターンを有するマスクを介して上記レジ
スト膜を露光する露光工程と、上記レジスト膜を現像す
る現像工程とを有する半導体装置の製造方法において、 上記レジスト膜の膜厚を測定し、この膜厚の測定結果に
基いて上記現像工程の現像時間を変化させることを特徴
としたものである。
(作用効果)
会を餅豊十今ので、測定膜厚に応じて処理をコントロー
ルでき、所望の処理工程が可能となる。
ルでき、所望の処理工程が可能となる。
例えば、ウェハ周縁部及びスクライブラインは、実質的
に凹凸のないフラット面であるため、照射晃が一様に反
射される。このため、半導体ウェハに形成されたレジス
ト膜厚を正確に測定することができ、それぞれの測定膜
厚に応じてレジスト塗布処理、露光処理並びに現像処理
をそれぞれコントロールする。これにより、レジスト膜
厚の変動(ばらつき)がパターン線幅に及ぼす影響を実
質的になくすことができ、所望線幅の超微細パターンを
ウェハ上に形成することができる。
に凹凸のないフラット面であるため、照射晃が一様に反
射される。このため、半導体ウェハに形成されたレジス
ト膜厚を正確に測定することができ、それぞれの測定膜
厚に応じてレジスト塗布処理、露光処理並びに現像処理
をそれぞれコントロールする。これにより、レジスト膜
厚の変動(ばらつき)がパターン線幅に及ぼす影響を実
質的になくすことができ、所望線幅の超微細パターンを
ウェハ上に形成することができる。
測定膜厚が標準値(設定膜厚)から大幅にずれると、レ
ジストの塗布処理を再度やりなおす。また、上記レジス
ト膜形成工程をコントロールする場合は、測定膜厚が標
準値(設定膜厚)より厚くなると塗布装置のスピン回転
速度を速め、測定膜厚が標準値(設定膜厚)より薄くな
ると塗布装置のスピン回転速度を遅くする。
ジストの塗布処理を再度やりなおす。また、上記レジス
ト膜形成工程をコントロールする場合は、測定膜厚が標
準値(設定膜厚)より厚くなると塗布装置のスピン回転
速度を速め、測定膜厚が標準値(設定膜厚)より薄くな
ると塗布装置のスピン回転速度を遅くする。
また、上記露光工程をコントロールする場合は、各膜厚
に応じて最適露光量(露光エネルギX露光時間)を予め
把握しておき、膜厚測定結果が標準値(設定膜厚)より
厚くなると露光量を増加させ、膜厚測定結果が標準値(
設定膜厚)より薄くなると露光量を減少させることがで
きる。
に応じて最適露光量(露光エネルギX露光時間)を予め
把握しておき、膜厚測定結果が標準値(設定膜厚)より
厚くなると露光量を増加させ、膜厚測定結果が標準値(
設定膜厚)より薄くなると露光量を減少させることがで
きる。
更に、上記現像工程をコントロールする場合は、各膜厚
に応じて最適現像時間を予め把握しておき、膜厚測定結
果が標準値(設定膜厚)より厚くなると現像時間を長く
し、また膜厚測定結果が標準値(設定膜厚)より薄くな
ると現像時間を短くすることができる。
に応じて最適現像時間を予め把握しておき、膜厚測定結
果が標準値(設定膜厚)より厚くなると現像時間を長く
し、また膜厚測定結果が標準値(設定膜厚)より薄くな
ると現像時間を短くすることができる。
(実施例)
面を参照しながら説明する。
第1図に示すように、ウェハ塗布装置500の基台50
1の中央部には矢印X方向に延長する通路502が設け
られ、その一方の側に表面処理および温度調整装置50
3、加熱装置505、現像装置506が並び、他方の側
に膜厚測定装置507及びレジスト塗布部508が並ん
でいる。膜厚測定装置507及びレジスト塗布部508
によりコーティングセクション509が構成されている
。
1の中央部には矢印X方向に延長する通路502が設け
られ、その一方の側に表面処理および温度調整装置50
3、加熱装置505、現像装置506が並び、他方の側
に膜厚測定装置507及びレジスト塗布部508が並ん
でいる。膜厚測定装置507及びレジスト塗布部508
によりコーティングセクション509が構成されている
。
通路502には、この通路502内をY方向に移動する
ウェハ搬送装置510が設けられている。搬送装置51
0は、本体511及び2つのウェハ吸着保持用ピンセッ
ト512.513を有している。これらのピンセット5
12.513は上下に配設され、それぞれがY方向(横
方向)、X方向(縦方向)、X方向(垂直方向)、0方
向(回転移動)に独立に動作することができる。
ウェハ搬送装置510が設けられている。搬送装置51
0は、本体511及び2つのウェハ吸着保持用ピンセッ
ト512.513を有している。これらのピンセット5
12.513は上下に配設され、それぞれがY方向(横
方向)、X方向(縦方向)、X方向(垂直方向)、0方
向(回転移動)に独立に動作することができる。
基台501の側方にはウェハの搬出搬入セクション52
0が設けられている。 この搬出搬入セクション520
には、処理前の半導体ウェハWBを収容したウェハカセ
ット522及び処理後のウェハwFを収容するウェハカ
セット523が設けられている。通路502と搬出搬入
セクション520とのインターフェイスにおいて前述の
搬送装置510のピンセット512゜513と搬出搬入
セクション520のピンセットとの間でウェハWの受は
渡しができるようになっている。
0が設けられている。 この搬出搬入セクション520
には、処理前の半導体ウェハWBを収容したウェハカセ
ット522及び処理後のウェハwFを収容するウェハカ
セット523が設けられている。通路502と搬出搬入
セクション520とのインターフェイスにおいて前述の
搬送装置510のピンセット512゜513と搬出搬入
セクション520のピンセットとの間でウェハWの受は
渡しができるようになっている。
なお、露光セクション530(図示せず)の露光装置(
ステッパー)が、通路502を挟んで搬出搬入セクショ
ン520の反対側に設けられている。 この露光装置は
、インターフェイスにおいて前述の搬送装置510のピ
ンセット5]、2.513との間でウェハWの受は渡し
ができるようになっている。
ステッパー)が、通路502を挟んで搬出搬入セクショ
ン520の反対側に設けられている。 この露光装置は
、インターフェイスにおいて前述の搬送装置510のピ
ンセット5]、2.513との間でウェハWの受は渡し
ができるようになっている。
第2図に示すように、コーティングセクション509に
は膜厚測定装置507及び塗布部(スピンコーティング
)508が設置され、塗布部508の載置台10上に一
枚の半導体ウェハWが載置されている。レジスト液供給
用ノズル13が半導体ウェハWに対面している。このノ
ズル13は、液温および雰囲気を調整する調節装置を備
えたレジスト液供給源(図示せず)に連通している。載
置台10は回転駆軸装置11を有している。この駆動装
置11による載置台10の回転力により、ノズルI3か
らウェハW上に供給されたレジスト液が均一分散される
。
は膜厚測定装置507及び塗布部(スピンコーティング
)508が設置され、塗布部508の載置台10上に一
枚の半導体ウェハWが載置されている。レジスト液供給
用ノズル13が半導体ウェハWに対面している。このノ
ズル13は、液温および雰囲気を調整する調節装置を備
えたレジスト液供給源(図示せず)に連通している。載
置台10は回転駆軸装置11を有している。この駆動装
置11による載置台10の回転力により、ノズルI3か
らウェハW上に供給されたレジスト液が均一分散される
。
膜厚測定装置507が、塗布部508に隣接配置されて
いる。膜厚測定装置507の光センサ15が、半導体ウ
ェハWの周縁部に対面配置されている。光センサ15は
、光ファイバを介して膜厚測定装置507の入力部に接
続されている。
いる。膜厚測定装置507の光センサ15が、半導体ウ
ェハWの周縁部に対面配置されている。光センサ15は
、光ファイバを介して膜厚測定装置507の入力部に接
続されている。
第3図に示すように、半導体ウェハWのチップ3が形成
されていない余剰領域4に向かって、センサ15から光
が照射される。照射光は、ウェハW上のレジスト膜を感
光させなうような波長を採用することが望ましく、例え
ば、フィルタを介して560nm以上の波長とすること
が望ましい。また、照射光のビーム径は、約2画とする
。センサ15は受光素子を有している。この受光素子は
、ウェハWから反射された光のうちフィルタによって選
択した所定波長の光のみを受光する。膜厚測定装置50
7では、更に、この光信号を電気信号に変換した後に、
増幅器、A/D変換器を経て信号を所望のものに変換す
る。
されていない余剰領域4に向かって、センサ15から光
が照射される。照射光は、ウェハW上のレジスト膜を感
光させなうような波長を採用することが望ましく、例え
ば、フィルタを介して560nm以上の波長とすること
が望ましい。また、照射光のビーム径は、約2画とする
。センサ15は受光素子を有している。この受光素子は
、ウェハWから反射された光のうちフィルタによって選
択した所定波長の光のみを受光する。膜厚測定装置50
7では、更に、この光信号を電気信号に変換した後に、
増幅器、A/D変換器を経て信号を所望のものに変換す
る。
位置検出装置16が、半導体ウェハWのエツジと同じレ
ベルに設けられている。ウェハWをθ回転させると、こ
の位置検出装置16によりウェハWのオリエンテーショ
ンフラット2の端部(ポイントX)が検出される。
ベルに設けられている。ウェハWをθ回転させると、こ
の位置検出装置16によりウェハWのオリエンテーショ
ンフラット2の端部(ポイントX)が検出される。
膜厚測定装置507の出力部は、ホストコンピュータ2
0の入力部に接続されている。膜厚測定装置507で変
換された電気信号は、コンピュータ20の演算部に入力
され、これに基づきレジスト膜厚が求められる。
0の入力部に接続されている。膜厚測定装置507で変
換された電気信号は、コンピュータ20の演算部に入力
され、これに基づきレジスト膜厚が求められる。
ホストコンピュータ20の出力部は、載置台駆動装置1
1の駆動制御装置18に接続されている。
1の駆動制御装置18に接続されている。
次に第4図を参照しながら、露光セクション530につ
いて説明する。
いて説明する。
露光セクション530とコーティングセクション509
とは、ホストコンピュータ20により相互に接続されて
いる。すなオ〕ち、コーティングセクション509の膜
厚測定装置507で得られたウェハWの膜厚に関する情
報は、ホス1−コンピュータ20を介して露光セクショ
ン530の制御部36にリファレンスとして入力される
。
とは、ホストコンピュータ20により相互に接続されて
いる。すなオ〕ち、コーティングセクション509の膜
厚測定装置507で得られたウェハWの膜厚に関する情
報は、ホス1−コンピュータ20を介して露光セクショ
ン530の制御部36にリファレンスとして入力される
。
ステッパー30は、半導体ウェハWを保持し、X方向お
よびY方向に移動可能なウェハ載置台33を有する。ま
た、ウェハ載置台33の上方にはウェハWにレチクルマ
スク(図示せず)を介して1チツプごとに露光光学系3
4が設けられている。これらの露光光学系34は、制御
部36に接続されている。
よびY方向に移動可能なウェハ載置台33を有する。ま
た、ウェハ載置台33の上方にはウェハWにレチクルマ
スク(図示せず)を介して1チツプごとに露光光学系3
4が設けられている。これらの露光光学系34は、制御
部36に接続されている。
更に、露光光学系34はアライメント機構35を備えと
いる。アライメント機構35は、レーザ光源およびその
反射光を検出するためのTVカメラ及び画像処理装置を
有する。このアライメント機構35は、制御部36を介
してウェハ載置台33に接続されている。
いる。アライメント機構35は、レーザ光源およびその
反射光を検出するためのTVカメラ及び画像処理装置を
有する。このアライメント機構35は、制御部36を介
してウェハ載置台33に接続されている。
ステッパー30は、載置台33上のウェハWのレジスト
膜厚を測定するための膜厚測定装置37を独自に有する
。この膜厚測定装置37は、前述のコーティングセクシ
ョン509における膜厚測定装置507と同様の構成を
なす。
膜厚を測定するための膜厚測定装置37を独自に有する
。この膜厚測定装置37は、前述のコーティングセクシ
ョン509における膜厚測定装置507と同様の構成を
なす。
第5図に示すように、チップ3に対して露光する位置に
、半導体ウェハWをアライメント機構35によりアライ
メントすると、膜厚測定装置37からのビーム光7の照
射位置がスクライブライン6に設定される。すなわち、
前述のコーティングセクション5σ9の膜厚測定装置5
07ではウェハWの余剰領域(チップ3が形成されてい
ない領域)4のところで膜厚測定するのに対して、露光
セクション530の膜厚測定装置37てはウェハWのス
クライブライン6のところで膜厚測定するようになって
いる。この理由は、露光工程では各チップ3毎に露光処
理するため、チップ3相互間の膜厚のばらつきを考慮し
たからである。
、半導体ウェハWをアライメント機構35によりアライ
メントすると、膜厚測定装置37からのビーム光7の照
射位置がスクライブライン6に設定される。すなわち、
前述のコーティングセクション5σ9の膜厚測定装置5
07ではウェハWの余剰領域(チップ3が形成されてい
ない領域)4のところで膜厚測定するのに対して、露光
セクション530の膜厚測定装置37てはウェハWのス
クライブライン6のところで膜厚測定するようになって
いる。この理由は、露光工程では各チップ3毎に露光処
理するため、チップ3相互間の膜厚のばらつきを考慮し
たからである。
この場合に、ビーム光7には、レジスト膜が感光しない
ような波長、例えば560nm以上であって、そのビー
ム径か50〜100陣のエキシマレーザを用いる。
ような波長、例えば560nm以上であって、そのビー
ム径か50〜100陣のエキシマレーザを用いる。
膜厚測定装置37は、スクライブライン6からの反射光
のうち、フィルタによって選択した幾つかの所定波長の
光のみを受光素子に入射させ、これを電気信号に変換す
る。この電気信号を、コーティングセクション509の
膜厚測定装置507で予め測定し記憶されたリファレン
ス値と比較し、この比較結果に基づき膜厚が決定される
。
のうち、フィルタによって選択した幾つかの所定波長の
光のみを受光素子に入射させ、これを電気信号に変換す
る。この電気信号を、コーティングセクション509の
膜厚測定装置507で予め測定し記憶されたリファレン
ス値と比較し、この比較結果に基づき膜厚が決定される
。
なお、スクライブライン6の位置で膜厚を測定するのは
、チップ3が形成されている領域は、ウェハWの下地す
なわちウェハ表面に凹凸が形成されているため、膜厚測
定することが困難なためである。
、チップ3が形成されている領域は、ウェハWの下地す
なわちウェハ表面に凹凸が形成されているため、膜厚測
定することが困難なためである。
また、露光量(露光時間)と最適露光量(最適露光時間
)との関係は、定在波などの関係で簡単には決まらない
ため、予め実験等により経験的に求めておくことが望ま
しい。
)との関係は、定在波などの関係で簡単には決まらない
ため、予め実験等により経験的に求めておくことが望ま
しい。
次に、第6図を参照しながら、現像装置506について
説明する。
説明する。
現像装置506とコーティングセクション509とは、
ホストコンピュータ20により相互に接続されている。
ホストコンピュータ20により相互に接続されている。
すなわち、コーティングセクション509の膜厚測定装
置507で得られたウェハWの膜厚測定情報は、ホス1
へコンピュータ20を介して現像装置506の制御部4
1に入力される。
置507で得られたウェハWの膜厚測定情報は、ホス1
へコンピュータ20を介して現像装置506の制御部4
1に入力される。
現像装置40は、半導体ウェハWを保持し、X方向およ
びY方向に移動可能なウェハ載置台45を有する。この
載置台45の駆動装置44は、制御部41に接続されて
いる。
びY方向に移動可能なウェハ載置台45を有する。この
載置台45の駆動装置44は、制御部41に接続されて
いる。
また、ウェハ載置台45の上方には現像液供給用ノズル
43がウェハWに対面して設けられている。
43がウェハWに対面して設けられている。
このノズル43は現像液供給源42に連通している。
現像液供給源42の流量調整弁は、制御部41に接続さ
れ、制御部41からの指令に基づき開閉されるようにな
っている。現像液供給源42には所定成分の現像液およ
びリンス液が貯蔵されている。
れ、制御部41からの指令に基づき開閉されるようにな
っている。現像液供給源42には所定成分の現像液およ
びリンス液が貯蔵されている。
次に、第7図のフローチャートを参照しながら、あるフ
ォトリソグラフィープロセスのなかで半導体ウェハWの
レジスト膜厚測定を行うことにより超微細パターンの半
導体素子を製造する場合について説明する。
ォトリソグラフィープロセスのなかで半導体ウェハWの
レジスト膜厚測定を行うことにより超微細パターンの半
導体素子を製造する場合について説明する。
(1) 多数の半導体ウェハWが収容されたカセット
522を搬入搬出セクション520に搬入する。半導体
ウェハWのパターン形成面には多数のチップ3が形成さ
れている。搬送装置510によりウェハWを一枚のみ吸
着してカセット522から取り出し、これを温度調整装
置503に搬入する。 この温度調整装置503内でウ
ェハWを洗浄する(ステップ2o1)。
522を搬入搬出セクション520に搬入する。半導体
ウェハWのパターン形成面には多数のチップ3が形成さ
れている。搬送装置510によりウェハWを一枚のみ吸
着してカセット522から取り出し、これを温度調整装
置503に搬入する。 この温度調整装置503内でウ
ェハWを洗浄する(ステップ2o1)。
(II) 次いで、半導体ウェハWを加熱乾燥しくス
テップ202)、これを表面処理する。ここで表面処理
液としてヘキサメチルジシラザン(HMDS)を用いて
いる(ステップ203)。更に、ウェハWを加熱または
冷却して、所定温度に温度調整する(ステップ204)
。
テップ202)、これを表面処理する。ここで表面処理
液としてヘキサメチルジシラザン(HMDS)を用いて
いる(ステップ203)。更に、ウェハWを加熱または
冷却して、所定温度に温度調整する(ステップ204)
。
(m) 調温されたウェハWを温度調整装置503か
ら搬出し、これをコーティングセクション509のレジ
スト塗布部508に搬入し、所定量のレジスト液をウェ
ハWに塗布する(ステップ205)。次いで、これを加
熱装置505に搬入し、所定時間ベーキングする(ステ
ップ206)。
ら搬出し、これをコーティングセクション509のレジ
スト塗布部508に搬入し、所定量のレジスト液をウェ
ハWに塗布する(ステップ205)。次いで、これを加
熱装置505に搬入し、所定時間ベーキングする(ステ
ップ206)。
(1■) ベーキング後のウェハWを、コーティング
セクション509の膜厚測定装置507に搬入し、余剰
領域4の膜厚を測定する(ステップ2o7)。上記コー
ティングセクション509における膜ノブ測定情報は、
ホストコンピュータ2oのメモリにストアされ、必要に
応じて呼び出される。この膜厚測定情報を用いて、所望
のレジスト膜厚が得られるようにステップ205.20
8.2]] のそれぞれにおいて最適制御がなされる。
セクション509の膜厚測定装置507に搬入し、余剰
領域4の膜厚を測定する(ステップ2o7)。上記コー
ティングセクション509における膜ノブ測定情報は、
ホストコンピュータ2oのメモリにストアされ、必要に
応じて呼び出される。この膜厚測定情報を用いて、所望
のレジスト膜厚が得られるようにステップ205.20
8.2]] のそれぞれにおいて最適制御がなされる。
例えばステップ205では、膜ノ測定情報に基づき塗布
部508のスピン速度を調節して、レジスト膜厚形成厚
さを増減する。なお、塗布時にはレジスト液が周囲に飛
散するので、膜厚測定装置507の光センサ15及び位
置検出装置16をウェハWの近傍から退避させ、レジス
ト液の付着を防止する。更に、測定膜厚が標準値(設定
膜厚)から大幅にずれている場合には、ウェハWを塗布
工程(ステップ2o5)にもどしてレジストを再塗布す
る。
部508のスピン速度を調節して、レジスト膜厚形成厚
さを増減する。なお、塗布時にはレジスト液が周囲に飛
散するので、膜厚測定装置507の光センサ15及び位
置検出装置16をウェハWの近傍から退避させ、レジス
ト液の付着を防止する。更に、測定膜厚が標準値(設定
膜厚)から大幅にずれている場合には、ウェハWを塗布
工程(ステップ2o5)にもどしてレジストを再塗布す
る。
(V) 膜厚測定後のウェハWを露光セクシミン53
0に搬送し、各チップ3毎に膜厚測定装置37により膜
厚測定する。前述の膜厚測定情報をホス1〜コンピユー
タ20からリファレンスとして呼び出し、これとそれぞ
れの膜厚測定結果とを比較し、比較結果に基づき露光時
間および露光エネルギ量を適量に調節し、露光する(ス
テップ208)。
0に搬送し、各チップ3毎に膜厚測定装置37により膜
厚測定する。前述の膜厚測定情報をホス1〜コンピユー
タ20からリファレンスとして呼び出し、これとそれぞ
れの膜厚測定結果とを比較し、比較結果に基づき露光時
間および露光エネルギ量を適量に調節し、露光する(ス
テップ208)。
なお、膜厚測定装置37による測定は、例えば、100
ミリ秒程度で実行することができる。 これに対して、
露光光学系34による露光は、通常200ミリ秒程度を
必要とする。このため、膜厚測定装置37による膜厚測
定操作と露光光学系34による露光操作とを同時に開始
し、膜厚測定結果が出た時点で露光時間を制御するよう
に構成することが好ましい。これにより、ステッパー3
0のスルーブッ1−をほとんど損なうことなく、両操作
を同時進行することができる。また、膜厚測定装置37
による測定は、各露光ごとに実行せずとも、例えば、1
枚のウェハWに対して数回行うようにしてもよい。
ミリ秒程度で実行することができる。 これに対して、
露光光学系34による露光は、通常200ミリ秒程度を
必要とする。このため、膜厚測定装置37による膜厚測
定操作と露光光学系34による露光操作とを同時に開始
し、膜厚測定結果が出た時点で露光時間を制御するよう
に構成することが好ましい。これにより、ステッパー3
0のスルーブッ1−をほとんど損なうことなく、両操作
を同時進行することができる。また、膜厚測定装置37
による測定は、各露光ごとに実行せずとも、例えば、1
枚のウェハWに対して数回行うようにしてもよい。
このような工程はレジスト塗布装置により塗布後ベーキ
ングした後にステッパー30へ搬送し、露光を実行する
。
ングした後にステッパー30へ搬送し、露光を実行する
。
(Vi) 露光セクション530から加熱装置505
にウェハWを搬送し、所定条件下でベーキングする(ス
テップ209)。
にウェハWを搬送し、所定条件下でベーキングする(ス
テップ209)。
次いで、現像装置506にウェハWを搬入し、ノズル4
3から所定量の現像液をウェハWに供給し、所定時間だ
け現像液とレジスト膜とを接触させて現像する(ステッ
プ210)。その後、ウェハWにリンス液を供給すると
共に、駆動機構44にょリウェハWを回転させて、ウェ
ハWをリンシングすると共に乾燥させる。
3から所定量の現像液をウェハWに供給し、所定時間だ
け現像液とレジスト膜とを接触させて現像する(ステッ
プ210)。その後、ウェハWにリンス液を供給すると
共に、駆動機構44にょリウェハWを回転させて、ウェ
ハWをリンシングすると共に乾燥させる。
この場合に、レジストの種類および現像液の種類ごとに
、レジスト膜厚と最適現像時間との相関関係についての
データをとっておき、これらのデータをポストコンピュ
ータ2oに予め記憶させておく。膜厚測定装置507に
よる測定データがコンピュータ20に入力されると、こ
れに対応する最適現像時間を探しだし、これを指令信号
として現像装置40に送る。これにより、現像時間が最
適現像時間にコントロールされる。
、レジスト膜厚と最適現像時間との相関関係についての
データをとっておき、これらのデータをポストコンピュ
ータ2oに予め記憶させておく。膜厚測定装置507に
よる測定データがコンピュータ20に入力されると、こ
れに対応する最適現像時間を探しだし、これを指令信号
として現像装置40に送る。これにより、現像時間が最
適現像時間にコントロールされる。
(■)現像後、ウェハWを所定条件下でベーキングする
(ステップ211)。次いで、ウェハWをエツチング処
理装置(図示せず)に搬送し、エツチング処理する(ス
テップ212)。
(ステップ211)。次いで、ウェハWをエツチング処
理装置(図示せず)に搬送し、エツチング処理する(ス
テップ212)。
上記実施例によれば、搬送装置510および露光セクシ
ョン530のそれぞれにおいて製品ウェハWのレジスi
・膜厚をフラット領域で測定し、これらの測定データに
基づき塗布工程(ステップ205)、露光工程(ステッ
プ208)、現像工程(ステップ210)における処理
操作をそれぞれ最適条件にコン1−ロールすることがで
きる。従って、従来の方法、すなわちダミーウェハのレ
ジスト膜厚をリファレンスとして測定する方法よりも、
製品ウェハWのレジスト膜厚を高精度に測定することが
できる。このため、レジスト膜厚のパターン線幅に実質
的に悪影響を及ぼすことなく、所定線幅の超微細パター
ンを有する半導体デバイスを高歩留りに製造することが
できる。
ョン530のそれぞれにおいて製品ウェハWのレジスi
・膜厚をフラット領域で測定し、これらの測定データに
基づき塗布工程(ステップ205)、露光工程(ステッ
プ208)、現像工程(ステップ210)における処理
操作をそれぞれ最適条件にコン1−ロールすることがで
きる。従って、従来の方法、すなわちダミーウェハのレ
ジスト膜厚をリファレンスとして測定する方法よりも、
製品ウェハWのレジスト膜厚を高精度に測定することが
できる。このため、レジスト膜厚のパターン線幅に実質
的に悪影響を及ぼすことなく、所定線幅の超微細パター
ンを有する半導体デバイスを高歩留りに製造することが
できる。
なお、上記実施例では、ウェハW搬送用の通路502を
中央にレイアウトした処理装置について説明したが、こ
れに限られることなく、第8図に示すように、インライ
ン型の処理装置とすることもできる。このようなインラ
イン型の処理装置は、塗布部508の前後に膜厚測定装
置507を設け、センダー601からレシーバ602に
至るまでをシーケンシャルなレイアウトとする。
中央にレイアウトした処理装置について説明したが、こ
れに限られることなく、第8図に示すように、インライ
ン型の処理装置とすることもできる。このようなインラ
イン型の処理装置は、塗布部508の前後に膜厚測定装
置507を設け、センダー601からレシーバ602に
至るまでをシーケンシャルなレイアウトとする。
上記インライン型の処理装置によれば、コーティング前
後の膜厚測定結果を比較検討することにより、塗布工程
のレジスト膜を更に高精度に形成することができる。
後の膜厚測定結果を比較検討することにより、塗布工程
のレジスト膜を更に高精度に形成することができる。
以上説・明したように、本発明の製造方法によれば、製
品ウェハに塗布したレジスト膜の膜厚をオンラインで測
定し、測定膜厚に応じてフォトリソグラフィーの各工程
の処理操作をコントロールできるため、半導体デバイス
の製品歩留りを大幅に向上させることができる。特に、
露光工程では各チップごとにレジスト膜厚を測定し、そ
れぞれの露光量をコントロールするので、チップ相互間
に膜厚のばらつきか存在したとしても、パターン線幅を
所望の範囲とすることができる。このため、超微細パタ
ーンの半導体デバイスの生産性の向上を図ることができ
る。
品ウェハに塗布したレジスト膜の膜厚をオンラインで測
定し、測定膜厚に応じてフォトリソグラフィーの各工程
の処理操作をコントロールできるため、半導体デバイス
の製品歩留りを大幅に向上させることができる。特に、
露光工程では各チップごとにレジスト膜厚を測定し、そ
れぞれの露光量をコントロールするので、チップ相互間
に膜厚のばらつきか存在したとしても、パターン線幅を
所望の範囲とすることができる。このため、超微細パタ
ーンの半導体デバイスの生産性の向上を図ることができ
る。
第1図は本発明の方法を塗布工程におけるウェハの塗布
装置に用いた一実施例の構成配置説明図、第2図は第1
図のレジスト膜厚の測定方法を説明するための搬送装置
概略説明図、第3図は第1図の方法で膜厚測定する半導
体ウェハを説明するための説明図、第4図は本発明の第
2実施例の測定方法を説明するための搬送装置概略説明
図、第5図は第3図の半導体ウェハ上に形成されたチッ
プおよびスクライブラインを説明するための説明図、第
6図は本発明の第3実施例の測定方法を説明するための
搬送装置概略説明図。第7図は第1図。 第4図、第6図の半導体デバイスのフォトリソグラフィ
ー工程の一例を説明するための説明図、第8図は第6図
の半導体デバイス製造システムの別の配置例を示すレイ
アウト図である。 507:膜厚測定装置 508:塗布部 509:コーティングセクション
装置に用いた一実施例の構成配置説明図、第2図は第1
図のレジスト膜厚の測定方法を説明するための搬送装置
概略説明図、第3図は第1図の方法で膜厚測定する半導
体ウェハを説明するための説明図、第4図は本発明の第
2実施例の測定方法を説明するための搬送装置概略説明
図、第5図は第3図の半導体ウェハ上に形成されたチッ
プおよびスクライブラインを説明するための説明図、第
6図は本発明の第3実施例の測定方法を説明するための
搬送装置概略説明図。第7図は第1図。 第4図、第6図の半導体デバイスのフォトリソグラフィ
ー工程の一例を説明するための説明図、第8図は第6図
の半導体デバイス製造システムの別の配置例を示すレイ
アウト図である。 507:膜厚測定装置 508:塗布部 509:コーティングセクション
Claims (1)
- 【特許請求の範囲】 半導体ウェハ表面にレジスト膜を形成する成膜工程と、
所定パターンを有するマスクを介して上記レジスト膜を
露光する露光工程と、上記レジスト膜を現像する現像工
程とを有する半導体装置の製造方法において、 上記レジスト膜の膜厚を測定し、この膜厚の測定結果に
基いて上記現像工程の現像時間を変化させることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196212A JP2816866B2 (ja) | 1988-07-29 | 1989-07-28 | 処理方法および処理装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-190394 | 1988-07-29 | ||
| JP19039488 | 1988-07-29 | ||
| JP1196212A JP2816866B2 (ja) | 1988-07-29 | 1989-07-28 | 処理方法および処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02146720A true JPH02146720A (ja) | 1990-06-05 |
| JP2816866B2 JP2816866B2 (ja) | 1998-10-27 |
Family
ID=26506057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196212A Expired - Lifetime JP2816866B2 (ja) | 1988-07-29 | 1989-07-28 | 処理方法および処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2816866B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267813A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | 露光パターン形成装置 |
| KR20020095453A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 균일한 두께를 위한 도포장치와 막두께 제어방법 |
| KR100451963B1 (ko) * | 1998-04-20 | 2004-10-08 | 동경 엘렉트론 주식회사 | 도포막 형성 장치 및 그 방법 |
| JP2010127982A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | 現像方法、及びフォトマスクの製造方法 |
| JP2013201168A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 被ダイシング材料、レジスト層形成装置 |
| JP2020021940A (ja) * | 2018-08-03 | 2020-02-06 | シャープ株式会社 | レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム |
| JP2021006825A (ja) * | 2012-09-28 | 2021-01-21 | ヴィブラント ホールディングス リミテッド ライアビリティ カンパニー | 生体分子解析のための方法、システム、およびアレイ |
| CN114077166A (zh) * | 2021-11-25 | 2022-02-22 | 上海华力集成电路制造有限公司 | 获得光刻工艺关键尺寸摇摆曲线的方法 |
| CN115327868A (zh) * | 2022-10-14 | 2022-11-11 | 合肥新晶集成电路有限公司 | 显影方法及显影装置 |
| US11565231B2 (en) | 2012-02-07 | 2023-01-31 | Vibrant Holdings, Llc | Substrates, peptide arrays, and methods |
| US11674956B2 (en) | 2012-09-28 | 2023-06-13 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
| US12251674B2 (en) | 2012-11-14 | 2025-03-18 | Vibrant Holdings, Llc | Substrates, systems, and methods for array synthesis and biomolecular analysis |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235734A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | 半導体装置の製造方法 |
| JPS63227020A (ja) * | 1987-03-17 | 1988-09-21 | Toshiba Corp | 半導体装置の製造装置 |
-
1989
- 1989-07-28 JP JP1196212A patent/JP2816866B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235734A (ja) * | 1986-04-04 | 1987-10-15 | Nec Corp | 半導体装置の製造方法 |
| JPS63227020A (ja) * | 1987-03-17 | 1988-09-21 | Toshiba Corp | 半導体装置の製造装置 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06267813A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Ltd | 露光パターン形成装置 |
| KR100451963B1 (ko) * | 1998-04-20 | 2004-10-08 | 동경 엘렉트론 주식회사 | 도포막 형성 장치 및 그 방법 |
| KR20020095453A (ko) * | 2001-06-14 | 2002-12-26 | 닛본 덴기 가부시끼가이샤 | 균일한 두께를 위한 도포장치와 막두께 제어방법 |
| JP2010127982A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Corp | 現像方法、及びフォトマスクの製造方法 |
| US11565231B2 (en) | 2012-02-07 | 2023-01-31 | Vibrant Holdings, Llc | Substrates, peptide arrays, and methods |
| US12454771B2 (en) | 2012-02-07 | 2025-10-28 | Vibrant Holdings Llc | Substrates, peptide arrays, and methods |
| JP2013201168A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 被ダイシング材料、レジスト層形成装置 |
| JP2021006825A (ja) * | 2012-09-28 | 2021-01-21 | ヴィブラント ホールディングス リミテッド ライアビリティ カンパニー | 生体分子解析のための方法、システム、およびアレイ |
| US11674956B2 (en) | 2012-09-28 | 2023-06-13 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
| US11815512B2 (en) | 2012-09-28 | 2023-11-14 | Vibrant Holdings, Llc | Methods, systems, and arrays for biomolecular analysis |
| US12251674B2 (en) | 2012-11-14 | 2025-03-18 | Vibrant Holdings, Llc | Substrates, systems, and methods for array synthesis and biomolecular analysis |
| JP2020021940A (ja) * | 2018-08-03 | 2020-02-06 | シャープ株式会社 | レジスト膜形成基板の製造方法及びレジスト膜形成基板の製造に係る工程管理システム |
| CN114077166A (zh) * | 2021-11-25 | 2022-02-22 | 上海华力集成电路制造有限公司 | 获得光刻工艺关键尺寸摇摆曲线的方法 |
| CN114077166B (zh) * | 2021-11-25 | 2024-01-05 | 上海华力集成电路制造有限公司 | 获得光刻工艺关键尺寸摇摆曲线的方法 |
| CN115327868A (zh) * | 2022-10-14 | 2022-11-11 | 合肥新晶集成电路有限公司 | 显影方法及显影装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2816866B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393624A (en) | Method and apparatus for manufacturing a semiconductor device | |
| KR100596944B1 (ko) | 레지스트 도포현상장치 | |
| JP6032875B2 (ja) | リソグラフィ・プロセス制御のための方法およびシステム | |
| JP2560371B2 (ja) | 基板処理システム | |
| WO2008023693A1 (fr) | Machine de développement de revêtement, dispositif de formation de motif de réserve, procédé de développement de revêtement, procédé de formation de motif de réserve, et support de stockage | |
| JPH02146720A (ja) | 処理方法および処理装置 | |
| JP3342828B2 (ja) | レジスト塗布現像装置とレジスト塗布現像方法 | |
| CN101432658B (zh) | 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统 | |
| US6536964B1 (en) | Substrate processing system and substrate processing method | |
| JP5258082B2 (ja) | 基板処理装置及び基板処理方法 | |
| US20070166030A1 (en) | Semiconductor device fabrication equipment and method of using the same | |
| JPH07211630A (ja) | パターン形成方法及びその装置 | |
| US6913781B2 (en) | Substrate processing apparatus and method including a device for applying a coating and a device for measuring the film quality of the coating | |
| US6924072B2 (en) | Method for exposing a peripheral area of a wafer and apparatus for performing the same | |
| JP2829909B2 (ja) | レジスト処理方法及びレジスト処理装置 | |
| KR20080049017A (ko) | 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램 및그 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
| KR0139814B1 (ko) | 반도체 소자의 제조방법 | |
| JP4666380B2 (ja) | 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH04326509A (ja) | ホトレジスト処理方法および装置ならびに基板保管装置 | |
| JP3695677B2 (ja) | 基板処理方法および装置 | |
| JPH0239520A (ja) | レジスト膜厚の測定方法 | |
| JP3523819B2 (ja) | 基板処理装置 | |
| US7884950B2 (en) | Substrate processing method, program, computer-readable storage medium, and substrate processing system | |
| JP2674257B2 (ja) | 感光性有機被膜の露光現像装置 | |
| JP3017762B2 (ja) | レジスト塗布方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |