JPH0214715B2 - - Google Patents
Info
- Publication number
- JPH0214715B2 JPH0214715B2 JP55172881A JP17288180A JPH0214715B2 JP H0214715 B2 JPH0214715 B2 JP H0214715B2 JP 55172881 A JP55172881 A JP 55172881A JP 17288180 A JP17288180 A JP 17288180A JP H0214715 B2 JPH0214715 B2 JP H0214715B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- control device
- horizontal synchronization
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
- Computer And Data Communications (AREA)
- Bidirectional Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピユータ等のターミナル制御装
置とCRTが付いたキーボードターミナル間の効
率のよい通信制御方法に関する。
置とCRTが付いたキーボードターミナル間の効
率のよい通信制御方法に関する。
一般に、コンピユータ等のターミナル制御装置
とCRTが付いたキーボードターミナル間はケー
ブルで結ばれ、通常のデータ通信はケーブルを介
して行われる。交信されるデータは、シリアル又
はパラレルのデータである。このような、従来の
通信システムにおいては、一般にCRT表示用の
リフレツシユメモリがターミナル側に設けられて
いる。従つて、リフレツシユメモリへの書込み信
号及びリフレツシユメモリからの読出し信号は、
ケーブルを介してターミナル制御装置側からター
ミナル側に送つてやる必要がある。
とCRTが付いたキーボードターミナル間はケー
ブルで結ばれ、通常のデータ通信はケーブルを介
して行われる。交信されるデータは、シリアル又
はパラレルのデータである。このような、従来の
通信システムにおいては、一般にCRT表示用の
リフレツシユメモリがターミナル側に設けられて
いる。従つて、リフレツシユメモリへの書込み信
号及びリフレツシユメモリからの読出し信号は、
ケーブルを介してターミナル制御装置側からター
ミナル側に送つてやる必要がある。
このような方法では、前記書込み及び読出し信
号の転送速度により実行時間が制限されてしま
う。従つて、多量のデータを表示し更にターミナ
ル側からの信号も受けるような場合、高速応答を
することができない。また、デイジタルデータ通
信を行うので通信制御手順が必要となり複雑化す
る。
号の転送速度により実行時間が制限されてしま
う。従つて、多量のデータを表示し更にターミナ
ル側からの信号も受けるような場合、高速応答を
することができない。また、デイジタルデータ通
信を行うので通信制御手順が必要となり複雑化す
る。
本発明は、このような点に鑑みてなされたもの
で、リフレツシユメモリをターミナル制御装置側
に設けることにより、前記した書込み信号及び読
出し信号の高速処理化を図り、更にターミナルの
キーボードの各キーの接点情報を、ビデオ信号ラ
インの帰線消去時間に１対１で割り当てて伝送
し、接点情報を高速でしかも効率よく伝送できる
通信制御方式を実現したものである。
で、リフレツシユメモリをターミナル制御装置側
に設けることにより、前記した書込み信号及び読
出し信号の高速処理化を図り、更にターミナルの
キーボードの各キーの接点情報を、ビデオ信号ラ
インの帰線消去時間に１対１で割り当てて伝送
し、接点情報を高速でしかも効率よく伝送できる
通信制御方式を実現したものである。
本発明は、
ビデオ信号と該ビデオ信号に同期したタイミン
グ信号を送出する第１の端子、外部からの信号を
受ける第２の端子、第１及び第２の端子のうちい
ずれか一方を選択する第１の切換器とで構成され
たターミナル制御装置と、ビデオ信号及びタイミ
ング信号を受ける第３の端子、キーボードの入力
データを外部へ送出する第４の端子、第３及び第
４の端子のうちいずれか一方を選択する第２の切
換器とで構成されたターミナルと、該ターミナル
と前記ターミナル制御装置間を結ぶケーブルとで
構成されてなる通信制御システムにおいて、 水平同期信号と次の水平同期信号の間に１ラス
タ分の情報のビデオ信号を重畳させ、前記タイミ
ング信号は各水平同期信号の発生期間中に出力さ
せ、タイミング信号発生後その水平同期信号が終
了するまでの空き時間に前記キーボードの各キー
を１対１で割り当て、それぞれの空き時間に、対
応するキーの接点情報をターミナル側からターミ
ナル制御装置側へ送ることを特徴とする通信制御
方法である。
グ信号を送出する第１の端子、外部からの信号を
受ける第２の端子、第１及び第２の端子のうちい
ずれか一方を選択する第１の切換器とで構成され
たターミナル制御装置と、ビデオ信号及びタイミ
ング信号を受ける第３の端子、キーボードの入力
データを外部へ送出する第４の端子、第３及び第
４の端子のうちいずれか一方を選択する第２の切
換器とで構成されたターミナルと、該ターミナル
と前記ターミナル制御装置間を結ぶケーブルとで
構成されてなる通信制御システムにおいて、 水平同期信号と次の水平同期信号の間に１ラス
タ分の情報のビデオ信号を重畳させ、前記タイミ
ング信号は各水平同期信号の発生期間中に出力さ
せ、タイミング信号発生後その水平同期信号が終
了するまでの空き時間に前記キーボードの各キー
を１対１で割り当て、それぞれの空き時間に、対
応するキーの接点情報をターミナル側からターミ
ナル制御装置側へ送ることを特徴とする通信制御
方法である。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第１図は、本発明の方法を示すタイミングチヤ
ート図、第２図は本発明を実施するための電気的
接続図の一例を示す図である。第１図において、
PDは水平同期信号及び垂直同期信号（以下単に
同期信号と略す）を示す。PDにおいて、WVは垂
直同期信号、WHは水平同期信号である。垂直同
期信号の１周期中に、水平同期信号WHが図に示
すように多数存在している。図示していないが、
PD信号には映像信号（ビデオ信号）が重畳され
ている。
ート図、第２図は本発明を実施するための電気的
接続図の一例を示す図である。第１図において、
PDは水平同期信号及び垂直同期信号（以下単に
同期信号と略す）を示す。PDにおいて、WVは垂
直同期信号、WHは水平同期信号である。垂直同
期信号の１周期中に、水平同期信号WHが図に示
すように多数存在している。図示していないが、
PD信号には映像信号（ビデオ信号）が重畳され
ている。
P1は信号PDの拡大図である。P1波形において、
V1乃至V3は水平同期信号と次の水平同期信号の
間に重畳された１ラスタ分の画像情報である。
P2は、水平同期信号の発生期間中に出力され、
画像情報V1〜V3をCRTに取込むためのタイミン
グ信号である。第１図において、P2パルスが出
力してからWH信号が終了するまでの期間trは、
ターミナル制御装置側とターミナル側との間で本
来の画像情報の伝送を行なわれない空き時間にな
つている。この空き時間は、CRT側ではラスタ
の帰線が画面に表われないように制御する時間即
ち帰線消去時間として利用されている。しかし、
ケーブルを介しての信号のやりとりは行われてい
ない期間である。
V1乃至V3は水平同期信号と次の水平同期信号の
間に重畳された１ラスタ分の画像情報である。
P2は、水平同期信号の発生期間中に出力され、
画像情報V1〜V3をCRTに取込むためのタイミン
グ信号である。第１図において、P2パルスが出
力してからWH信号が終了するまでの期間trは、
ターミナル制御装置側とターミナル側との間で本
来の画像情報の伝送を行なわれない空き時間にな
つている。この空き時間は、CRT側ではラスタ
の帰線が画面に表われないように制御する時間即
ち帰線消去時間として利用されている。しかし、
ケーブルを介しての信号のやりとりは行われてい
ない期間である。
従つて、この空き時間trの間に、ターミナル側
からターミナル制御装置に向けて信号を伝送する
ことができる。tr間に伝送しきれない情報は、再
た次の空き時間を利用して送るようにすればよ
い。一般に、水平同期信号WHの周期は60μsec程
度であり、空き時間として10μsec程度はとること
ができる。10μsec程度では多くの情報を送ること
はできないが、例えばターミナル側のキーボード
の接点情報等は比較的容易に送ることができる。
そこで、本発明では空き時間Ttrにキーボードの
キーを１対１で割り当て、空き時間において対応
するキーの接点情報を送る。
からターミナル制御装置に向けて信号を伝送する
ことができる。tr間に伝送しきれない情報は、再
た次の空き時間を利用して送るようにすればよ
い。一般に、水平同期信号WHの周期は60μsec程
度であり、空き時間として10μsec程度はとること
ができる。10μsec程度では多くの情報を送ること
はできないが、例えばターミナル側のキーボード
の接点情報等は比較的容易に送ることができる。
そこで、本発明では空き時間Ttrにキーボードの
キーを１対１で割り当て、空き時間において対応
するキーの接点情報を送る。
第２図は、前記したように本発明を実施するた
めの電気的接続図の一例である。同図において、
１は文字情報を含むリフレツシユメモリである。
２は該リフレツシユメモリの出力を受けて対応す
るドツトデータを出力するキヤラクタジエネレー
タである。３は、該キヤラクタジエネレータの並
列ドツト出力を受けて、これを直列ビデオ信号に
変換するシフトレジスタである。４は、リフレツ
シユメモリ１及びシフトレジスタ３を制御する第
１の制御回路である。U1は、制御回路４及びシ
フトレジスタ３の出力を受けるオアゲートであ
る。
めの電気的接続図の一例である。同図において、
１は文字情報を含むリフレツシユメモリである。
２は該リフレツシユメモリの出力を受けて対応す
るドツトデータを出力するキヤラクタジエネレー
タである。３は、該キヤラクタジエネレータの並
列ドツト出力を受けて、これを直列ビデオ信号に
変換するシフトレジスタである。４は、リフレツ
シユメモリ１及びシフトレジスタ３を制御する第
１の制御回路である。U1は、制御回路４及びシ
フトレジスタ３の出力を受けるオアゲートであ
る。
オアゲートU1の出力は、第１のスイツチSW1
の接点Ａに接続される。スイツチSW1の他の接点
Ｂには、バツフアU2が接続されている。５は、
該バツフアの出力を受ける受信回路である。６は
CPUである。受信回路５の出力は、データバス
２０を介してCPU６に伝えられる。CPU６は、
データバス２０を介してリフレツシユメモリ１に
アドレス信号及び文字コードデータを与える。以
上説明した回路で構成される装置がターミナル制
御装置３０である。図より明らかなように、リフ
レツシユメモリ１を制御装置側に持つているの
で、書込みと読出しが容易となる。
の接点Ａに接続される。スイツチSW1の他の接点
Ｂには、バツフアU2が接続されている。５は、
該バツフアの出力を受ける受信回路である。６は
CPUである。受信回路５の出力は、データバス
２０を介してCPU６に伝えられる。CPU６は、
データバス２０を介してリフレツシユメモリ１に
アドレス信号及び文字コードデータを与える。以
上説明した回路で構成される装置がターミナル制
御装置３０である。図より明らかなように、リフ
レツシユメモリ１を制御装置側に持つているの
で、書込みと読出しが容易となる。
２１は、その一端が第１のスイツチSW1に接続
されたケーブルである。該ケーブルの他端は第２
のスイツチSW2に接続されている。U3は、該ス
イツチの接点A′に接続されたバツフアである。
１０は、該バツフアから送られてくるビデオ信号
を受けてこれを水平同期信号WH及び垂直同期信
号WVに分離する同期分離回路である。１１は、
同期分離回路によつて分離されたWH及びWV信号
及び画像信号VNを受けるCRTモニタ装置であ
る。
されたケーブルである。該ケーブルの他端は第２
のスイツチSW2に接続されている。U3は、該ス
イツチの接点A′に接続されたバツフアである。
１０は、該バツフアから送られてくるビデオ信号
を受けてこれを水平同期信号WH及び垂直同期信
号WVに分離する同期分離回路である。１１は、
同期分離回路によつて分離されたWH及びWV信号
及び画像信号VNを受けるCRTモニタ装置であ
る。
９は、前記水平同期信号WHを受けて前記第２
のスイツチSW2を制御する第２の制御回路であ
る。７は、各種制御指令及び文字信号を入力する
キーボードである。８は、該キーボード及び制御
回路９の出力を受ける送信回路である。V4は、
該送信回路の出力を受けるバツフアである。
B′は該バツフアの出力を受ける接点である。以
上説明したSW2、U3、U4、７，８，９，１０，
１１で構成される回路がターミナル４０を構成し
ている。ターミナル制御装置３０、ケーブル２１
及びターミナル４０は通信制御システムを構成し
ている。このように構成されたシステムを用いて
本発明を説明する。
のスイツチSW2を制御する第２の制御回路であ
る。７は、各種制御指令及び文字信号を入力する
キーボードである。８は、該キーボード及び制御
回路９の出力を受ける送信回路である。V4は、
該送信回路の出力を受けるバツフアである。
B′は該バツフアの出力を受ける接点である。以
上説明したSW2、U3、U4、７，８，９，１０，
１１で構成される回路がターミナル４０を構成し
ている。ターミナル制御装置３０、ケーブル２１
及びターミナル４０は通信制御システムを構成し
ている。このように構成されたシステムを用いて
本発明を説明する。
ビデオ信号をターミナル制御装置側からターミ
ナル側に送信するときは、第１の切換スイツチ
SW1をＡ側に、第２の切換スイツチSW2をA′側
に設定する。このように接続すると、制御装置３
０側からターミナル４０側へ先ずビデオ信号が送
られる。図示されていないが、タイミング信号
P2も同様に送られる。次に、タイミング信号P2
の１発目が終了した後、前述した空き時間trの間
に、第１のスイツチSW1がＢ側に、第２の切換ス
イツチSW2がB′側に設定され今度は逆にターミ
ナル４０側から制御装置３０側へ信号が送られ
る。
ナル側に送信するときは、第１の切換スイツチ
SW1をＡ側に、第２の切換スイツチSW2をA′側
に設定する。このように接続すると、制御装置３
０側からターミナル４０側へ先ずビデオ信号が送
られる。図示されていないが、タイミング信号
P2も同様に送られる。次に、タイミング信号P2
の１発目が終了した後、前述した空き時間trの間
に、第１のスイツチSW1がＢ側に、第２の切換ス
イツチSW2がB′側に設定され今度は逆にターミ
ナル４０側から制御装置３０側へ信号が送られ
る。
ここで、１発目の空き時間に、２発目の空き
時間にという具合に数字を割り当てる。一方、
キーボード７の各キーにそれぞれ１番から順次数
字を割り当てる。そして、これら両者の番号を１
対１に対応づけておく。１番目のキーのオンオフ
を番目の空き時間に入れ込み、２番目のキーの
オンオフを番目の空き時間に入れ込んで送信す
るようにする。ターミナル４０から送られたキー
信号は、受信回路５、データバス２０を介して
CPU６に伝えられる。前記各キーの持つ意味を
予めCPUに覚え込ませておけば、CPUは受信回
路５より発生する接点割込み信号又は接点のオン
オフステイタス信号から必要な意味を知ることが
できる。
時間にという具合に数字を割り当てる。一方、
キーボード７の各キーにそれぞれ１番から順次数
字を割り当てる。そして、これら両者の番号を１
対１に対応づけておく。１番目のキーのオンオフ
を番目の空き時間に入れ込み、２番目のキーの
オンオフを番目の空き時間に入れ込んで送信す
るようにする。ターミナル４０から送られたキー
信号は、受信回路５、データバス２０を介して
CPU６に伝えられる。前記各キーの持つ意味を
予めCPUに覚え込ませておけば、CPUは受信回
路５より発生する接点割込み信号又は接点のオン
オフステイタス信号から必要な意味を知ることが
できる。
前記スイツチSW1，SW2の切り換えは１水平同
期信号周期ごとに行われる。従つて、スイツチは
高速応答に耐えうるものでなければならない。こ
のようなスイツチとしては、例えばICを用いた
３ステイトロジツク回路やFETを用いたマルチ
プレクサ等が用いられる。
期信号周期ごとに行われる。従つて、スイツチは
高速応答に耐えうるものでなければならない。こ
のようなスイツチとしては、例えばICを用いた
３ステイトロジツク回路やFETを用いたマルチ
プレクサ等が用いられる。
以上、空き時間を利用してターミナル側から制
御装置側へ情報を送る場合について説明したが、
制御装置側からターミナル側に情報を送るように
することもできる。このとき送られる信号として
は、例えば各種ステイタス信号を送る場合等が考
えられる。更に、ターミナルとしてCRT付きの
場合を例にとつたが、ビデオ信号を利用する機器
であれば何でもよい。例えば、CRT1画面分の画
像をコピーすることのできるハードコピー装置等
が考えられる。
御装置側へ情報を送る場合について説明したが、
制御装置側からターミナル側に情報を送るように
することもできる。このとき送られる信号として
は、例えば各種ステイタス信号を送る場合等が考
えられる。更に、ターミナルとしてCRT付きの
場合を例にとつたが、ビデオ信号を利用する機器
であれば何でもよい。例えば、CRT1画面分の画
像をコピーすることのできるハードコピー装置等
が考えられる。
本発明によれば、次のような効果が得られる。
すなわち、各水平同期信号の間に生じる空き時
間trにキーボードの各キーを１対１で割り当て、
それぞれの空き時間に、対応するキーの接点情報
をターミナル側からターミナル制御装置側へ送つ
ている。これによつて、１ラスタ分のデータが表
示される毎に接点情報が送られるため、接点情報
を高速でしかも効率よく伝送できる。例えば、１
画面に512本の走査線がある表示装置を用いたと
きは、１画面を表示する間に512個の接点情報が
送られ、ほとんどのキーボードで全キーの接点情
報を網羅できる。
間trにキーボードの各キーを１対１で割り当て、
それぞれの空き時間に、対応するキーの接点情報
をターミナル側からターミナル制御装置側へ送つ
ている。これによつて、１ラスタ分のデータが表
示される毎に接点情報が送られるため、接点情報
を高速でしかも効率よく伝送できる。例えば、１
画面に512本の走査線がある表示装置を用いたと
きは、１画面を表示する間に512個の接点情報が
送られ、ほとんどのキーボードで全キーの接点情
報を網羅できる。
第１図は、本発明の方法を示すタイミングチヤ
ート図である。第２図は、本発明を実施するため
の電気的接続図の一例を示す図である。 １…リフレツシユメモリ、２…キヤラクタジエ
ネレータ、３…シフトレジスタ、４，９…制御回
路、５…受信回路、６…CPU、７…キーボード、
８…送信回路、１０…同期分離回路、１１…
CRT、２０…データバス、２１…ケーブル、
SW1，SW2…切換スイツチ、U1…オアゲート、
U2，U3，U4…バツフア。
ート図である。第２図は、本発明を実施するため
の電気的接続図の一例を示す図である。 １…リフレツシユメモリ、２…キヤラクタジエ
ネレータ、３…シフトレジスタ、４，９…制御回
路、５…受信回路、６…CPU、７…キーボード、
８…送信回路、１０…同期分離回路、１１…
CRT、２０…データバス、２１…ケーブル、
SW1，SW2…切換スイツチ、U1…オアゲート、
U2，U3，U4…バツフア。
Claims (1)
- 【特許請求の範囲】 １ ビデオ信号と該ビデオ信号に同期したタイミ
ング信号を送出する第１の端子、外部からの信号
を受ける第２の端子、第１及び第２の端子のうち
いずれか一方を選択する第１の切換器とで構成さ
れたターミナル制御装置と、ビデオ信号及びタイ
ミング信号を受ける第３の端子、キーボードの入
力データを外部へ送出する第４の端子、第３及び
第４の端子のうちいずれか一方を選択する第２の
切換器とで構成されたターミナルと、該ターミナ
ルと前記ターミナル制御装置間を結ぶケーブルと
で構成されてなる通信制御システムにおいて、 水平同期信号と次の水平同期信号の間に１ラス
タ分の情報のビデオ信号を重畳させ、前記タイミ
ング信号は各水平同期信号の発生期間中に出力さ
せ、タイミング信号発生後その水平同期信号が終
了するまでの空き時間に前記キーボードの各キー
を１対１で割り当て、それぞれの空き時間に、対
応するキーの接点情報をターミナル側からターミ
ナル制御装置側へ送ることを特徴とする通信制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55172881A JPS5796385A (en) | 1980-12-08 | 1980-12-08 | Communication control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55172881A JPS5796385A (en) | 1980-12-08 | 1980-12-08 | Communication control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5796385A JPS5796385A (en) | 1982-06-15 |
| JPH0214715B2 true JPH0214715B2 (ja) | 1990-04-09 |
Family
ID=15950038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55172881A Granted JPS5796385A (en) | 1980-12-08 | 1980-12-08 | Communication control |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5796385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03109209U (ja) * | 1990-02-22 | 1991-11-11 |
-
1980
- 1980-12-08 JP JP55172881A patent/JPS5796385A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03109209U (ja) * | 1990-02-22 | 1991-11-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5796385A (en) | 1982-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161728A (en) | Electronic display apparatus | |
| US4200869A (en) | Data display control system with plural refresh memories | |
| JPH087567B2 (ja) | 画像表示装置 | |
| USRE37879E1 (en) | Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| US5192943A (en) | Cursor display control method and apparatus in a graphic display system | |
| WO1982002263A1 (en) | General purpose data terminal system | |
| JPH0214715B2 (ja) | ||
| JPH0267879A (ja) | 映像信号処理回路 | |
| JP2000003164A (ja) | 画像表示システム | |
| US4754331A (en) | Digitizer for an image processing system | |
| JPS6073575A (ja) | デ−タ表示装置 | |
| US6822637B2 (en) | Apparatus, method and program for generating image signal having pointer signal | |
| JPS62208766A (ja) | 映像合成装置 | |
| JPH02312380A (ja) | 表示装置 | |
| JPH02127688A (ja) | 陰極線管表示装置制御方式 | |
| JPS62239672A (ja) | 表示方法 | |
| JP2907630B2 (ja) | フレームメモリ制御装置 | |
| US5150453A (en) | Capture of vector CRT display for hardcopy | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| US5327525A (en) | System for readying host device to transfer data to recording device in response to gating signal sent from recording device | |
| JP2805621B2 (ja) | 画像データ処理装置 | |
| JPH048080A (ja) | 画像表示装置 | |
| JP2773879B2 (ja) | オンスクリーン表示装置 | |
| JPH0219677B2 (ja) |