JPH0214749B2 - - Google Patents
Info
- Publication number
- JPH0214749B2 JPH0214749B2 JP55184729A JP18472980A JPH0214749B2 JP H0214749 B2 JPH0214749 B2 JP H0214749B2 JP 55184729 A JP55184729 A JP 55184729A JP 18472980 A JP18472980 A JP 18472980A JP H0214749 B2 JPH0214749 B2 JP H0214749B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- reticle
- reflected light
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Analysis (AREA)
- Image Processing (AREA)
Description
【発明の詳細な説明】
本発明はレチクルを用いて半導体表面に焼付け
たパターンを、その下に形成されている基準パタ
ーンと比較することによつてレチクルパターンを
検査するパターン検査法に関するものである。
たパターンを、その下に形成されている基準パタ
ーンと比較することによつてレチクルパターンを
検査するパターン検査法に関するものである。
半導体装置の製造に用いられるフオトプロセス
では半導体ウエフアー表面に塗布されたフオトレ
ジスト等の感光材料層にフオトマスクを密着させ
てパターンを転写する方法、いわゆるコンタクト
焼付、が従来一般的であつた。近年フオトプロセ
スに於いても機械による自動処理技術が進み、レ
チクルと呼ばれる拡大パターンを光学的に縮少
し、且、位置を順次ずらせながら半導体ウエフア
ーに直接焼付けることが行なわれるようになつて
きた。
では半導体ウエフアー表面に塗布されたフオトレ
ジスト等の感光材料層にフオトマスクを密着させ
てパターンを転写する方法、いわゆるコンタクト
焼付、が従来一般的であつた。近年フオトプロセ
スに於いても機械による自動処理技術が進み、レ
チクルと呼ばれる拡大パターンを光学的に縮少
し、且、位置を順次ずらせながら半導体ウエフア
ーに直接焼付けることが行なわれるようになつて
きた。
これは微細パターン焼付に適した方法であり、
また等寸大のフオトマスクを作成する工程を省略
し、更に消耗品であるフオトマスクを不要とする
ことから、焼付けられたパターンに欠陥が発生す
る蓋然性を減少させ、更に経費の節減をもたらす
ものであるが、一方では新たな問題が生じてい
る。
また等寸大のフオトマスクを作成する工程を省略
し、更に消耗品であるフオトマスクを不要とする
ことから、焼付けられたパターンに欠陥が発生す
る蓋然性を減少させ、更に経費の節減をもたらす
ものであるが、一方では新たな問題が生じてい
る。
この方式のパターン転写に於ては、装置内に用
意された何種類かのレチクルの中から必要なもの
を選び出し、複数のウエフアーにパターン焼付処
理を行なうので、選び出されたレチクルに偶々塵
埃が付着するというような事態が生じると、全て
のウエフアーの全てのチツプに欠陥のあるパター
ンが焼付けられてしまうことになる。
意された何種類かのレチクルの中から必要なもの
を選び出し、複数のウエフアーにパターン焼付処
理を行なうので、選び出されたレチクルに偶々塵
埃が付着するというような事態が生じると、全て
のウエフアーの全てのチツプに欠陥のあるパター
ンが焼付けられてしまうことになる。
この焼付作業は防塵室内に設置された焼付装置
内で自動処理されるものであるから、レチクルに
このような異常が発生する確率は低いのである
が、一度発出すると、同時に処理したロツト全て
が駄目になるわけで、甚大な損害をこうむること
になるから、これを防ぐことは重要な課題であ
る。
内で自動処理されるものであるから、レチクルに
このような異常が発生する確率は低いのである
が、一度発出すると、同時に処理したロツト全て
が駄目になるわけで、甚大な損害をこうむること
になるから、これを防ぐことは重要な課題であ
る。
その為には焼付処理中のレチクルに塵埃付着等
の欠陥が生じていないかを検査することが求めら
れるから、レチクルを予め検査しておくのでは駄
目で、しかも１ロツト分のウエフアーの焼付処理
が行なわれている間に検知しなければならないと
いう時間的な制約が付くので、この問題に対する
適切な解決法は従来知られていない。
の欠陥が生じていないかを検査することが求めら
れるから、レチクルを予め検査しておくのでは駄
目で、しかも１ロツト分のウエフアーの焼付処理
が行なわれている間に検知しなければならないと
いう時間的な制約が付くので、この問題に対する
適切な解決法は従来知られていない。
本発明はこの問題を解決したパターン検査法を
提供するもので、半導体基板上に、表面の光反射
率が前記半導体基板表面の光反射率と異る材料の
層によつて基準となるパターンを形成し、該基板
上に塗布した感光材料層に比較検査すべきパター
ン転写し、該感光材料層のパターンが前記表面反
射率の異る材料層によつて形成されたパターンと
異つている部分の有無を光電変換によつて得たパ
ターン信号に従つて検知し、前記転写が行なわれ
た原パターンを検査することを特徴としている。
提供するもので、半導体基板上に、表面の光反射
率が前記半導体基板表面の光反射率と異る材料の
層によつて基準となるパターンを形成し、該基板
上に塗布した感光材料層に比較検査すべきパター
ン転写し、該感光材料層のパターンが前記表面反
射率の異る材料層によつて形成されたパターンと
異つている部分の有無を光電変換によつて得たパ
ターン信号に従つて検知し、前記転写が行なわれ
た原パターンを検査することを特徴としている。
以下、本発明を一実施例に従つて説明する。
パターンの検査は、本質的には基準パターンと
の比較により、相違箇所の有無を検知して行なわ
れるものであるが、本実施例に於ては、この基準
パターンをシリコン（Si）ウエフアー上に被着し
た二酸化硅素（SiO2）層によつて形成する。こ
の状況は第１図に示される。
の比較により、相違箇所の有無を検知して行なわ
れるものであるが、本実施例に於ては、この基準
パターンをシリコン（Si）ウエフアー上に被着し
た二酸化硅素（SiO2）層によつて形成する。こ
の状況は第１図に示される。
まず、半導体装置の製造に用いられるものと同
様の、表面が研磨されたSiウエフアー１を用意
し、その表面に数百nmの厚さにSiO2層２を被着
する。その上にフオトレジスト層３を塗布し、後
に検査対象となるレチクル或は同等のパターンを
有するレチクルを用いてパターンを焼付け、現像
処理する。この処理によつて得られる。、SiO2層
２上にパターニングされたフオトレジスト層３が
形成された状態を示すものが第１図ａである。
様の、表面が研磨されたSiウエフアー１を用意
し、その表面に数百nmの厚さにSiO2層２を被着
する。その上にフオトレジスト層３を塗布し、後
に検査対象となるレチクル或は同等のパターンを
有するレチクルを用いてパターンを焼付け、現像
処理する。この処理によつて得られる。、SiO2層
２上にパターニングされたフオトレジスト層３が
形成された状態を示すものが第１図ａである。
次にフオトレジスト層３をマスクにして、プラ
ズマエツチングによりSiO2２をパターニングす
る。プラズマエツチングは方向性のあるエツチン
グ法で、サイドエツチが殆んど生じないからフオ
トレジストのパターンは正確にSiO2層のパター
ンとして転写される。この状態が第１図ｂであ
る。
ズマエツチングによりSiO2２をパターニングす
る。プラズマエツチングは方向性のあるエツチン
グ法で、サイドエツチが殆んど生じないからフオ
トレジストのパターンは正確にSiO2層のパター
ンとして転写される。この状態が第１図ｂであ
る。
プラズマエツチングはその実施条件によつて
SiO2に対するエツチング速度に比較してSiに対
するエツチング速度を充分小になし得るものであ
るから、SiO2がエツチング除去されSi表面４が
露出したところでエツチングを停止させることが
できるが、SiO2層のパターニングを完全に行な
う為、若干のオーバーエツチが加えられるのでSi
基板もわずかにエツチングされる。しかしながら
このようにして露出したSi表面も平坦で、光の反
射率は研磨面と殆んど変らず、後に述べるような
処理に影響を及ぼすことは無い。以上の処理の
際、位置合せ基準マークも同時にSiO2パターン
として転写しておく。
SiO2に対するエツチング速度に比較してSiに対
するエツチング速度を充分小になし得るものであ
るから、SiO2がエツチング除去されSi表面４が
露出したところでエツチングを停止させることが
できるが、SiO2層のパターニングを完全に行な
う為、若干のオーバーエツチが加えられるのでSi
基板もわずかにエツチングされる。しかしながら
このようにして露出したSi表面も平坦で、光の反
射率は研磨面と殆んど変らず、後に述べるような
処理に影響を及ぼすことは無い。以上の処理の
際、位置合せ基準マークも同時にSiO2パターン
として転写しておく。
このような処理によつて得たSiO2パターンを
検査用の基準パターンとするのであるが、このパ
ターンには許容範囲外の欠陥が存在してはならな
いので、原図と比較する等の方法により綿密に検
査される。
検査用の基準パターンとするのであるが、このパ
ターンには許容範囲外の欠陥が存在してはならな
いので、原図と比較する等の方法により綿密に検
査される。
この基準パターン作成は目的とする検査にとつ
ては予備処理の段階であるから、特に時間的な制
約は無く、良品の基準パターンが得られるまで何
度でも繰返して良いものである。
ては予備処理の段階であるから、特に時間的な制
約は無く、良品の基準パターンが得られるまで何
度でも繰返して良いものである。
Siウエフアー上に形成する基準パターンは、本
発明の方法に於ては、基本的には１個あればよい
のであるが、２個或はそれ以上ある方がより広汎
な利用が可能であるし、基準パターンの作成自
体、複数個のパターンを同時に形成する方が良品
パターンの得られる可能性が大になるので、１枚
のSiウエフアーに数個のパターンを焼付けて上記
の処理を行なう方が有利である。その際用いたレ
チクルに偶々塵埃の付着があつたような場合には
上述の処理をやり直さなければならないが、既述
したようにその可能性は小である。また、良品パ
ターンが１個確認されれば、あとはこのパターン
と比較すれば良いから、これは公知の自動パター
ン検査法で行なえば良いことになる。
発明の方法に於ては、基本的には１個あればよい
のであるが、２個或はそれ以上ある方がより広汎
な利用が可能であるし、基準パターンの作成自
体、複数個のパターンを同時に形成する方が良品
パターンの得られる可能性が大になるので、１枚
のSiウエフアーに数個のパターンを焼付けて上記
の処理を行なう方が有利である。その際用いたレ
チクルに偶々塵埃の付着があつたような場合には
上述の処理をやり直さなければならないが、既述
したようにその可能性は小である。また、良品パ
ターンが１個確認されれば、あとはこのパターン
と比較すれば良いから、これは公知の自動パター
ン検査法で行なえば良いことになる。
以上述べたような処理により良品のSiO2パタ
ーンを少くも１個備えたSiウエフアーを準備する
のが本発明の第１の段階である。
ーンを少くも１個備えたSiウエフアーを準備する
のが本発明の第１の段階である。
次の段階が実際のフオトプロセスに於けるレチ
クルの状態のチエツクになるわけであるが、上述
の処理により基準パターンを形成した基準ウエフ
アーを、処理すべききロツトに先頭ウエフアーと
して加えておく。例えば24枚を１ロツトとする場
合、この基準ウエフアーをNo.１とし、以下のウエ
フアーをNo.２〜No.25として処理するのである。
クルの状態のチエツクになるわけであるが、上述
の処理により基準パターンを形成した基準ウエフ
アーを、処理すべききロツトに先頭ウエフアーと
して加えておく。例えば24枚を１ロツトとする場
合、この基準ウエフアーをNo.１とし、以下のウエ
フアーをNo.２〜No.25として処理するのである。
基準ウエフアーは、以下のウエフアーと同様、
表面にフオトレジストが塗布され、レチクルパタ
ーンの投射によつて焼付けが行なわれるが基準ウ
エフアーは先行して現像処理され、検査が行なわ
れる。他のウエフアー即ちNo.２〜No.25は従来と同
様に順次焼付処理が進められる。
表面にフオトレジストが塗布され、レチクルパタ
ーンの投射によつて焼付けが行なわれるが基準ウ
エフアーは先行して現像処理され、検査が行なわ
れる。他のウエフアー即ちNo.２〜No.25は従来と同
様に順次焼付処理が進められる。
この２度目のパターン焼付けは、SiO2層に形
成されている位置合せ基準に従つて行なわれる
為、現像されたものには第２図に示すように、前
のSiO2パターンに正確に重なつたフオトレジス
トのパターンが形成される筈である。実際には位
置合せ誤差程度のズレは発生するが、ここでは本
発明の理解を容易ならしめる為、このズレは無い
ものとして説明を行なう。
成されている位置合せ基準に従つて行なわれる
為、現像されたものには第２図に示すように、前
のSiO2パターンに正確に重なつたフオトレジス
トのパターンが形成される筈である。実際には位
置合せ誤差程度のズレは発生するが、ここでは本
発明の理解を容易ならしめる為、このズレは無い
ものとして説明を行なう。
この工程に使用されるレチクルは、この焼付処
理直前にセツトされたものであるから、基準パタ
ーンを作成した時とは異つて塵埃の付着等が生じ
ている可能性がある。この塵埃が遮光性のもので
あつて、フオトレジスト層がポジ型であると、第
３図に示すように本来存在しない筈のレジスト
３′がSi表面上に残ることになる。また塵埃の材
質や形状によつては光の反射或は屈折の為、光の
照射は無い筈の部分のレジストが感光除去されて
しまい、SiO2層の表面５が露出する場合もある。
理直前にセツトされたものであるから、基準パタ
ーンを作成した時とは異つて塵埃の付着等が生じ
ている可能性がある。この塵埃が遮光性のもので
あつて、フオトレジスト層がポジ型であると、第
３図に示すように本来存在しない筈のレジスト
３′がSi表面上に残ることになる。また塵埃の材
質や形状によつては光の反射或は屈折の為、光の
照射は無い筈の部分のレジストが感光除去されて
しまい、SiO2層の表面５が露出する場合もある。
同一パターンのレチクルが複数枚存在し、基準
パターン作成に用いたものと異るレチクルがロツ
ト処理に用いられるというような場合には、レチ
クルのパターンに欠陥が存在する可能性もあつ
て、その場合にも上述のようなフオトレジストの
過剰或は不足という現象が発生する。
パターン作成に用いたものと異るレチクルがロツ
ト処理に用いられるというような場合には、レチ
クルのパターンに欠陥が存在する可能性もあつ
て、その場合にも上述のようなフオトレジストの
過剰或は不足という現象が発生する。
このようなフオトレジストの過不足はウエフア
ー表面に付着した塵埃、現像処理上の事故等、レ
チクル側に原因の無い場合もあるが、レチクルの
状態が不良である可能性も示すものである。これ
がウエフアー側に原因のあるものであれば、何個
か焼付けられたパターンに同じ欠陥が生ずること
は無いから、他の焼付パターンの同じ位置を調べ
れば、レチクル側の不良か否かは直ちに判明す
る。先に、基準パターンを複数個用意する方が有
利と述べたのはこのような利用法がある故であ
る。
ー表面に付着した塵埃、現像処理上の事故等、レ
チクル側に原因の無い場合もあるが、レチクルの
状態が不良である可能性も示すものである。これ
がウエフアー側に原因のあるものであれば、何個
か焼付けられたパターンに同じ欠陥が生ずること
は無いから、他の焼付パターンの同じ位置を調べ
れば、レチクル側の不良か否かは直ちに判明す
る。先に、基準パターンを複数個用意する方が有
利と述べたのはこのような利用法がある故であ
る。
フオトレジスト層の過不足の検知は肉眼でも可
能であるが、複雑なパターンに対し、正確且迅速
に行なう為には機械による自動処理が望ましい。
この処理法の一実施例を次に述べる。
能であるが、複雑なパターンに対し、正確且迅速
に行なう為には機械による自動処理が望ましい。
この処理法の一実施例を次に述べる。
パターン検査の自動処理に於ては、対象パター
ンを電気信号に変換して行なうのが通常である。
本実施例に於ても、二度目のパターニングを行な
つた基準ウエフアーの表面をビデオカメラで走査
的に撮影する。この映像信号出力をデイジタル化
処理すると、第４図のように４段階のレベルを持
つパターン信号が得られる。
ンを電気信号に変換して行なうのが通常である。
本実施例に於ても、二度目のパターニングを行な
つた基準ウエフアーの表面をビデオカメラで走査
的に撮影する。この映像信号出力をデイジタル化
処理すると、第４図のように４段階のレベルを持
つパターン信号が得られる。
これらの信号レベルは各層表面の反射率によつ
て定まるものであつて、最も反射率の高いSi表面
のレベルは、第４図のａのレベルであり、SiO2
層表面５は反射率が低いので０に近いｄレベルと
なる。Si表面にフオトレジスト層３′が重なつて
いる部分はフオトレジストによる吸収の為、反射
率は若干低下してｂレベルとなり、SiO2層上に
フオトレジスト層３が被着すると、フオトレジス
ト層表面からの反射の為ｃレベルに上る。
て定まるものであつて、最も反射率の高いSi表面
のレベルは、第４図のａのレベルであり、SiO2
層表面５は反射率が低いので０に近いｄレベルと
なる。Si表面にフオトレジスト層３′が重なつて
いる部分はフオトレジストによる吸収の為、反射
率は若干低下してｂレベルとなり、SiO2層上に
フオトレジスト層３が被着すると、フオトレジス
ト層表面からの反射の為ｃレベルに上る。
二度焼付けたパターン即ち、SiO2パターンと
フオトレジストパターンが正確に一致していれば
このパターン信号に含まれるレベルはａとｃのみ
であるが、フオトレジストパターンに過不足があ
るとｂ或はｄのレベルが発生する。従つて、適当
なスライスレベルを設定して、このｂレベル及び
ｄレベルの発生を監視すれば両パターンの不一致
を容易に発見することができる。
フオトレジストパターンが正確に一致していれば
このパターン信号に含まれるレベルはａとｃのみ
であるが、フオトレジストパターンに過不足があ
るとｂ或はｄのレベルが発生する。従つて、適当
なスライスレベルを設定して、このｂレベル及び
ｄレベルの発生を監視すれば両パターンの不一致
を容易に発見することができる。
このような検査に要する時間は数十分程度であ
り、１ロツト分のウエアーの焼付処理時間よりも
短時間であるから、レチクル不良が発見されれば
直ちに焼付処理を中止し、フオトレジストの除
去、再塗布によつてこの工程をやり直すことがで
きる。その場合、レチクルは別のものと取換える
か、或は洗浄処理を行なうことが必要なことは勿
論である。
り、１ロツト分のウエアーの焼付処理時間よりも
短時間であるから、レチクル不良が発見されれば
直ちに焼付処理を中止し、フオトレジストの除
去、再塗布によつてこの工程をやり直すことがで
きる。その場合、レチクルは別のものと取換える
か、或は洗浄処理を行なうことが必要なことは勿
論である。
既述したようにレチクルに欠陥を生ずることは
頻発する現象ではないので、このようなモニター
的手法が充分に有効なのである。なお、上述の自
動処理による良否判断に於て、位置合せ誤差から
発生するｂレベル或はｄレベルや、許容範囲内の
欠陥から生ずるｂレベル或はｄレベルは、従来の
比較検査に於けると同様の処理で吸収し、不良と
判定ることの無いようにすればよい。良否の最終
判定は人が見て行なうのも有効な処理方法であ
る。
頻発する現象ではないので、このようなモニター
的手法が充分に有効なのである。なお、上述の自
動処理による良否判断に於て、位置合せ誤差から
発生するｂレベル或はｄレベルや、許容範囲内の
欠陥から生ずるｂレベル或はｄレベルは、従来の
比較検査に於けると同様の処理で吸収し、不良と
判定ることの無いようにすればよい。良否の最終
判定は人が見て行なうのも有効な処理方法であ
る。
このように本発明を自動処理で実施する場合
は、各材料層の表面反射率の差異を利用するの
で、基準パターンを形成する材料は、研磨された
Si表面に比べて充分に低反射率であることが必要
である。この条件を満す材料としては、SiO2の
他に多結晶Siがあげられる。いずれの場合も、パ
ターン精度を確保する為にはその厚みは400nm程
度であることが望ましい。
は、各材料層の表面反射率の差異を利用するの
で、基準パターンを形成する材料は、研磨された
Si表面に比べて充分に低反射率であることが必要
である。この条件を満す材料としては、SiO2の
他に多結晶Siがあげられる。いずれの場合も、パ
ターン精度を確保する為にはその厚みは400nm程
度であることが望ましい。
以上説明したように本発明によれば、１ロツト
の焼付処理時間内にレチクルの不良を見出し得る
ので、全チツプに同じ欠陥が発生する事故を防ぐ
ことができる。
の焼付処理時間内にレチクルの不良を見出し得る
ので、全チツプに同じ欠陥が発生する事故を防ぐ
ことができる。
第１図乃至第４図は本発明を説明する図であつ
て１はSi基板、２はSiO2層、３，３′はフオトレ
ジスト、４はSi基板表面、５はSiO2層表面であ
る。
て１はSi基板、２はSiO2層、３，３′はフオトレ
ジスト、４はSi基板表面、５はSiO2層表面であ
る。
Claims (1)
- 【特許請求の範囲】 １ 第１の材料からなる基板上に、光反射率が前
記第１の材料と異なる第２の材料からなる層をパ
ターニング形成して基準パターンを形成し、 該第２の材料層上を含む前記基板上全面に感光
材料を塗布して被膜を形成し、 前記基準パターンと対応する、比較検査される
パターンを光学的に転写し、化学処理することに
よつて、前記感光材料被膜をパターニングし、 前記感光材料被膜上より光を照射して、 (a) 前記基板表面からの反射光に対応する反射光
強度、 (b) 前記感光材料被膜が直接前記基板表面に被着
した部分からの反射光に対応する反射光強度、 (c) 前記第２の材料層表面に前記感光材料層が被
着した部分からの反射光に対応する反射光強度
及び、 (d) 前記第２の材料層表面からの反射光に対応す
る反射光強度、 の分布が前記基準パターンに対応する分布である
かどうかに基づいて前記比較検査されるパターン
を検査することを特徴とするパターン検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184729A JPS57108970A (en) | 1980-12-25 | 1980-12-25 | Pattern checking method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55184729A JPS57108970A (en) | 1980-12-25 | 1980-12-25 | Pattern checking method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57108970A JPS57108970A (en) | 1982-07-07 |
| JPH0214749B2 true JPH0214749B2 (ja) | 1990-04-09 |
Family
ID=16158337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55184729A Granted JPS57108970A (en) | 1980-12-25 | 1980-12-25 | Pattern checking method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57108970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150080768A (ko) * | 2014-01-02 | 2015-07-10 | 윤성노 | Ｌｅｄ 전조등 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6654698B2 (en) | 2001-06-12 | 2003-11-25 | Applied Materials, Inc. | Systems and methods for calibrating integrated inspection tools |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322370A (en) * | 1976-08-13 | 1978-03-01 | Fujitsu Ltd | Inspecting method of semiconductor device |
-
1980
- 1980-12-25 JP JP55184729A patent/JPS57108970A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150080768A (ko) * | 2014-01-02 | 2015-07-10 | 윤성노 | Ｌｅｄ 전조등 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57108970A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6051345A (en) | Method of producing phase shifting mask | |
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US7046352B1 (en) | Surface inspection system and method using summed light analysis of an inspection surface | |
| JP2914325B2 (ja) | 半導体素子の工程欠陥検査方法 | |
| JPH0214749B2 (ja) | ||
| JPH09293764A (ja) | 半導体素子の工程欠陥検査方法 | |
| JPS6131610B2 (ja) | ||
| JPS63124939A (ja) | パターン検査方法およびその装置 | |
| US6316277B1 (en) | Tuning substrate/resist contrast to maximize defect inspection sensitivity for ultra-thin resist in DUV lithography | |
| JPH0258777B2 (ja) | ||
| Hilton et al. | Glass wafer processing and inspection for qualification of reticles in a fineline wafer stepper production facility | |
| JPH0644147B2 (ja) | フォトマスクの欠陥検査方法 | |
| JPH1090116A (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法およびそれに用いるレチクル | |
| JPH046937B2 (ja) | ||
| JPS61250546A (ja) | マスクの比較検査方法 | |
| JP2766098B2 (ja) | レチクルマスクの欠陥検出方法 | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| JPS63142632A (ja) | マスク検査方法 | |
| JPH07119701B2 (ja) | レチクルパタ−ン検査方法 | |
| JPH0690142B2 (ja) | マスク検査方法 | |
| JPS59924A (ja) | フオトマスクの検査方法 | |
| JPH04285959A (ja) | 位相シフトレチクルの検査方法 | |
| JPS63943B2 (ja) | ||
| KR20040025732A (ko) | 포토리소그래피 공정의 정렬마크 및 이를 이용하는정렬검사방법 | |
| Lee | Lithography process monitoring and defect detection |