JPH0258777B2 - - Google Patents
Info
- Publication number
- JPH0258777B2 JPH0258777B2 JP11277982A JP11277982A JPH0258777B2 JP H0258777 B2 JPH0258777 B2 JP H0258777B2 JP 11277982 A JP11277982 A JP 11277982A JP 11277982 A JP11277982 A JP 11277982A JP H0258777 B2 JPH0258777 B2 JP H0258777B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wafer
- patterns
- inspection
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体集積回路（IC）の製造に用い
るマスクのICパターン比較検査方法に関する。
るマスクのICパターン比較検査方法に関する。
(2) 技術の背景
ICの製造工程においては、マスクを用いウエ
ハ上に同一のパターンを作成するが、最近の高集
積度ICの製造には高解像性、高精度位置合せ等
の特徴をもつウエハステツパーが使われてきてい
る。第１図にはウエハ１が摸式的平面図で示さ
れ、格子状に配列された部分２のそれぞれ同一パ
ターンが形成されており、すべてのウエハプロセ
スが終るとウエハは部分２ごとに切断分離され、
その１つ１つが半導体チツプまたはダイと呼ばれ
る。
ハ上に同一のパターンを作成するが、最近の高集
積度ICの製造には高解像性、高精度位置合せ等
の特徴をもつウエハステツパーが使われてきてい
る。第１図にはウエハ１が摸式的平面図で示さ
れ、格子状に配列された部分２のそれぞれ同一パ
ターンが形成されており、すべてのウエハプロセ
スが終るとウエハは部分２ごとに切断分離され、
その１つ１つが半導体チツプまたはダイと呼ばれ
る。
かかる工程の典型的な例においては、ウエハ全
面にホトレジスト膜を塗布形成し、レチクルマス
ク上のパターンを縮小投影露光し、１ないし数チ
ツプ分のICパターンの焼付を繰り返して全面を
露光し、現像処理の後にエツチングをなしてレチ
クルマスクのパターン通りのICパターンを多数
個ウエハに形成する。通常のIC製造においては
少なくとも10種程度のマスクが用意され、それぞ
れのマスクに対応してウエハプロセスがなされ
る。
面にホトレジスト膜を塗布形成し、レチクルマス
ク上のパターンを縮小投影露光し、１ないし数チ
ツプ分のICパターンの焼付を繰り返して全面を
露光し、現像処理の後にエツチングをなしてレチ
クルマスクのパターン通りのICパターンを多数
個ウエハに形成する。通常のIC製造においては
少なくとも10種程度のマスクが用意され、それぞ
れのマスクに対応してウエハプロセスがなされ
る。
(3) 従来技術と問題点
マスクのICパターンは、何百枚ものウエハ上
に繰り返し焼き付けられる。このマスクにゴミが
付着しもしくは傷がつけられ、またはマスクの水
洗の際にマスク上に残つた水滴が乾いてできたし
みがあれば、それはウエハの数多くのICパター
ンに繰り返し現れる。かかるICパターンの欠陥
はウエハのICパターンを検査することによつて
回避しなければならない。
に繰り返し焼き付けられる。このマスクにゴミが
付着しもしくは傷がつけられ、またはマスクの水
洗の際にマスク上に残つた水滴が乾いてできたし
みがあれば、それはウエハの数多くのICパター
ンに繰り返し現れる。かかるICパターンの欠陥
はウエハのICパターンを検査することによつて
回避しなければならない。
一般に、ウエハ上のICパターンの有無、すな
わちパターンに余分のものが付いているかまたは
パターンの一部が不足しているかは、従来ウエハ
上に上記の如きレジスト膜形成、焼付、現像、或
いは更にエツチング等の処理を施して形成された
パターンを、顕微鏡で目視して検査する。
わちパターンに余分のものが付いているかまたは
パターンの一部が不足しているかは、従来ウエハ
上に上記の如きレジスト膜形成、焼付、現像、或
いは更にエツチング等の処理を施して形成された
パターンを、顕微鏡で目視して検査する。
かかる検査は、パターンが複雑になるに従つて
多くの時間を必要とし、また検査するとしても比
較対照する基準パターン（正しいパターン）が存
在しないから、ウエハ上のICパターンが正しい
ものか否かを判断することが困難である。
多くの時間を必要とし、また検査するとしても比
較対照する基準パターン（正しいパターン）が存
在しないから、ウエハ上のICパターンが正しい
ものか否かを判断することが困難である。
(4) 発明の目的
本発明は上記従来の問題点に鑑み、ウエハ上の
ICパターンの比較検査を正確にかつ容易になし
うる方法を提供することを目的とする。
ICパターンの比較検査を正確にかつ容易になし
うる方法を提供することを目的とする。
(5) 発明の構成
そしてこの目的は本発明によれば、前以つて特
定のウエハに基準パターンを形成しておき、この
基準パターンに隣接する位置に所定のIC製造工
程によつてICパターンを形成し、これら２つの
パターンを比較検査する方法を提供することによ
つて達成される。
定のウエハに基準パターンを形成しておき、この
基準パターンに隣接する位置に所定のIC製造工
程によつてICパターンを形成し、これら２つの
パターンを比較検査する方法を提供することによ
つて達成される。
(6) 発明の実施例
以下本発明の実施例を図面によつて詳述する。
前記した如くICの製造工程においては何枚も
のマスクが用意され、その各々は特定のICパタ
ーンを持つている。そこで、特定のマスクについ
て基準パターン（正しいパターン）を作成する。
ここで正しいパターンをいかにして決定するか
は、あるパターンをもつた製品が設計された通り
の結果を発生するか否かを製品について検査をな
すことによつて決定し得るもので、それはICの
通常の製造工程によつて実施可能である。
のマスクが用意され、その各々は特定のICパタ
ーンを持つている。そこで、特定のマスクについ
て基準パターン（正しいパターン）を作成する。
ここで正しいパターンをいかにして決定するか
は、あるパターンをもつた製品が設計された通り
の結果を発生するか否かを製品について検査をな
すことによつて決定し得るもので、それはICの
通常の製造工程によつて実施可能である。
第２図に摸式的に示される上記した基準パター
ンは、例えばウエハ１１上に市松模様に配置され
た部分（基準パターン部分）１２に形成する。な
おこの基準パターンは、ウエハ上に露光、現像、
エツチング等の処理を現実に施して作成されたも
のである。なお同図において、１３は基準パター
ンは形成されず、後に検査されるパターンが形成
される部分（被検査パターン部分）を示す。第２
図に示す如きウエハを、それぞれのマスクに対応
して用意しておく。
ンは、例えばウエハ１１上に市松模様に配置され
た部分（基準パターン部分）１２に形成する。な
おこの基準パターンは、ウエハ上に露光、現像、
エツチング等の処理を現実に施して作成されたも
のである。なお同図において、１３は基準パター
ンは形成されず、後に検査されるパターンが形成
される部分（被検査パターン部分）を示す。第２
図に示す如きウエハを、それぞれのマスクに対応
して用意しておく。
ICの製造において、例えばＡ工程においてレ
チクルマスクａを用いるとすると、生産において
は数多くのウエハに対してマスクａを用いていわ
ゆるウエハステツパーにより、縮小投影露光を繰
り返すことにより、焼付がなされる。ここで、マ
スクａによつて正しいパターンが形成されるか否
かを検査したい、そのときには、第２図に示され
る基準パターンが形成されたウエハ１１を、マス
クａを用いて露光されるウエハのロツト（例えば
50枚のウエハが１ロツトを構成する）に入れる。
ウエハ１１上には他のウエハと同様にホトレジス
ト膜が塗布形成されている。
チクルマスクａを用いるとすると、生産において
は数多くのウエハに対してマスクａを用いていわ
ゆるウエハステツパーにより、縮小投影露光を繰
り返すことにより、焼付がなされる。ここで、マ
スクａによつて正しいパターンが形成されるか否
かを検査したい、そのときには、第２図に示され
る基準パターンが形成されたウエハ１１を、マス
クａを用いて露光されるウエハのロツト（例えば
50枚のウエハが１ロツトを構成する）に入れる。
ウエハ１１上には他のウエハと同様にホトレジス
ト膜が塗布形成されている。
通常のウエハに対しては、第１図に示した如く
全面にパターンが投影され作成されるが、ウエハ
１１に対しては、基準パターン１２が作成されて
いない被検査パターン部分１３にのみ選択的に露
光される。次いで所定の現像がなされて被検査パ
ターン部分１３にICパターンが形成される。
全面にパターンが投影され作成されるが、ウエハ
１１に対しては、基準パターン１２が作成されて
いない被検査パターン部分１３にのみ選択的に露
光される。次いで所定の現像がなされて被検査パ
ターン部分１３にICパターンが形成される。
次に、基準パターンと検査パターンとを比較検
査する。この検査は機械的な比較検査機または光
学的に双方のパターンを重ね合せて検査する光学
的検査機を用いてなす。機械的検査または光学的
検査のいずれによるにしても、そのため検査機は
市販されているので、検査機についての詳細な説
明は省略する。
査する。この検査は機械的な比較検査機または光
学的に双方のパターンを重ね合せて検査する光学
的検査機を用いてなす。機械的検査または光学的
検査のいずれによるにしても、そのため検査機は
市販されているので、検査機についての詳細な説
明は省略する。
上記の比較検査において、基準パターンと被検
査パターンは隣合ついるのであるから、いずれの
装置を用いても、比較検査は正確にかつ容易にな
しうる利点がある。なお、基準パターンの配列は
第２図に示す市松模様配列に限定されるものでな
く、第１図のパターン配列において、最も上の行
から１行おきに、または最も右の列から１列おき
に、並べて配列してもよい。要は、被検査パター
ンが基準パターンのすぐ隣に形成される如くに配
列することである。
査パターンは隣合ついるのであるから、いずれの
装置を用いても、比較検査は正確にかつ容易にな
しうる利点がある。なお、基準パターンの配列は
第２図に示す市松模様配列に限定されるものでな
く、第１図のパターン配列において、最も上の行
から１行おきに、または最も右の列から１列おき
に、並べて配列してもよい。要は、被検査パター
ンが基準パターンのすぐ隣に形成される如くに配
列することである。
(7) 発明の効果
以上、詳細に説明したように、本発明の方法に
よるときは、IC製造用のウエハを用い、それに
基準パターンを形成するだけの準備をなすことに
より、製造工程で形成されるICパターンの比較
検査が正確かつ容易になされうるので、IC製造
における不良品率の低減に効果大である。
よるときは、IC製造用のウエハを用い、それに
基準パターンを形成するだけの準備をなすことに
より、製造工程で形成されるICパターンの比較
検査が正確かつ容易になされうるので、IC製造
における不良品率の低減に効果大である。
第１図はウエハ上に形成されるICパターンを
示すための摸式的平面図、第２図は本発明の方法
の実施に用いる基準パターンが形成されたウエハ
の摸式的平面図である。 １１…ウエハ、１２…基準パターン部分、１３
…被検査パターン部分。
示すための摸式的平面図、第２図は本発明の方法
の実施に用いる基準パターンが形成されたウエハ
の摸式的平面図である。 １１…ウエハ、１２…基準パターン部分、１３
…被検査パターン部分。
Claims (1)
- １ 半導体装置集積回路形成工程においてウエハ
ステツパーを用いて作られる集積回路パターンを
検査する方法にして、正確な基準パターンが形成
された基準パターン部分を選択的に配列してなる
検査用基準ウエハを用意し、該基準ウエハの前記
基準パターン部分に隣接する部分に集積回路パタ
ーンを形成し、これら２つのパターンを比較検査
することを特徴とするパターン比較検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112779A JPS594019A (ja) | 1982-06-30 | 1982-06-30 | パタ−ン比較検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112779A JPS594019A (ja) | 1982-06-30 | 1982-06-30 | パタ−ン比較検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594019A JPS594019A (ja) | 1984-01-10 |
| JPH0258777B2 true JPH0258777B2 (ja) | 1990-12-10 |
Family
ID=14595279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112779A Granted JPS594019A (ja) | 1982-06-30 | 1982-06-30 | パタ−ン比較検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594019A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172558B1 (ko) * | 1995-03-22 | 1999-03-20 | 김주용 | 노광 마스크의 제조방법 |
| DE10142316A1 (de) | 2001-08-30 | 2003-04-17 | Advanced Micro Devices Inc | Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler |
| DE10224164B4 (de) | 2002-05-31 | 2007-05-10 | Advanced Micro Devices, Inc., Sunnyvale | Eine zweidimensionale Struktur zum Bestimmen einer Überlagerungsgenauigkeit mittels Streuungsmessung |
| CN101520609A (zh) | 2002-10-28 | 2009-09-02 | Asml荷兰有限公司 | 检测掩模缺陷的方法,计算机程序和基准衬底 |
-
1982
- 1982-06-30 JP JP57112779A patent/JPS594019A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS594019A (ja) | 1984-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| KR950003891B1 (ko) | 반도체 장치 제조 방법 | |
| US8003984B1 (en) | Reticle for wafer test structure areas | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| JP2663623B2 (ja) | レジストパターンの形成方法 | |
| US6529623B1 (en) | Stepper lens specific reticle compensation for critical dimension control | |
| JPS58196445A (ja) | マスク検査方法 | |
| JP2836391B2 (ja) | 半導体集積回路作製用マスク及びその検査方法 | |
| JP2970043B2 (ja) | レチクルのパターン検査方法 | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
| JPH07181686A (ja) | レジストパターンの形成方法 | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| JPS5919318A (ja) | 転写パタ−ンの位置ずれ検査方法および転写パタ−ンマスク | |
| KR100611071B1 (ko) | 반도체 공정에서 마크 형성 방법 | |
| JPH06181169A (ja) | 露光装置、及び、半導体装置の製造方法 | |
| JPS59124127A (ja) | 電子線露光パタ−ンの評価方法 | |
| JP2766098B2 (ja) | レチクルマスクの欠陥検出方法 | |
| JPS6331132A (ja) | パタ−ン描画精度検査方法 | |
| JPH0757996A (ja) | 露光装置、及び、半導体装置の製造方法 | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPH0690142B2 (ja) | マスク検査方法 | |
| JPH0214749B2 (ja) | ||
| KR100532361B1 (ko) | 정렬키가 구비된 반도체소자 | |
| JPS63943B2 (ja) |