JPH0214791B2 - - Google Patents
Info
- Publication number
- JPH0214791B2 JPH0214791B2 JP54172014A JP17201479A JPH0214791B2 JP H0214791 B2 JPH0214791 B2 JP H0214791B2 JP 54172014 A JP54172014 A JP 54172014A JP 17201479 A JP17201479 A JP 17201479A JP H0214791 B2 JPH0214791 B2 JP H0214791B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- molybdenum
- polycrystalline silicon
- silicide
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
本発明は、モリブデンを主材とするゲート電極
を有するMIS電界効果半導体装置の製造方法に関
する。
を有するMIS電界効果半導体装置の製造方法に関
する。
近年、MIS電界効果半導体装置のゲート電極と
してモリブデンが用いられようとしている。
してモリブデンが用いられようとしている。
しかしながら、ゲート絶縁膜の上にモリブデン
被膜を形成すると、多結晶シリコン被膜の場合と
比較して、仕事関数φMが大になり、また、表
（界）面電荷量QSSも大になるので不安定になる。
被膜を形成すると、多結晶シリコン被膜の場合と
比較して、仕事関数φMが大になり、また、表
（界）面電荷量QSSも大になるので不安定になる。
そこで、モリブデン・シリサイド（Mosil）−
モリーブデン（Mo）の２層構造にしたもの（要
すれば特公昭49−14794号公報参照）、多結晶シリ
コン−モリブデンの２層構造にしたもの（要すれ
ば特公昭54−11674号公報参照）などが提案され
ているが、これは、いずれもモリブデンそのもの
を用いている為、次のような欠点がある。
モリーブデン（Mo）の２層構造にしたもの（要
すれば特公昭49−14794号公報参照）、多結晶シリ
コン−モリブデンの２層構造にしたもの（要すれ
ば特公昭54−11674号公報参照）などが提案され
ているが、これは、いずれもモリブデンそのもの
を用いている為、次のような欠点がある。
(1) モリブデンとフオト・レジスタとの密着性が
多結晶シリコンとフオト・レジストほどは良く
ないので、精密なパターニングが困難である。
多結晶シリコンとフオト・レジストほどは良く
ないので、精密なパターニングが困難である。
(2) モリブデンは酸化され易いので、アルミニウ
ムの配線などと接続する場合にコンタクト不良
を起し易い。
ムの配線などと接続する場合にコンタクト不良
を起し易い。
本発明は、モリブデン・シリサイドのゲート電
極を有するMIS電界効果半導体装置を容易に製造
する方法を提供するものであり、以下これを詳細
に説明する。
極を有するMIS電界効果半導体装置を容易に製造
する方法を提供するものであり、以下これを詳細
に説明する。
第１図乃至第４図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。
第１図参照
(1) シリコン半導体基板１に窒化シリコン・マス
クを用いた選択酸化法を適用してフイールド絶
縁膜２を形成し、次いで、通常の技法を適用し
てゲート絶縁膜３を形成する。
クを用いた選択酸化法を適用してフイールド絶
縁膜２を形成し、次いで、通常の技法を適用し
てゲート絶縁膜３を形成する。
第２図参照
(2) スパツタ法を適用し、厚さ2000〔Å〕程度の
モリブデン膜４を形成する。
モリブデン膜４を形成する。
(3) 化学気相成長法（CVD法）に依り厚さ2000
〔Å〕程度の燐含有多結晶シリコン膜５を成長
させる。
〔Å〕程度の燐含有多結晶シリコン膜５を成長
させる。
尚、この燐含有多結晶シリコン膜５は燐含有
モリブデン・シリサイド膜に代えても良い。
モリブデン・シリサイド膜に代えても良い。
第３図参照
(4) フオト・リソグラフイ技術を適用し、フオ
ト・レジスト膜６をマスクとして多結晶シリコ
ン膜５、モリブデン膜４、ゲート絶縁膜３のパ
ターニングを行なう。
ト・レジスト膜６をマスクとして多結晶シリコ
ン膜５、モリブデン膜４、ゲート絶縁膜３のパ
ターニングを行なう。
(5) イオン注入法に依り砒素イオンのデポジシヨ
ンを行なう。
ンを行なう。
第４図参照
(6) 近赤外線又は可視光レーザに依り局部加熱を
行ない、多結晶シリコン膜５とモリブデン膜４
とを溶融して均質な燐含有モリブデン・シリサ
イドからなるゲート電極７を形成するとともに
工程(5)で砒素イオンをデポジシヨンした部分の
レーザ・アニールを行なう。図に於ける記号８
はn+型ソース領域を、また記号９はn+型ドレ
イン領域をそれぞれ表わしている。
行ない、多結晶シリコン膜５とモリブデン膜４
とを溶融して均質な燐含有モリブデン・シリサ
イドからなるゲート電極７を形成するとともに
工程(5)で砒素イオンをデポジシヨンした部分の
レーザ・アニールを行なう。図に於ける記号８
はn+型ソース領域を、また記号９はn+型ドレ
イン領域をそれぞれ表わしている。
この工程では、最初、レーザ・エネルギが多
結晶シリコン膜５に吸収されてそれが溶融し、
モリブデン膜４と反応するものであり、若し、
モリブデン膜４が多結晶シリコン膜５の上に在
ると、レーザ光が反射されるので加熱の効率は
悪くなる。
結晶シリコン膜５に吸収されてそれが溶融し、
モリブデン膜４と反応するものであり、若し、
モリブデン膜４が多結晶シリコン膜５の上に在
ると、レーザ光が反射されるので加熱の効率は
悪くなる。
尚、ここで用いた近赤外線レーザは、Ｑスイ
ツチYAGレーザであり、出力は２〔ワツト〕、
ビーム径は50〔μｍ〕φであつた。
ツチYAGレーザであり、出力は２〔ワツト〕、
ビーム径は50〔μｍ〕φであつた。
(7) この後、通常の技法を適用して装置を完成さ
せる。
せる。
このようにして作製した装置では、ゲート電極
７が均質なモリブデン・シリサイドであつて、そ
の仕事関数φMは多結晶シリコンのそれに近く、
また、燐のゲツタ作用に依り、表面電荷量QSSも
小さくなる。また、本実施例に於けるように、近
赤外或いは可視の範囲のレーザ光を用いると、多
結晶シリコンにエネルギが良く吸収され、液相拡
散で下層のモリブデンと均一に合金化され、しか
も、モリブデン・シリサイド化が進行するとエネ
ルギに対する反射率が高くなり、過剰なレーザ光
照射が行われても加熱は自動停止される状態とな
り、従つて、ゲート絶縁膜３とモリブデン膜４と
の界面で過熱に依つて両者が反応することは抑止
される。
７が均質なモリブデン・シリサイドであつて、そ
の仕事関数φMは多結晶シリコンのそれに近く、
また、燐のゲツタ作用に依り、表面電荷量QSSも
小さくなる。また、本実施例に於けるように、近
赤外或いは可視の範囲のレーザ光を用いると、多
結晶シリコンにエネルギが良く吸収され、液相拡
散で下層のモリブデンと均一に合金化され、しか
も、モリブデン・シリサイド化が進行するとエネ
ルギに対する反射率が高くなり、過剰なレーザ光
照射が行われても加熱は自動停止される状態とな
り、従つて、ゲート絶縁膜３とモリブデン膜４と
の界面で過熱に依つて両者が反応することは抑止
される。
以上の説明で判るように、本発明に依れば、
MIS電界効半導体装置を製造するに際し、ゲート
絶縁膜上にモリブデン膜及び多結晶シリコン膜或
いはモリブデン・シリサイド膜を形成し、それ等
の膜をゲートの形状にパターニングしてからレー
ザ・ビームを照射して多結晶シリコン膜或いはモ
リブデン・シリサイド膜とその下のモリブデン膜
とを溶融して合金化させ均質なモリブデン・シリ
サイドからなるゲート電極を形成するものである
から、パターニング時にフオト・レジストが塗布
されるのは多結晶シリコン膜であり、モリブデン
膜ではないから、その密着性は良好であつて精密
なパターニングを行なうことができる。そして、
得られるゲート電極はモリブデン・シリサイドで
あるから、アルミニウム配線とのコンタクト性は
良好であり、仕事関数φM及び表面電荷量QSSとも
に小さい。
MIS電界効半導体装置を製造するに際し、ゲート
絶縁膜上にモリブデン膜及び多結晶シリコン膜或
いはモリブデン・シリサイド膜を形成し、それ等
の膜をゲートの形状にパターニングしてからレー
ザ・ビームを照射して多結晶シリコン膜或いはモ
リブデン・シリサイド膜とその下のモリブデン膜
とを溶融して合金化させ均質なモリブデン・シリ
サイドからなるゲート電極を形成するものである
から、パターニング時にフオト・レジストが塗布
されるのは多結晶シリコン膜であり、モリブデン
膜ではないから、その密着性は良好であつて精密
なパターニングを行なうことができる。そして、
得られるゲート電極はモリブデン・シリサイドで
あるから、アルミニウム配線とのコンタクト性は
良好であり、仕事関数φM及び表面電荷量QSSとも
に小さい。
第１図乃至第４図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図である。 図に於いて、１は基板、２はフイルド絶縁膜、
３はゲート絶縁膜、４はモリブデン膜、５は多結
晶シリコン膜、６はフオト・レジスト膜、７はゲ
ート電極、８はソース領域、９はドレイン領域で
ある。
為の工程要所に於ける半導体装置の要部側断面説
明図である。 図に於いて、１は基板、２はフイルド絶縁膜、
３はゲート絶縁膜、４はモリブデン膜、５は多結
晶シリコン膜、６はフオト・レジスト膜、７はゲ
ート電極、８はソース領域、９はドレイン領域で
ある。
Claims (1)
- １ ゲート絶縁膜上にモリブデン膜及び多結晶シ
リコン膜或いはモリブデン・シリサイド膜を形成
し、それ等の膜をゲート形状にパターニングして
からレーザ・ビームを照射して多結晶シリコン膜
或いはモリブデン・シリサイド膜とモリブデン膜
とを溶融し合金化させて均質なモリブデン・シリ
サイドのゲート電極を形成する工程が含まれるこ
とを特徴とするMIS電荷半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17201479A JPS5694671A (en) | 1979-12-27 | 1979-12-27 | Manufacture of mis field-effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17201479A JPS5694671A (en) | 1979-12-27 | 1979-12-27 | Manufacture of mis field-effect semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5694671A JPS5694671A (en) | 1981-07-31 |
| JPH0214791B2 true JPH0214791B2 (ja) | 1990-04-10 |
Family
ID=15933921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17201479A Granted JPS5694671A (en) | 1979-12-27 | 1979-12-27 | Manufacture of mis field-effect semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5694671A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8303179A (nl) * | 1983-09-15 | 1985-04-01 | Philips Nv | Halfgeleiderinrichting. |
| JPH084078B2 (ja) * | 1985-05-27 | 1996-01-17 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2660056B2 (ja) * | 1989-09-12 | 1997-10-08 | 三菱電機株式会社 | 相補型ｍｏｓ半導体装置 |
| TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114671A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Manufacture for semiconductor device |
-
1979
- 1979-12-27 JP JP17201479A patent/JPS5694671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5694671A (en) | 1981-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW403972B (en) | Method of fabricating mis semiconductor device | |
| JP4295922B2 (ja) | 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法 | |
| JPH065536A (ja) | 半導体装置の製造方法 | |
| EP1234340A1 (en) | Formation of contacts on thin films | |
| JP2890584B2 (ja) | 半導体装置の製造方法 | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JPH0214791B2 (ja) | ||
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JP3873854B2 (ja) | 半導体装置の製造方法 | |
| JP2821598B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS633447B2 (ja) | ||
| JP2948486B2 (ja) | 半導体素子の製造方法 | |
| JPS6381948A (ja) | 多層配線半導体装置 | |
| TW200805431A (en) | Method for forming an array substrate | |
| JPH0329321A (ja) | 半導体集積回路デバイスのコンタクトメタライゼーション | |
| JPS61274325A (ja) | 半導体装置の製造方法 | |
| JPS628007B2 (ja) | ||
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| KR100256256B1 (ko) | 반도체장치의 금속배선형성 방법 | |
| JPH03227066A (ja) | ショットキバリアダイオードの製造方法 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPH0440858B2 (ja) | ||
| JPS61166143A (ja) | 半導体装置の製造方法 |