JPS628007B2 - - Google Patents

Info

Publication number
JPS628007B2
JPS628007B2 JP55047345A JP4734580A JPS628007B2 JP S628007 B2 JPS628007 B2 JP S628007B2 JP 55047345 A JP55047345 A JP 55047345A JP 4734580 A JP4734580 A JP 4734580A JP S628007 B2 JPS628007 B2 JP S628007B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon semiconductor
contact window
polycrystalline
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55047345A
Other languages
English (en)
Other versions
JPS56144530A (en
Inventor
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4734580A priority Critical patent/JPS56144530A/ja
Publication of JPS56144530A publication Critical patent/JPS56144530A/ja
Publication of JPS628007B2 publication Critical patent/JPS628007B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/381—Beam shaping, e.g. using a mask

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は、素子を立体的に構成することに依り
高密化した多層構造半導体装置を製造するのに好
適な方法に関する。
近年、絶縁膜上に成長させた多結晶シリコン或
いは非晶質シリコンなどをレーザ・アニールして
単結晶化し、そこに素子を形成することに依り、
所謂SOS（Silicon on Sapphire）類似の半導体
装置を得ることができるようになつた。
このようなことが可能になると、前記のように
して素子を形成した上に更に二酸化シリコンなど
の絶縁膜及びレーザ・アニールに依り単結晶化し
たシリコン層などを多層に形成して素子を立体的
に作り込み高集積化した半導体装置を得ることが
できるようになる。
そのような場合、シリコン半導体基板、第１
層、第２層………の各シリコン半導体層は電気的
に接続されなければならない。
本発明は、前記のような多層構造の半導体装置
を製造する場合の前記電気的接続を容易且つ確実
に行ない得るようにするものであり、以下これを
詳細に説明する。
第１図乃至第５図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面図
であり、次に、これ等の図を参照しつつ記述す
る。
第１図参照 (1) n+型シリコン半導体基板１に熱酸化法を適
用して二酸化シリコンからなる第１層目絶縁層
２を厚さ１〔μｍ〕程度に形成し、それを通常
のフオト・リソグラフイ技術にてパターニング
してコンタクト窓を形成する。
(2) 化学気相成長法を適用して多結晶シリコン半
導体層３を厚さ0.5〔μｍ〕程度に成長させ
る。
第２図参照 (3) 蒸着法を適用してアルミニウム膜を形成し、
それを通常のフオト・リソグラフイ技術にてパ
ターニングしてコンタクト窓領域を覆うマスク
４を形成する。
(4) レーザ・ビームを照射して多結晶シリコン半
導体層３を単結晶シリコン半導体層３′に変換
する。尚、マスク４に覆われたコンタクト窓領
域の部分は多結晶シリコンのままであることは
当然である。
第３図参照 (5) マスク４を除去してから、気相成長法を適用
し、厚さ１〔μｍ〕程度の二酸化シリコンから
なる第２層目絶縁層５を形成し、これを通常の
フオト・リソグラフイ技術にてパターニングし
てコンタクト窓を形成する。
(6) 化学気相成長法を適用して多結晶シリコン半
導体層６を厚さ0.5〔μｍ〕程度に成長させ
る。
第４図参照 (7) 前記工程３と同様にしてマスク７を形成す
る。
(8) レーザ・ビームを照射して多結晶シリコン半
導体層６を単結晶シリコン半導体層６′に変換
する。この場合も、マスク７の下になつている
部分は多結晶シリコンのまま残る。
第５図参照 (9) マスク７を除去してから、今度は残留してい
る多結晶シリコン半導体層６を露出し、単結晶
シリコン半導体層６′を覆うマスクを形成す
る。
(10) イオン注入法（或いは気相拡散法など適宜の
技法）を適用し、例えば燐イオンのデポジシヨ
ンを行ない拡散させると、多結晶シリコンは結
晶グレインが小さいので不純物の拡散は急速に
進行し、多結晶シリコン半導体層６，３を介
し、シリコン半導体基板１に達する。
このようにして、シリコン半導体基板１、単結
晶シリコン半導体層３′、単結晶シリコン半導体
層６′は多結晶シリコン半導体層３，６を介して
容易且つ確実に電気接続されるものである。単結
晶シリコン半導体層３′に配線或いは素子を形成
するには工程中の適当な時期を選んで行なえば良
く、また、前記実施例の如く、２層構成であれ
ば、単結晶シリコン半導体層６′には通常の従来
技術を適用して素子を形成できる。尚、第５図に
は単結晶シリコン半導体層６′に通常のMIS電界
効果トランジスタを形成した状態が表わされてい
て、８はゲート酸化膜、９はシリコン・ゲート電
極、１０Ｓはn+型ソース領域、１０Ｄはn+型ド
レイン領域を示している。
以上の説明で判るように、本発明に依れば、シ
リコン半導体基板上に絶縁層及び多結晶（或いは
非晶質）シリコン半導体層をレーザ・アニールし
て得た単結晶シリコン半導体層を多層に形成し、
それ等単結晶シリコン半導体層に素子を形成する
ようにした半導体装置の製造方法に於いて、前記
絶縁層にコンタクト窓を形成してから多結晶（或
いは非晶質）シリコン半導体層を形成し、コンタ
クト窓領域をマスクで覆つてからレーザ・アニー
ルを行なつて該シリコン半導体層を単結晶シリコ
ン半導体層に変換する工程を前記コンタクト窓を
位置合せして複数回繰返すことに依り多層化し、
そのコンタクト窓領域に残留する多結晶（或いは
非晶質）シリコン層に不純物を導入して各単結晶
シリコン半導体層を電気的に接続するようにして
いる。多結晶シリコンは単結晶シリコンに比較し
てグレインが小さく、また、非晶質は勿論結晶で
はないから、導入された不純物は僅かの熱処理で
急速に拡散され、各単結晶シリコン半導体層を容
易且つ確実に電気接続することができる。ここ
で、接続に使用する多結晶シリコン半導体層は、
必然的に形成されるものを利用するのであるか
ら、その実施は容易である。
【図面の簡単な説明】
第１図乃至第５図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面図
である。 図に於いて、１はシリコン半導体基板、２は絶
縁膜、３は多結晶シリコン半導体層、３′は単結
晶シリコン半導体層、４はマスク、５は絶縁膜、
６は多結晶シリコン半導体層、６′は単結晶シリ
コン半導体層である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板上にコンタクト窓を有する絶縁膜
    を形成してから多結晶半導体層を形成し、該多結
    晶半導体層のコンタクト窓領域部分を覆うマスク
    を形成してからレーザ・アニールを行なつて前記
    多結晶半導体層の露出部分を単結晶化する工程、
    更に、前記コンタクト窓に位置合せされたコンタ
    クト窓を有する絶縁膜を形成してから多結晶半導
    体層を形成し、該多結晶半導体層のコンタクト窓
    領域部分を覆うマスクを形成してからレーザ・ア
    ニールを行なつて単結晶化する工程を少なくとも
    １回実施し、しかる後、コンタクト窓領域部分に
    残留している多結晶半導体層に不純物を導入して
    前記半導体基板及び各単結晶半導体層を電気的に
    接続する工程を含んでなることを特徴とする半導
    体装置の製造方法。
JP4734580A 1980-04-10 1980-04-10 Manufacture of semiconductor device Granted JPS56144530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4734580A JPS56144530A (en) 1980-04-10 1980-04-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4734580A JPS56144530A (en) 1980-04-10 1980-04-10 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS56144530A JPS56144530A (en) 1981-11-10
JPS628007B2 true JPS628007B2 (ja) 1987-02-20

Family

ID=12772564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4734580A Granted JPS56144530A (en) 1980-04-10 1980-04-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS56144530A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890763A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 半導体装置
JPS5892257A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置
JPS5893372A (ja) * 1981-11-30 1983-06-03 Toshiba Corp Ｍｏｓ型集積回路
EP1420437A4 (en) * 2001-07-25 2006-02-08 Seiko Epson Corp METHOD FOR PRODUCING A SEMICONDUCTOR THIN FILM, METHOD FOR PRODUCING A SEMICONDUCTOR CONSTRUCTION ELEMENT, SEMICONDUCTOR ELEMENT, INTEGRATED CIRCUIT, ELECTROOPTICAL COMPONENT AND ELECTRONIC DEVICE
JP5094099B2 (ja) * 2006-12-04 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JPS56144530A (en) 1981-11-10

Similar Documents

Publication Publication Date Title
JPS6359251B2 (ja)
JPH04259249A (ja) 半導体装置
JPS58116764A (ja) 半導体装置の製造方法
JPS628007B2 (ja)
KR0142797B1 (ko) 실리콘-온-인슐레이터구조의 제조방법
JPS5885520A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH0467336B2 (ja)
JPH0468770B2 (ja)
JP2550968B2 (ja) 半導体薄膜の結晶化方法
JPH0235710A (ja) 薄膜半導体層の形成方法
JPS6242522A (ja) 半導体装置の製造方法
JPH0799742B2 (ja) 半導体装置の製造方法
JPS621269B2 (ja)
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JPS63117420A (ja) シリサイド層の形成方法
JP2584887B2 (ja) 半導体装置の製造方法
JPS60126814A (ja) 半導体装置の製造方法
JPS6364892B2 (ja)
JPS5874034A (ja) 半導体装置の製造方法
JPH0147022B2 (ja)
JPS58128770A (ja) 半導体装置の製造方法
JPH03108755A (ja) 半導体装置の製造方法
JPH0722120B2 (ja) 半導体装置の製造方法
JPS6115589B2 (ja)