JPH0214805B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、電子的に制御可能な伝達特性を有す
る回路装置に関するものである。この回路装置
は、音色または音量調整回路を具え、制御可能な
負帰還を有する演算増幅器に入力信号を供給する
構成を有する。

従来技術 既知のこの種回路装置は、例えば岡村廸夫著
「続OPアンプ回路の設計」（昭和53年11月５日、
初版、CQ出版株式会社発行）に発表されている。
この公知文献には、演算増幅器の利得に影響を及
ぼすいくつかの個別の方法が示されている。

ここに発表されている各方法は、何れも演算増
幅器の出力に接続されていて複数のタツプを有し
ている分圧器回路を使用している。これらの方法
の１つは電子的に制御可能なスイツチによつて、
タツプを回路装置の出力端子に接続する。また他
の方法では１つのタツプを演算増幅器の反転入力
に帰還接続し、演算増幅器の出力を回路装置の出
力に接続する。

発明の課題 本発明の目的は、回路部品数を最小として、伝
達特性を電子的に制御することのできる前述した
種類の回路装置を提供することにある。

課題達成の手段 本発明によれば、この目的は、複数個のタツプ
を有する分圧器回路を、前記演算増幅器の出力端
子に接続し、タツプを、電子的に制御可能な第１
スイツチを経て増幅器の反転入力端子に接続し、
電子的に制御可能な第２スイツチを経て当該回路
装置の出力端子に接続することによつて得られ
る。

分圧器回路の各タツプの電圧は、異なる値を有
している。第１スイツチが、比較的高い信号電圧
を有するタツプに接続されると、負帰還はかなり
強くなり、このため利得はかなり小さくなる。し
かし、第２スイツチがこのようなタツプに接続さ
れると、利得はかなり高くなる。スイツチが、比
較的低い電圧を有するタツプに接続されると、状
況は全く逆となる。

本発明の実施例によれば、高音部調整装置とし
て用いるために、前記周波数依存性分圧器回路
を、少くともいくつかの前記タツプの信号電圧が
周波数の増加に従つて減少するように構成する。

この回路装置の１つの実施例では、前記周波数
依存性分圧器回路が、コンデンサと複数個のタツ
プを有する抵抗列とが直列に配置されている。

このような回路装置を、集積回路として構成す
ると、ただ１個の接続部が必要とされる。この接
続部は、集積された抵抗列を経て、演算増幅器の
出力端子に接続され、さらにコンデンサを経て基
準点（アース）に接続される。

音質調整装置として適切な本発明の他の実施例
では、少くともいくつかのタツプの信号電圧は、
周波数が減少するに従つて減少する。この回路装
置の実施例では、複数個のタツプを有する抵抗列
を、演算増幅器の出力端子に接続し、コンデンサ
を、演算増幅器出力端子とタツプの１つとの間に
設ける。増幅器、スイツチおよび抵抗列を集積回
路で構成すると、ただ１個の外部素子であるコン
デンサを接続する必要がある。このコンデンサを
接続するためには、集積回路は２個の接続部を具
えなければならない。

このような低音部調整装置の他の実施例では、
演算増幅器の出力端子から離れた位置にある抵抗
列のタツプを、コンデンサを経て基準点（アー
ス）に接続し、コンデンサのインピーダンスを、
抵抗列のインピーに対して低くする。抵抗列に直
列のコンデンサ（このコンデンサは電解コンデン
サとするのが好適である）は、タツプと基準点
（たとえばアース）との間の直流インピーダンス
を、直流負帰還が強く且つ直流利得が１となる程
に大きくする。このことは、演算増幅器の出力端
子のオフセツト電圧を最小にする。このオフセツ
ト電圧は、既知のように、直流利得が増大するに
従つて増大する。

本発明のさらに他の実施例では、２個のスイツ
チを、これら２個のスイツチのうちの一方が演算
増幅器の全出力電圧を常に伝搬するように配置す
る。たとえば、抵抗列はｎ個の分圧器抵抗を具
え、２個のスイツチのそれぞれはｎ個の入力端子
を有し、１個の入力端子を常にその出力端子に接
続する。このことは、n²のスイツチ位置の組合せ
を与え、そのうちのいくつかは余分である。その
理由は、たとえば、高音部利得減少が、高音部利
得増加によつて全体的にまたは部分的に補償され
るからである。この実施例による手段によると、
高音部（低音部）制御全範囲は、２（ｎ−１）個
だけのスイツチ位置を必要とする。

この点に関し、雑誌“Funkschau”、1980年、
Vol.5により、半導体スイツチがデジタル信号に
よつて付勢される、音声信号を影響させる回路装
置が知られている。しかし、音量調整装置として
機能するこの既知の回路装置は、１７ビツトの変
換機能を有するアナログ−デジタル変換器を用い
る必要があるのでかなり高価である。

実施例 以下、本発明を図面に基づいて詳細に説明す
る。

第１図は、ラウドスピーカが接続された音声増
幅器に高音部調整装置として用いることのできる
回路装置を示す。前記ラウドスピーカは、音声同
調器またはレコードプレヤ等によつて供給される
音声信号を再生する働きをする。この回路装置
は、80dBの開ループ利得を有する演算増幅器１
を具えている。その非反転入力端子１２は、入力
信号u_iを受信する。演算増幅器１の出力端子１３
を、５個の直列接続抵抗４１……４５を有する抵
抗列４を経て、コンデンサ５に接続する。このコ
ンデンサの他端を接地する。演算増幅器１の出力
端子１３と抵抗４１……４５間の４個の接続点と
が、５個のタツプ５５……５１を形成する。これ
らタツプ５５……５１は、２個のスイツチ２およ
び３のそれぞれ５個の入力端子２５……２１およ
び３５……３１に接続されている。機能的に表現
したスイツチアーム２８および３８によつて示さ
れる前記スイツチの位置に従つて、制御入力端子
２１……２５または３１……３５のうちの１つ
が、関連スイツチ２または３の各出力端子２６ま
たは３６に接続される。どの入力端子が出力端子
２６または３６に接続されるかは、各スイツチ２
および３の５個の制御入力端子２７または３７に
供給されるデジタルデータワードによつて決定さ
れる。

スイツチ２の出力端子２６を演算増幅器１の反
転入力端子１１に接続する。他方、スイツチ３の
出力端子３６は、回路の出力端子を構成し、この
出力端子には出力信号u_pが発生する。したがつ
て、スイツチ２および３の切換位置に基いて、高
周波数が異なる状態で影響を受ける。

図示の切換位置では、すなわち、回路の出力端
子３６がスイツチ３を経て演算増幅器１の出力端
子１３に直接に接続され、スイツチ２の出力端子
２６が抵抗列の下側端のタツプ２１に接続されて
いる場合には、第３ａ図の等価回路が得罰られ
る。演算増幅器１の出力端子１３とその反転入力
端子１１との間の抵抗Ｒは、抵抗列４の分圧器抵
抗４２……４５の値の和に等しい。他方、抵抗Ｒ
に比べて小さく且つ高音部の利得増加または利得
減少を制限する働きをする低抗R_pは、抵抗４１
の値に等しく、コンデンサ５に直列に、反転入力
端子１１とアースとの間に接続されている。比較
的低い周波数では、コンデンサ５のインピーダン
スは、抵抗Ｒのインピーダンスに比べて高いの
で、反転入力端子１１の信号は、演算増幅器１の
出力端子の信号にほぼ一致している。この場合、
１または0dBの電圧利得が得られる。高周波数で
は、コンデンサ５のインピーダンスは減少するの
で、負帰還が減少する。これは、高周波数での利
得の増加（高音部利得増加）に相当する。したが
つて、周波数の関数としての利得は、第２図に破
線１２１によつて示すように変化する。

スイツチ３が同一位置で、スイツチ２の位置が
変化して入力端子２２，２３，２４，２５がスイ
ツチ２の出力端子２６に順次接続されるならば、
抵抗R_pが段階的に増大し、他方、抵抗Ｒが同じ
量だけ減少する。したがつて、高周波数は、負帰
環は絶えず増大し、すなわち、高周波数での利得
増加は、破線１２２……１２４で示すよう絶えず
減少する。演算増幅器１の出力端子に接続されて
いるスイツチ２の入力端子２５が、最後に、スイ
ツチ出力端子２６に接続されると、第３ｂ図に示
す等価回路が得られる。この場合、抵抗R_p＋Ｒ
は抵抗４１……４５の値の和に等しい、全出力電
圧が演算増幅器の入力端子に常に帰還されるの
で、演算増幅器の内部抵抗が、出力端子に存在す
るインピーダンスよりもかなり小さいならば、伝
達特性は完全に直線となる（連続ライン１２５）。

第１図に示すスイツチ位置とは対照的に、スイ
ツチ２の入力端子２５を出力端子２６に接続し、
スイツチ３の入力端子３１を出力端子３６に接続
すると、第３ｃ図の等価回路が得られ、抵抗Ｒは
抵抗４２……４５の値の和に等しく、抵抗R_pは
抵抗４１の値に等しくなる。すでに述べたよう
に、低周波数ではコンデンサ５のインピーダンス
は、抵抗Ｒに比べて高いので、演算増幅器１の出
力信号は、回路装置の出力端子３６にほとんど変
化することなく発生する。しかし高周波数では、
抵抗Ｒはコンデンサ５のインピーダンスにくらべ
て無視できなくなるので、第２図に実線１３１に
よつて示すように、高周波数の方向に利得が減少
する。抵抗列４の分圧器抵抗４１に等しい抵抗
R_pは、高周波数において利得の過度の減少が生
じないようにする。スイツチ３が切換えられて、
入力端子３２，３３，３４がスイツチ３の出力端
子３６に順次接続されてゆくと（スイツチ２の入
力端子はその出力端子２６に接続されたままであ
る）、第３ｃ図の等価回路の抵抗R_pは連続的に増
加し、抵抗Ｒは減少する。したがつて、第２図に
破線１３２……１３４によつて示すように、高周
波数での利得減少は少くなる。スイツチ３の上側
位置では、第３ｂ図の等価回路およびライン１２
５によつて示す利得の周波数独立性が再び得られ
る。

前述のスイツチ位置のほかに、他の位置が可能
である。たとえば、タツプ５３が接続されている
入力端子２３および３３を、各スイツチ２および
３の出力端子２６および３６に接続することがで
きるが、高音部利得減少および高音部利得増加が
互いに正確に補償し、打消し合うので、直線周波
数応答が得られる。他のスイツチ位置では、部分
的補償が得られるだけであるから、高音部利得増
加または高音部利得減少のいずれかが得られる
が、周波数応答の変化は、依然として限界１２１
と１３１の間を変化する。したがつて、これらス
イツチ位置は不必要である。

分圧器抵抗４１……４５およびコンデンサ５を
適切に設定すると、第２図に示す隣接特性間で、
上限周波数f_g例えば20kHzに対する利得が、たと
えば3dBだけ変化する。3dBの利得変化が存在す
るため、全体が±12dBの高音部利得増加または
減少を、第１図の回路に対して得ることができ
る。利得変化を増大させることなしに、より大き
な利得増加または減少が得られるならば、あるい
は、隣接特性間での利得変化が3dBよりも小でな
ければならないならば、より多くの分圧器抵抗を
有する抵抗を用いなければならない。

すでに説明したように、スイツチ２および３
は、それらの各制御入力端子２７および３７のデ
ジタルデータワードによつて切換えられる。この
ようなスイツチは知られており、たとえば集積回
路形態でのPhilips TDA 1029（商品名）である。
しかし、これは４個の入力端子から２個の出力端
子に切換えるように構成されている。非常に多数
の切換可能性を、たとえばValvoによつて発行さ
れた雑誌“Technishe Informationen fur die
Industrie”No.780530（第２３図）に記載されてい
るように縦続接続によつて得られる。スイツチ２
および３を制御するのに必要な２つの５ビツトデ
ータワードを、符号変換器回路６によつて供給す
る。この符号変換器回路６は、入力端子６２に現
われる４ビツトデータワードを10ビツトデータワ
ードに変換する。この10ビツトデータワードのう
ちのそれぞれ５ビツトづつがスイツチ２および３
の制御入力端子２７および３７に供給される。こ
の符号変換回路６は、可能なスイツチ位置の数
（９個）に相当する多数の10ビツト記憶位置を有
する記憶装置を具える。これら記憶位置は、入力
端子６２の信号によつてアドレスされる。代案と
してこの符号変換器回路６を、ゲートを有する論
理回路を具えるものとし、この論理回路は、入力
端子の各４ビツトデータワードに対して10ビツト
データワードを出力端子に発生する如く構成する
ことも可能である。

符号変換器回路６の入力端子６２を、記憶装置
７の出力端子に接続する。この記憶装置７の内容
は、スイツチ２および３の位置を定める。記憶装
置７は、たとえば、アツプ−ダウンカウンタとす
ることができる。このカウンタは、９まで計数す
ることができ、その計数方向は使用者によりユニ
ツト８によつて制御することができる。連続計数
は、隣接する特性たとえば第２図の特性１３３お
よび１３４に相当する切換位置に割当てられてい
るので、カウント−アツブ（ダウン）サイクルの
間、特性１２１〜１３１（第２図）は、一方また
は他方の方向に準連続的にカバーされる。

しかし、記憶装置７は、マイクロプロセツサに
よつて制御することもできる。このマイクロプロ
セツサが４ビツトのデータワードを供給するなら
ば、マイクロプロセツサによつて供給されるデー
タが負荷され、これらデータを記憶装置７に並列
に転送するシフトレジスタが必要とされる。

前述した回路装置は、既知の回路装置よりも発
生する雑音は少い。その理由は、演算増幅器およ
びスイツチ２，３の両方の動作が、電流分配原理
に基づいていないからである。高音部利得増加お
よび減少曲線は、互いに正確に鏡像反転されてい
る。それは、両方の機能に対して、同一の抵抗列
および同一のコンデンサが用いられているからで
ある。第１図に示す回路装置は、集積回路として
製造され、コンデンサを除いた図示のすべての素
子を、１個のチツプに集積することができる。し
たがつて、ただ１個の外部回路素子（コンデンサ
５）を、このような集積回路に接続するだけで良
く、このためにはただ１個の外部接続部（ピン）
が必要とされるのみである。

コンデンサ５のインピーダンスが抵抗R_pに比
べて低くなる程度の高さを有する第２図の限界周
波数f_gを備えている周波数に対して、またこの周
波数よりも高い周波数に対して、伝達特性は特定
のスイツチ位置に対し再び周波数の一次関数とな
るが、異なるスイツチ位置に対し異なるレベルに
ある。利得が特定のスイツチ位置に対して周波数
独立性である“高”周波数が可聴範囲を越えて位
置する程に、コンデンサ５の容量を大きく製造す
るならば、第１図に示す回路装置は、音量調整装
置として機能する。好適には、スイツチ２がこの
ような切換位置にある場合、演算増幅器の反転入
力端子１１は、タツプ５５すなわち演算増幅器１
の出力端子１３に接続されたままである。その理
由は、この場合、負帰還が最大であり、ひずみが
最小だからである。したがつて、音量を調整する
ためには、第２スイツチ３のみを調節することが
必要である。異なる切換位置に対する利得変化ス
テツプをさらに減少させなければならないなら
ば、抵抗４１よりも高い値を有する他の抵抗を、
抵抗４１に直列に接続することができる。

第４図は、いわゆる低音部（バス）調整装置、
すなわち低周波数を任意に利得増加または減少さ
せることのできる回路装置を示す。第１図の回路
装置と同様に制御ユニツト６，７，８によつて制
御することのできる第４図の回路装置の構成は、
次の点においてのみ第１図の回路装置とは異なつ
ている。すなわち、第１図では演算増幅器１の出
力端子１３（タツプ５５に相当する）とタツプ５
１との間に接続されるコンデンサ５を、抵抗列の
下側の２個の抵抗４２と４１との間の接続点に接
続していることと、演算増幅器１の出力端子１３
から遠い抵抗列４の下側抵抗４１の端子を、非常
に大きい容量を有するコンデンサ５６、好適には
電解コンデンサを経て接地していることである。
このコンデンサ５６の機能は、演算増幅器１の直
流利得を１に減少させて、出力端子のオフセツト
電圧がかなり小さくなるようにすることである。
コンデンサ５６に接続されている抵抗４１の端子
を、演算増幅器１の入力端子１２が接続される点
に直流結合するならば、コンデンサ５６を省略す
ることができる。

第４図に示すスイツチ２および３の切換え位置
では、第６ａ図の等価回路が得られる。R₁は抵
抗４２……４５の直列回路を示し、コンデンサ
C₁はコンデンサ５に相当し、抵抗R₂は抵抗４１
に相当している（伝達すべきすべての周波数につ
いて、コンデンサ５６のインピーダンスは他の抵
抗に対して無視される）。低周波数の伝達範囲に
ついて、コンデンサC₁のインピーダンスは、抵
抗R₂のインピーダンスに対してもはや無視でき
ないので、負帰還は増大し且つ増加周波数で利得
は減少する。抵抗R₂に比べて、コンデンサC₁は、
信号に対して短絡回路をほぼ与える。その結果、
第５図に利得曲線２２１で示すように、利得は値
１をとる。スイツチ２のスイツチアーム２８が上
側位置にセツトされ、タツプ５２……５４の１つ
が演算増幅器１の反転入力端子１１に接続される
と、第５図の利得曲線２２４によつて示すよう
に、低周波数（低音）が利得増加される程度は絶
えず減少する。最後に、抵抗列４のタツプ５５、
すなわち演算増幅器１の出力端子１３が、スイツ
チ２を経て演算増幅器１の反転入力端子１１に接
続されると、第６ｂ図の等価回路が得られる。こ
のスイツチ位置では、抵抗列４とコンデンサと
は、増幅器出力の周波数依存性負荷として機能す
るが、その負帰還は周波数独立性であるので、前
記演算増幅器１の出力抵抗がその出力端子に作用
するインピーダンスに比べて低ければ、利得も周
波数独立性となる。この場合、利得は、曲線２２
５によつて示すように周波数の１次関数として変
化する。

スイツチ２および３のスイツチ位置が、演算増
幅器１の反転入力端子１１をタツプ５５に、演算
増幅器１の出力端子をタツプ５１に接続するよう
に変化すると第６ｃ図に示す等価回路が得られ
る。この場合、演算増幅器の出力電圧は、素子
R₁，C₁，R₂を有する分圧器によつて分圧され、
伝達係数、すなわち利得は周波数が小さくなるに
従つて減少する。これは、利得曲線２３１で示さ
れる。スイツチ３を、タツプ５１の代りに、タツ
プ５２，５３または５４に接続すると、利得特性
２３２……２３４が得られる。

第４図に示す低音部調整装置および第１図に示
す高音部調整装置は、既知の電子的に制御しうる
高音部調整装置および低音部調整装置に比べて、
ひずみおよび雑音をかなり減少させることができ
る。低音部利得増加および減少曲線２２１……２
３１は、両方の機能に対して同じ要素を用いるの
で、互に厳密に鏡像反転している。

【図面の簡単な説明】

第１図は、高音部調整装置として動作する本発
明回路装置の回路図、第２図は、第１図の回路装
置の２個のスイツチの種々の位置に対する周波数
応答を示す図、第３ａ図、第３ｂ図および第３ｃ
図は、種々のスイツチ位置に対する第１図の回路
装置の等価回路図、第４図は、本発明低音部調整
装置の回路図、第５図は、２個のスイツチの種々
の位置に対する第４図の回路装置の周波数応答を
示す図、第６ａ図、第６ｂ図および第６ｃ図は、
種々のスイツチ位置に対する第４図の回路装置の
等価回路図である。 １……演算増幅器、２，３……スイツチ、４…
…抵抗列、５……コンデンサ、６……符号変換器
回路、７……記憶装置、８……ユニツト。

Claims (1)

1. 【特許請求の範囲】 １ 電子的に制御可能な伝達特性、特に音色また
   は音量の調整回路を具え、制御可能な負帰還を有
   する演算増幅器に入力信号を供給する回路装置に
   おいて、複数個のタツプ５１……５５を有する分
   圧器回路４，５を前記演算増幅器１の出力端子１
   ３に接続し、タツプ５１……５５を、電子的に制
   御可能な第１スイツチ２を経て演算増幅器１の反
   転入力端子１１に接続し、電子的に制御可能な第
   ２スイツチ３を経て当該回路装置の出力端子３６
   に接続したことを特徴とする電子的に制御可能な
   伝達特性を有する回路装置。 ２ 特許請求の範囲第１項に記載の回路装置にお
   いて、前記分圧器回路４，５が周波数依存性伝達
   特性を有することを特徴とする回路装置。 ３ 特許請求の範囲第１項または第２項に記載の
   回路装置において、高音部調整装置として用いる
   ために、前記周波数依存性分圧器回路を少くとも
   いくつかの前記タツプの信号電圧が周波数の増加
   に従つて減少するように構成したことを特徴とす
   る回路装置。 ４ 特許請求の範囲第１項に記載の回路装置にお
   いて、低音部調整装置として用いるために、前記
   周波数依存性分圧器回路を、少くともいくつかの
   前記タツプの信号電圧が、周波数の減少に従つて
   減少するように構成したことを特徴とする回路装
   置。 ５ 特許請求の範囲第１項から第３項のいずれか
   １項に記載の回路装置において、前記周波数依存
   性分圧器回路が、コンデンサ５と複数個のタツプ
   ５１……５５を有する抵抗列４が直列に配置され
   ていることを特徴とする回路装置。 ６ 特許請求の範囲第１項、第２項または第４項
   に記載の回路装置において、複数個のタツプ５１
   ……５５を有する抵抗列を、前記演算増幅器１の
   出力端子１３に接続し、コンデンサ５を、前記演
   算増幅器出力端子１３とタツプの１つ５１との間
   に設けたことを特徴とする回路装置。 ７ 特許請求の範囲第６項に記載の回路装置にお
   いて、前記演算増幅器１の出力端子１３から離れ
   た位置にある前記抵抗列４のタツプ５１を、コン
   デンサ５６を経て基準点（アース）に接続し、前
   記コンデンサ５６のインピーダンスを、前記抵抗
   列４のインピーダンスに対して低くしたことを特
   徴とする回路装置。 ８ 特許請求の範囲第１項に記載の回路装置にお
   いて、タツプ付抵抗列とコンデンサとの直列回路
   を、前記演算増幅器の出力端子に接続し、この直
   列回路のインピーダンスを、前記抵抗列のインピ
   ーダンスに対して低くしたことを特徴とする回路
   装置。 ９ 特許請求の範囲第１項から第８項のいずれか
   に記載の回路装置において、２個のスイツチ２，
   ３を、これら２個のスイツチのうちの一方２また
   は３が、前記演算増幅器１の全出力電圧を常に伝
   搬するように制御することを特徴とする回路装
   置。 １０ 特許請求の範囲第１項から第９項のいずれ
   かに記載の回路装置において、各スイツチ２また
   は３を半導体回路で形成し、その切換状態を、そ
   の制御入力端子２７または３７に供給されるデイ
   ジタルデータワードによつて制御することを特徴
   とする回路装置。 １１ 特許請求の範囲第１０項に記載の回路装置
   において、前記スイツチ２，３の制御入力端子２
   ７，３７に結合した記憶回路７を設け、前記スイ
   ツチ２，３の制御入力端子２６，３７へのデータ
   ワードを、前記記憶回路に記憶することを特徴と
   する回路装置。