JPH02148246A - General use bus memory space allocating system for general use bus control adapter - Google Patents
General use bus memory space allocating system for general use bus control adapterInfo
- Publication number
- JPH02148246A JPH02148246A JP30090188A JP30090188A JPH02148246A JP H02148246 A JPH02148246 A JP H02148246A JP 30090188 A JP30090188 A JP 30090188A JP 30090188 A JP30090188 A JP 30090188A JP H02148246 A JPH02148246 A JP H02148246A
- Authority
- JP
- Japan
- Prior art keywords
- memory space
- general
- purpose bus
- bus
- control adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、マイクロコンピュータシステムの汎用バス
に接続されて他計算機システムとの間の接続制御を行う
汎用バス制御アダプタにおける汎用バスメモリ空間割付
は方式に関する。[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a general-purpose bus control adapter that is connected to a general-purpose bus of a microcomputer system and controls connections with other computer systems. Bus memory space allocation is method-related.
(従来の技術)
近年、各メーカ独自の計算機システム、或は装置を、マ
イクロコンピュータシステムの汎用バス、例えばIEE
E標準のVM E (Versa ModuleEur
ope )バスに、汎用バス制御アダプタ(ADP)お
よびこれに付属する接続ケーブルを介して接続して利用
することが増えている。このようなシステムを構築する
際、ADPはVMEバスのメモリ空間の一部に割付けら
れ、これによりADPはスレーブとして動作する場合、
即ちシステムコントローラ(SC)などマイクロコンビ
ュ−タシステム内の他の装置がらの要求でアクセスされ
る場合には、上記割付けられたメモリ空間をウィンドウ
として他計算機システム(メーカ独自の計算機システム
)のメモリ等のアクセスが可能となる。一方ADPがマ
スクとして動作する場合、即ち他計算機システムからの
アクセス要求の場合には、上記割付けられた空間は要求
元システムのメモリ等となることから、その空間はアク
セスできない(意味がない)のが−膜内である。(Prior Art) In recent years, each manufacturer's own computer system or device has been transferred to a general-purpose bus of a microcomputer system, such as IEE
E standard VM E (Versa ModuleEur
(ope) bus through a general-purpose bus control adapter (ADP) and its attached connection cable. When building such a system, if the ADP is allocated to a portion of the VME bus's memory space so that the ADP operates as a slave,
That is, when access is requested by other devices in the microcomputer system such as the system controller (SC), the memory space allocated above is used as a window to access the memory of other computer systems (manufacturer's own computer system). Access is possible. On the other hand, when ADP operates as a mask, that is, when there is an access request from another computer system, the allocated space becomes the memory of the requesting system, so the space cannot be accessed (meaningless). - is within the membrane.
このように、マイクロコンピュータシステムの汎用バス
(VMEバス)に汎用バス制御アダプタ(ADP)を介
して他計算機システムを接続するシステムでは、汎用バ
スのメモリ空間の一部を一種のウィンドウとしてマイク
ロコンピュータシステム側から汎用バス制御アダプタを
介して他計算機システムのメモリ等をアクセスするよう
になっている。このためには、アクセスされる他計算機
システムのメモリ空間部分と、汎用バス制御アダプタに
割付けられる汎用バスのメモリ空間部分(ウィンドウ)
とを1対1対応させる必要がある。In this way, in a system in which other computer systems are connected to the general-purpose bus (VME bus) of a microcomputer system via a general-purpose bus control adapter (ADP), a part of the memory space of the general-purpose bus is used as a kind of window to connect the microcomputer system to a general-purpose bus (VME bus). The memory, etc. of other computer systems can be accessed from the side via a general-purpose bus control adapter. For this purpose, the memory space portion of the other computer system to be accessed and the memory space portion (window) of the general-purpose bus allocated to the general-purpose bus control adapter are required.
It is necessary to have a one-to-one correspondence.
一方、他計算機システムのメモリ等に対するアクセス時
の制御情報および動作情報などのステータス情報をVM
Eバスを通して得るためには、汎用バス制御アダプタへ
の割付はメモリ空間部分の一部を使用しなければならな
い。しかし、この場合には、汎用バス制御アダプタへの
割付はメモリ空間部分が他計算機システムのメモリ空間
部分と1対1に対応しなくなる。このため従来は、上記
したステータス情報を汎用バスから得ることはできなか
った。また同様の理由により、汎用バス制御アダプタ自
身が汎用バスを通して自身の動作確認、特にマスク機能
の確認を行うことはできなかった。On the other hand, status information such as control information and operation information when accessing the memory of other computer systems is transferred to the VM.
In order to obtain over the E-bus, the allocation to the general-purpose bus control adapter must use a portion of the memory space. However, in this case, the memory space portion allocated to the general-purpose bus control adapter does not correspond one-to-one with the memory space portion of another computer system. For this reason, conventionally, the above-mentioned status information could not be obtained from the general-purpose bus. Furthermore, for the same reason, the general-purpose bus control adapter itself cannot check its own operation, especially the mask function, through the general-purpose bus.
(発明が解決しようとする課題)
上記したように、マイクロコンピュータシステムの汎用
バスに汎用バス制御アダプタを介して他計算機システム
を接続するシステムでは、従来は、汎用バス制御アダプ
タに割付けられた汎用バスのメモリ空間部分と、このメ
モリ空間部分を一種のウィンドウとしてアクセスされる
他計算機システムのメモリ空間部分とを1対1に対応さ
せると、汎用バス制御アダプタ自身が汎用バスを介して
アクセスすることができなくなるため、汎用バス制御ア
ダプタが持つ(他計算機システムのメモリ等に対するア
クセス時の)ステータス情報を汎用バスを介して得るこ
とや、汎用バス制御アダプタだけで自身の動作確認等が
行えないといった問題があった。(Problem to be Solved by the Invention) As described above, in a system in which another computer system is connected to a general-purpose bus of a microcomputer system via a general-purpose bus control adapter, conventionally, the general-purpose bus assigned to the general-purpose bus control adapter is By creating a one-to-one correspondence between the memory space of the computer and the memory space of another computer system that accesses this memory space as a kind of window, the general-purpose bus control adapter itself can access it via the general-purpose bus. This causes problems such as the general-purpose bus control adapter being unable to obtain status information (when accessing memory, etc. of other computer systems) via the general-purpose bus, or checking its own operation with the general-purpose bus control adapter alone. was there.
したがってこの発明の解決すべき課題は、汎用バス制御
アダプタに割付けられた汎用バスのメモリ空間部分と汎
用バス制御アダプタに接続される他計算機システムのメ
モリ空間部分とを1対1に対応させた状態で、汎用バス
制御アダプタが他計算機システムアクセス時のステータ
ス情報を汎用バスを介して得ることや、自身の動作確認
等を汎用バスを通して行うことができるようにすること
である。Therefore, the problem to be solved by this invention is to create a one-to-one correspondence between the memory space portion of the general-purpose bus assigned to the general-purpose bus control adapter and the memory space portion of another computer system connected to the general-purpose bus control adapter. The objective is to enable the general-purpose bus control adapter to obtain status information via the general-purpose bus when accessing another computer system, and to check its own operation through the general-purpose bus.
[発明の構成]
(課題を解決するための手段)
この発明は、汎用バスのメモリ空間の一部を成し、汎用
バス制御アダプタを介して汎用バスに接続される他計算
機システムのメモリ空間の一部に1対1で対応する第1
メモリ空間と、汎用バスのメモリ空間の他の一部を成し
、汎用バス制御アダプタ内のステータス記憶手段を含む
幾つかの記憶手段を指定可能な第2メモリ空間とを、い
ずれも汎用バス制御アダプタに割付け、汎用バス制御ア
ダプタ内の記憶手段が少なくとも同アダプタにより汎用
バスの第2メモリ空間を通してアクセスされる構成とし
たことを特徴とするものである。[Structure of the Invention] (Means for Solving the Problems) This invention forms part of the memory space of a general-purpose bus, and the memory space of another computer system connected to the general-purpose bus via a general-purpose bus control adapter. The first one, which corresponds one-on-one to some
A memory space and a second memory space, which forms another part of the memory space of the general-purpose bus and can specify several storage means including a status storage means in the general-purpose bus control adapter, are both controlled by the general-purpose bus control. The present invention is characterized in that the memory means allocated to the adapter and within the general-purpose bus control adapter is accessed by at least the adapter through the second memory space of the general-purpose bus.
(作用)
上記の構成によれば、他計算機システムのメモリ空間の
一部と、この一部をアクセスするためのウィンドウとし
て割付けられた汎用バスのメモリ空間の一部(第1メモ
リ空間)とを1対1に対応させた状態でも、汎用バス制
御アダプタ等は同アダプタ内の一部つかの記憶手段を、
汎用バスのメモリ空間のうち第1メモリ空間とは異なる
空間部分である第2メモリ空間を通し汎用バスを介して
アクセスできる。したがって、アクセスする記憶手段が
ステータス記憶手段であれば、他計算機システムに対す
るメモリアクセス時等におけるステータス情報を汎用バ
スを通して得ることができ、リード/ライト可能なレジ
スタ手段であれば、このレジスタ手段を汎用バスを通し
てリード/ライトすることにより汎用バス制御アダプタ
だけで自身の動作を確認することが可能となる。(Function) According to the above configuration, a part of the memory space of another computer system and a part of the memory space of the general-purpose bus (first memory space) allocated as a window for accessing this part can be accessed. Even in a one-to-one correspondence state, a general-purpose bus control adapter etc. may store some storage means within the adapter.
Access is possible via the general-purpose bus through a second memory space, which is a spatial portion of the general-purpose bus's memory space that is different from the first memory space. Therefore, if the storage means to be accessed is a status storage means, status information when accessing memory for other computer systems can be obtained through a general-purpose bus, and if the storage means is readable/writable, this register means can be used as a general-purpose bus. By reading/writing through the bus, it becomes possible to check its own operation using only the general-purpose bus control adapter.
(実施例) 以下、この発明の一実施例を図面を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to the drawings.
第1図は汎用バス(VMEバス)メモリ空間におけるメ
モリ割付は状態を示す図、第2図は第1図のメモリ割付
けが行われるシステムのブロック構成図である。FIG. 1 is a diagram showing the state of memory allocation in a general-purpose bus (VME bus) memory space, and FIG. 2 is a block diagram of a system in which the memory allocation shown in FIG. 1 is performed.
第1図において、10はマイクロコンピュータシステム
、11はマイクロコンピュータシステムのバス(汎用バ
ス)、例えばVMEバスである。12はVMEバス11
に接続されてシステム制御を司り、マスク、スレーブの
両機能を有するシステムコントローラ(以下、SCと称
する)、13はVMEバス11と接続され、後述する計
算機システム20との接続制御を行うVMEバス制御ア
ダプタ(以下、ADPと称する)である。A D P
13は、他計算機システム20のメモリ空間(の一部)
をV M E /<ス11の後述するメモリ空間41を
通してアクセスした場合の情報および状態の結果等(ス
テータス情報等)を保持するためのステータスレジスタ
(SR)14と、自身の動作確認等のために用いられる
り−ド/ライト可能なテストレジスタ(TR)15とを
含むレジスタ群を有している。20はマイクロコンピュ
ータシステム10と接続される(同システム10)と同
様の計算機システム、21は計算機システム2゜の主メ
モリ(以下、MMと称する)、30は計算機システム2
0をマイクロコンピュータシステム10のA D P
13に接続するための接続ケーブルである。In FIG. 1, 10 is a microcomputer system, and 11 is a bus (general-purpose bus) of the microcomputer system, for example, a VME bus. 12 is VME bus 11
A system controller (hereinafter referred to as SC) which is connected to the VME bus 11 and controls the system and has both mask and slave functions, and a VME bus controller 13 which is connected to the VME bus 11 and controls the connection with a computer system 20 to be described later. adapter (hereinafter referred to as ADP). ADP
13 is (part of) the memory space of another computer system 20
A status register (SR) 14 for holding information and status results (status information, etc.) when accessed through a memory space 41 (described later) in the V M E /< space 11, and a status register (SR) 14 for checking its own operation. It has a register group including a readable/writable test register (TR) 15 used for. 20 is a computer system similar to the microcomputer system 10 (the same system 10), 21 is the main memory of the computer system 2 (hereinafter referred to as MM), and 30 is the computer system 2
0 of the microcomputer system 10
This is a connection cable for connecting to 13.
さてマイクロコンピュータシステムIOにおいては、第
1図に示すように、VMEバス11のメモリ空間(VM
Eバスメモリ空間)40のうちの(サイズNがバイトの
)任意の一部空間(メモリ空間)4Iが、同空間41を
通して他計算機システム20のM M 21のメモリ空
間(MMメモリ空間) 50の(サイズか同じNバイト
の)一部間間(メモリ空間)51をアクセスするための
ウィンドウとしてADP13に割付けられている。また
A D P lB内のステータスレジスタ14およびテ
ストレジスタ15を含むレジスタ群等には、VMEバス
メモリ空間40の(サイズがMバイトの)他の一部空間
(メモリ空間)42がこのレジスタ群等をリード/ライ
トするためのウィンドウとして割付けられている。また
、5C12内の図示せぬメモリ等には、VMEバスメモ
リ空間40の更に他の一部空間(メモリ空間)43がこ
のメモリ等をアクセスするためのウィンドウとして割付
けられている。Now, in the microcomputer system IO, as shown in FIG.
An arbitrary partial space (memory space) 4I (size N is bytes) of the E bus memory space) 40 is used to access the memory space (MM memory space) 50 of the other computer system 20 through the same space 41. A part (memory space) 51 (of the same size, N bytes) is allocated to the ADP 13 as a window for accessing it. In addition, for the register group including the status register 14 and test register 15 in the ADP IB, another part (memory space) 42 of the VME bus memory space 40 (with a size of M bytes) is used for this register group, etc. It is allocated as a window for reading/writing. In addition, another part of the VME bus memory space 40 (memory space) 43 is allocated to a memory (not shown) in the 5C12 as a window for accessing this memory.
次にこの発明の一実施例の動作を説明する。Next, the operation of one embodiment of the present invention will be explained.
マイクロコンピュータシステムIOのVMEバス11に
接続されている例えば5C12は、A D P 13に
割付けられた(VMEバスメモリ空間40のうちの)N
バイトのメモリ空間41をアクセスすることにより、A
D P 13を介して他計算機システム20内のMM
21の(MMメモリ空間50のうちの)Nバイトのメモ
リ空間51をアクセスする。即ち、5C12からは、ウ
ィンドウとしてのメモリ空間41を通して、直接に他計
算機システム20のMM21(のM Mメモリ空間50
における空間51)が見えることになる。For example, 5C12 connected to the VME bus 11 of the microcomputer system IO has N (of the VME bus memory space 40) allocated to ADP 13.
By accessing the byte memory space 41, A
MM in other computer system 20 via D P 13
21 (out of the MM memory space 50) of N byte memory space 51 is accessed. That is, the 5C12 directly accesses the MM21 (MM memory space 50 of the other computer system 20) through the memory space 41 as a window.
The space 51) in the image will be visible.
その範囲(メモリ空間41の範囲)はNバイトであり、
A D P 13ではそのまま1対〕にM Mメモリ空
間50の空間51に対応する。このメモリ空間41の範
囲は、A D P 13に設けられた例えばアドレス旧
gh側のアドレス設定スイッチと、アドレス1.ov側
のアドレス設定スイッチにより設定される。Its range (range of memory space 41) is N bytes,
In the ADP 13, the pair corresponds to the space 51 of the MM memory space 50 as it is. The range of this memory space 41 is determined by the address setting switch provided on the ADP 13, for example, on the address old gh side, and the address 1. It is set by the address setting switch on the ov side.
さて、VMEバス11のアーキテクチャでは、メモリア
クセス時の障害検出は、一般にはVMEバスエラー信号
(のオン/オフ)によるものと、アクセスする側のタイ
マーによるタイムアウト程度しか用意されていない。し
かし、第2図に示されるように、接続ケーブル30を介
してA D P 13と他計算機システム20とが接続
されるシステムでは、例えば5C12からMM21への
ライト動作の場合にバスエラー(VMEバスエラー信号
オン)となっても、実際にはどの箇所で或はどのような
エラーが発生したのか詳細な情報を得ることはできない
。Now, in the architecture of the VME bus 11, failure detection at the time of memory access is generally only provided by (on/off) of a VME bus error signal and a timeout by a timer on the accessing side. However, as shown in FIG. 2, in a system in which the ADP 13 and another computer system 20 are connected via the connection cable 30, a bus error (VME bus Even if the error signal turns on), it is not possible to obtain detailed information about where or what kind of error actually occurred.
そこで本実施例では、この種の詳細情報(ステータス情
報)が格納されるA D P 13内のステータスレジ
スタ(SR)15等を、第1図に示したようにメモリ空
間42をウィンドウとして、例えば5C12がアクセス
できるようにしている。こハにより、保守性も向上する
。なお、メモリ空間42の範囲は、A D P 13に
設けられた(メモリ空間41設定用とは別の)アドレス
旧gh側のアドレス設定スイ・ソチと、アドレス1,0
ν側のアドレス設定スイッチにより設定される。Therefore, in this embodiment, the status register (SR) 15 and the like in the ADP 13 in which this kind of detailed information (status information) is stored is stored, for example, using the memory space 42 as a window, as shown in FIG. 5C12 can access it. This also improves maintainability. The range of the memory space 42 is the address setting switch on the old GH side (different from the address for setting the memory space 41) provided in the ADP 13, and the addresses 1 and 0.
It is set by the address setting switch on the ν side.
メモリ空間42は、5C12以外にも他計算機システム
20、更にはA D P 13自身も、VMEノ(ス1
1を介してアクセス可能である。また他計算機システム
20およびA D P 13は、VMEバスメモリ空間
40内の空間43をウィンドウとして5C12内のメモ
リ等をアクセスすることもできる。このためA D P
13は、メモリ空間43をウィンドウとしてVMEバ
ス11を介して5C12内のメモリ等をアクセスするこ
とで、マスタ陽能の動作確認等を行うことができる。但
し、この確認が行えるためには、上記のように5C12
等の何等かのアクセス可能な装置がVMEバス11に接
続されている必要がある。In addition to the 5C12, the memory space 42 is used for other computer systems 20, and even the ADP 13 itself.
1. Further, the other computer systems 20 and the ADP 13 can access the memory and the like in the 5C 12 using the space 43 in the VME bus memory space 40 as a window. For this reason, ADP
13 can check the operation of the master system by accessing the memory in the 5C 12 via the VME bus 11 using the memory space 43 as a window. However, in order to perform this confirmation, 5C12 as described above is required.
, etc., must be connected to the VME bus 11.
ところが、VMEバス11に接続される5C12等の装
置はA D P 13を除いて一般にユーザ側で用意さ
れるものであるため、メーカー側ではA D P 13
の動作確認は極めて困難である。However, devices such as the 5C12 connected to the VME bus 11 are generally prepared by the user, except for the ADP 13, so the manufacturer side
It is extremely difficult to confirm the operation of .
しかし本実施例では、前記したように他計算機システム
20およびA D P 13自身がメモリ空間42をウ
ィンドウとしてA D P 13内のテストレジスタ(
TR)等をVMEバス11を介してアクセスできる。し
たがって、他計算機システム20がマスクとなってAD
P13に割付けられた( M M 21アクセス用のメ
モリ空間41とは別の)メモリ空間をアクセス可能とし
ておき、A D P 13がテストレジスタ15をVM
Eバス11を介してリード/ライトすることで、ADP
13のみでの自身の動作確認試験を簡単に行うことがで
きる。この場合、ADP13にはシステムコントローラ
(SC)としての機能も含まれる。However, in this embodiment, as described above, the other computer system 20 and the ADP 13 itself use the memory space 42 as a window to read the test register (
TR) etc. can be accessed via the VME bus 11. Therefore, the other computer system 20 acts as a mask to
The memory space allocated to P13 (separate from the memory space 41 for accessing MM21) is made accessible, and ADP13 uses test register 15 as VM.
By reading/writing via the E bus 11, the ADP
You can easily conduct your own operation confirmation test using only 13. In this case, the ADP 13 also includes a function as a system controller (SC).
[発明の効果]
以上詳述したようにこの発明によれば、他計算機システ
ムのメモリ空間の一部と、この一部をアクセスするため
のウィンドウとして汎用バス制御アダプタに割付けられ
た汎用バスのメモリ空間の一部(第1メモリ空間)とを
1対1に対応させた状態でも、汎用バス制御アダプタ等
は同アダプタ内の幾つかの記憶手段を、汎用バスのメモ
リ空間のうち第1メモリ空間とは異なる空間部分である
第2メモリ空間をウィンドウとして汎用バスを介してア
クセスできるので、アクセスする記憶手段がステータス
記憶手段であれば、他計算機システムに対するメモリア
クセス時等における詳細なステータス情報を汎用バスを
通して得ることができ、リード/ライト可能なレジスタ
手段であれば、このレジスタ手段を汎用バスを通してリ
ード/ライトすることにより汎用バス制御アダプタだけ
で自身の動作を確認することが可能となる。[Effects of the Invention] As detailed above, according to the present invention, a part of the memory space of another computer system and the memory of the general-purpose bus allocated to the general-purpose bus control adapter as a window for accessing this part. Even if there is a one-to-one correspondence between a part of the space (the first memory space), a general-purpose bus control adapter, etc. may store some storage means in the adapter in the first memory space of the memory space of the general-purpose bus. Since the second memory space, which is a different space from the 2nd memory space, can be accessed as a window via a general-purpose bus, if the storage means to be accessed is a status storage means, detailed status information when accessing memory for other computer systems can be accessed as a general-purpose bus. If the register means can be obtained through the bus and is readable/writable, by reading/writing the register means through the general-purpose bus, it becomes possible to check its own operation using only the general-purpose bus control adapter.
第1図はこの発明に直接関係する汎用バスメモリ空間に
おけるメモリ割付けの一実施例を示す図、第2図は第1
図のメモリ割付けが行われるシステムの一実施例を示す
ブロック構成図である。
10・・・マイクロコンピュータシステム、11・・・
汎用バス(VMEバス)、12・・・システムコントロ
ーラ(S C) 、13−VMEバス制御アダブ9 (
ADP。
汎用バス制御アダプタ)、14・・・ステータスレジス
タ(SR)、15・・・テストレジスタ(TR)、20
・・・(他)計算機システム、21・・・主メモリ(M
M)、40・・・VMEバスメモリ空間、41・・・(
第1)メモリ空間、42・・・(第2)メモリ空間、5
0・・・MMメモリ空間。
出願人代理人 弁理士 鈴江武彦
第
図
第
図FIG. 1 is a diagram showing an example of memory allocation in a general-purpose bus memory space directly related to the present invention, and FIG.
1 is a block configuration diagram showing an example of a system in which the memory allocation shown in the figure is performed; FIG. 10... Microcomputer system, 11...
General-purpose bus (VME bus), 12-system controller (SC), 13-VME bus control adapter 9 (
ADP. general-purpose bus control adapter), 14...Status register (SR), 15...Test register (TR), 20
... (other) computer systems, 21 ... main memory (M
M), 40...VME bus memory space, 41...(
1st) memory space, 42... (2nd) memory space, 5
0...MM memory space. Applicant's Representative Patent Attorney Takehiko Suzue
Claims (1)
他計算機システムとの間の接続制御を行い、上記他計算
機システムに対するメモリアクセス時等における各種ス
テータスを示すステータス記憶手段を含む幾つかの記憶
手段を有する汎用バス制御アダプタに、 上記汎用バスのメモリ空間の一部を成し、上記他計算機
システムのメモリ空間の一部に1対1で対応する第1メ
モリ空間と、上記汎用バスのメモリ空間の他の一部を成
し、上記汎用バス制御アダプタ内の上記幾つかの記憶手
段を指定可能な第2メモリ空間とを割付け、 上記汎用バス制御アダプタ内の上記記憶手段が少なくと
も同アダプタにより上記汎用バスの上記第2メモリ空間
を通してアクセスされる構成としたことを特徴とする汎
用バス制御アダプタにおける汎用バスメモリ空間割付け
方式。[Scope of Claims] Several status storage means connected to a general-purpose bus of a microcomputer system to control connections with other computer systems, and indicating various statuses when accessing memory to the other computer systems, etc. A general-purpose bus control adapter having a storage means includes a first memory space that forms part of the memory space of the general-purpose bus and corresponds one-to-one to a part of the memory space of the other computer system, and a second memory space forming another part of the memory space and capable of specifying the several storage means in the general-purpose bus control adapter; A general-purpose bus memory space allocation method in a general-purpose bus control adapter, characterized in that access is made through the second memory space of the general-purpose bus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090188A JPH02148246A (en) | 1988-11-30 | 1988-11-30 | General use bus memory space allocating system for general use bus control adapter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090188A JPH02148246A (en) | 1988-11-30 | 1988-11-30 | General use bus memory space allocating system for general use bus control adapter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148246A true JPH02148246A (en) | 1990-06-07 |
Family
ID=17890491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30090188A Pending JPH02148246A (en) | 1988-11-30 | 1988-11-30 | General use bus memory space allocating system for general use bus control adapter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148246A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288953A (en) * | 2008-05-28 | 2009-12-10 | Denso Corp | Electronic control device |
-
1988
- 1988-11-30 JP JP30090188A patent/JPH02148246A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288953A (en) * | 2008-05-28 | 2009-12-10 | Denso Corp | Electronic control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6105085A (en) | Lock mechanism for shared resources having associated data structure stored in common memory include a lock portion and a reserve portion | |
| US6151663A (en) | Cluster controller for memory and data cache in a multiple cluster processing system | |
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| EP0780768A1 (en) | Direct programmed I/O device control method using virtual registers | |
| EP0514972A2 (en) | Multinode distributed data processing system for use in a surface vehicle | |
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| US5915124A (en) | Method and apparatus for a first device accessing computer memory and a second device detecting the access and responding by performing sequence of actions | |
| JPH01298457A (en) | Computer system | |
| JPH02148246A (en) | General use bus memory space allocating system for general use bus control adapter | |
| CA1245772A (en) | Logical arrangement for controlling use of different system displays by main processor and co-processor | |
| JP2503059B2 (en) | Connection device between different types of buses | |
| JP3371978B2 (en) | Information processing device | |
| JP2853607B2 (en) | Communication system between jobs | |
| CA2019727A1 (en) | Cache support architecture | |
| JP2798140B2 (en) | Virtual space control method | |
| JPH04330541A (en) | Common data transfer system | |
| JPH10283333A (en) | Multiprocessor system | |
| JPH02163848A (en) | Shared memory address allocation method and information processing system | |
| JPH0575139B2 (en) | ||
| JP2884943B2 (en) | Address arbitration circuit | |
| JPH0434187B2 (en) | ||
| JPS5853382B2 (en) | Multiprocessor processing method | |
| JPH07111711B2 (en) | Processing end interrupt control system | |
| JPH01241643A (en) | Interface device | |
| JPH0237458A (en) | Bus control method with redundant bus configuration |