JPH02148246A - 汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式 - Google Patents
汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式Info
- Publication number
- JPH02148246A JPH02148246A JP30090188A JP30090188A JPH02148246A JP H02148246 A JPH02148246 A JP H02148246A JP 30090188 A JP30090188 A JP 30090188A JP 30090188 A JP30090188 A JP 30090188A JP H02148246 A JPH02148246 A JP H02148246A
- Authority
- JP
- Japan
- Prior art keywords
- memory space
- general
- purpose bus
- bus
- control adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロコンピュータシステムの汎用バス
に接続されて他計算機システムとの間の接続制御を行う
汎用バス制御アダプタにおける汎用バスメモリ空間割付
は方式に関する。
に接続されて他計算機システムとの間の接続制御を行う
汎用バス制御アダプタにおける汎用バスメモリ空間割付
は方式に関する。
（従来の技術）
近年、各メーカ独自の計算機システム、或は装置を、マ
イクロコンピュータシステムの汎用バス、例えばＩＥＥ
Ｅ標準のＶＭ Ｅ （Ｖｅｒｓａ ＭｏｄｕｌｅＥｕｒ
ｏｐｅ ）バスに、汎用バス制御アダプタ（ＡＤＰ）お
よびこれに付属する接続ケーブルを介して接続して利用
することが増えている。このようなシステムを構築する
際、ＡＤＰはＶＭＥバスのメモリ空間の一部に割付けら
れ、これによりＡＤＰはスレーブとして動作する場合、
即ちシステムコントローラ（ＳＣ）などマイクロコンビ
ュ−タシステム内の他の装置がらの要求でアクセスされ
る場合には、上記割付けられたメモリ空間をウィンドウ
として他計算機システム（メーカ独自の計算機システム
）のメモリ等のアクセスが可能となる。一方ＡＤＰがマ
スクとして動作する場合、即ち他計算機システムからの
アクセス要求の場合には、上記割付けられた空間は要求
元システムのメモリ等となることから、その空間はアク
セスできない（意味がない）のが−膜内である。
イクロコンピュータシステムの汎用バス、例えばＩＥＥ
Ｅ標準のＶＭ Ｅ （Ｖｅｒｓａ ＭｏｄｕｌｅＥｕｒ
ｏｐｅ ）バスに、汎用バス制御アダプタ（ＡＤＰ）お
よびこれに付属する接続ケーブルを介して接続して利用
することが増えている。このようなシステムを構築する
際、ＡＤＰはＶＭＥバスのメモリ空間の一部に割付けら
れ、これによりＡＤＰはスレーブとして動作する場合、
即ちシステムコントローラ（ＳＣ）などマイクロコンビ
ュ−タシステム内の他の装置がらの要求でアクセスされ
る場合には、上記割付けられたメモリ空間をウィンドウ
として他計算機システム（メーカ独自の計算機システム
）のメモリ等のアクセスが可能となる。一方ＡＤＰがマ
スクとして動作する場合、即ち他計算機システムからの
アクセス要求の場合には、上記割付けられた空間は要求
元システムのメモリ等となることから、その空間はアク
セスできない（意味がない）のが−膜内である。
このように、マイクロコンピュータシステムの汎用バス
（ＶＭＥバス）に汎用バス制御アダプタ（ＡＤＰ）を介
して他計算機システムを接続するシステムでは、汎用バ
スのメモリ空間の一部を一種のウィンドウとしてマイク
ロコンピュータシステム側から汎用バス制御アダプタを
介して他計算機システムのメモリ等をアクセスするよう
になっている。このためには、アクセスされる他計算機
システムのメモリ空間部分と、汎用バス制御アダプタに
割付けられる汎用バスのメモリ空間部分（ウィンドウ）
とを１対１対応させる必要がある。
（ＶＭＥバス）に汎用バス制御アダプタ（ＡＤＰ）を介
して他計算機システムを接続するシステムでは、汎用バ
スのメモリ空間の一部を一種のウィンドウとしてマイク
ロコンピュータシステム側から汎用バス制御アダプタを
介して他計算機システムのメモリ等をアクセスするよう
になっている。このためには、アクセスされる他計算機
システムのメモリ空間部分と、汎用バス制御アダプタに
割付けられる汎用バスのメモリ空間部分（ウィンドウ）
とを１対１対応させる必要がある。
一方、他計算機システムのメモリ等に対するアクセス時
の制御情報および動作情報などのステータス情報をＶＭ
Ｅバスを通して得るためには、汎用バス制御アダプタへ
の割付はメモリ空間部分の一部を使用しなければならな
い。しかし、この場合には、汎用バス制御アダプタへの
割付はメモリ空間部分が他計算機システムのメモリ空間
部分と１対１に対応しなくなる。このため従来は、上記
したステータス情報を汎用バスから得ることはできなか
った。また同様の理由により、汎用バス制御アダプタ自
身が汎用バスを通して自身の動作確認、特にマスク機能
の確認を行うことはできなかった。
の制御情報および動作情報などのステータス情報をＶＭ
Ｅバスを通して得るためには、汎用バス制御アダプタへ
の割付はメモリ空間部分の一部を使用しなければならな
い。しかし、この場合には、汎用バス制御アダプタへの
割付はメモリ空間部分が他計算機システムのメモリ空間
部分と１対１に対応しなくなる。このため従来は、上記
したステータス情報を汎用バスから得ることはできなか
った。また同様の理由により、汎用バス制御アダプタ自
身が汎用バスを通して自身の動作確認、特にマスク機能
の確認を行うことはできなかった。
（発明が解決しようとする課題）
上記したように、マイクロコンピュータシステムの汎用
バスに汎用バス制御アダプタを介して他計算機システム
を接続するシステムでは、従来は、汎用バス制御アダプ
タに割付けられた汎用バスのメモリ空間部分と、このメ
モリ空間部分を一種のウィンドウとしてアクセスされる
他計算機システムのメモリ空間部分とを１対１に対応さ
せると、汎用バス制御アダプタ自身が汎用バスを介して
アクセスすることができなくなるため、汎用バス制御ア
ダプタが持つ（他計算機システムのメモリ等に対するア
クセス時の）ステータス情報を汎用バスを介して得るこ
とや、汎用バス制御アダプタだけで自身の動作確認等が
行えないといった問題があった。
バスに汎用バス制御アダプタを介して他計算機システム
を接続するシステムでは、従来は、汎用バス制御アダプ
タに割付けられた汎用バスのメモリ空間部分と、このメ
モリ空間部分を一種のウィンドウとしてアクセスされる
他計算機システムのメモリ空間部分とを１対１に対応さ
せると、汎用バス制御アダプタ自身が汎用バスを介して
アクセスすることができなくなるため、汎用バス制御ア
ダプタが持つ（他計算機システムのメモリ等に対するア
クセス時の）ステータス情報を汎用バスを介して得るこ
とや、汎用バス制御アダプタだけで自身の動作確認等が
行えないといった問題があった。
したがってこの発明の解決すべき課題は、汎用バス制御
アダプタに割付けられた汎用バスのメモリ空間部分と汎
用バス制御アダプタに接続される他計算機システムのメ
モリ空間部分とを１対１に対応させた状態で、汎用バス
制御アダプタが他計算機システムアクセス時のステータ
ス情報を汎用バスを介して得ることや、自身の動作確認
等を汎用バスを通して行うことができるようにすること
である。
アダプタに割付けられた汎用バスのメモリ空間部分と汎
用バス制御アダプタに接続される他計算機システムのメ
モリ空間部分とを１対１に対応させた状態で、汎用バス
制御アダプタが他計算機システムアクセス時のステータ
ス情報を汎用バスを介して得ることや、自身の動作確認
等を汎用バスを通して行うことができるようにすること
である。
［発明の構成］
（課題を解決するための手段）
この発明は、汎用バスのメモリ空間の一部を成し、汎用
バス制御アダプタを介して汎用バスに接続される他計算
機システムのメモリ空間の一部に１対１で対応する第１
メモリ空間と、汎用バスのメモリ空間の他の一部を成し
、汎用バス制御アダプタ内のステータス記憶手段を含む
幾つかの記憶手段を指定可能な第２メモリ空間とを、い
ずれも汎用バス制御アダプタに割付け、汎用バス制御ア
ダプタ内の記憶手段が少なくとも同アダプタにより汎用
バスの第２メモリ空間を通してアクセスされる構成とし
たことを特徴とするものである。
バス制御アダプタを介して汎用バスに接続される他計算
機システムのメモリ空間の一部に１対１で対応する第１
メモリ空間と、汎用バスのメモリ空間の他の一部を成し
、汎用バス制御アダプタ内のステータス記憶手段を含む
幾つかの記憶手段を指定可能な第２メモリ空間とを、い
ずれも汎用バス制御アダプタに割付け、汎用バス制御ア
ダプタ内の記憶手段が少なくとも同アダプタにより汎用
バスの第２メモリ空間を通してアクセスされる構成とし
たことを特徴とするものである。
（作用）
上記の構成によれば、他計算機システムのメモリ空間の
一部と、この一部をアクセスするためのウィンドウとし
て割付けられた汎用バスのメモリ空間の一部（第１メモ
リ空間）とを１対１に対応させた状態でも、汎用バス制
御アダプタ等は同アダプタ内の一部つかの記憶手段を、
汎用バスのメモリ空間のうち第１メモリ空間とは異なる
空間部分である第２メモリ空間を通し汎用バスを介して
アクセスできる。したがって、アクセスする記憶手段が
ステータス記憶手段であれば、他計算機システムに対す
るメモリアクセス時等におけるステータス情報を汎用バ
スを通して得ることができ、リード／ライト可能なレジ
スタ手段であれば、このレジスタ手段を汎用バスを通し
てリード／ライトすることにより汎用バス制御アダプタ
だけで自身の動作を確認することが可能となる。
一部と、この一部をアクセスするためのウィンドウとし
て割付けられた汎用バスのメモリ空間の一部（第１メモ
リ空間）とを１対１に対応させた状態でも、汎用バス制
御アダプタ等は同アダプタ内の一部つかの記憶手段を、
汎用バスのメモリ空間のうち第１メモリ空間とは異なる
空間部分である第２メモリ空間を通し汎用バスを介して
アクセスできる。したがって、アクセスする記憶手段が
ステータス記憶手段であれば、他計算機システムに対す
るメモリアクセス時等におけるステータス情報を汎用バ
スを通して得ることができ、リード／ライト可能なレジ
スタ手段であれば、このレジスタ手段を汎用バスを通し
てリード／ライトすることにより汎用バス制御アダプタ
だけで自身の動作を確認することが可能となる。
（実施例）
以下、この発明の一実施例を図面を参照して説明する。
第１図は汎用バス（ＶＭＥバス）メモリ空間におけるメ
モリ割付は状態を示す図、第２図は第１図のメモリ割付
けが行われるシステムのブロック構成図である。
モリ割付は状態を示す図、第２図は第１図のメモリ割付
けが行われるシステムのブロック構成図である。
第１図において、１０はマイクロコンピュータシステム
、１１はマイクロコンピュータシステムのバス（汎用バ
ス）、例えばＶＭＥバスである。１２はＶＭＥバス１１
に接続されてシステム制御を司り、マスク、スレーブの
両機能を有するシステムコントローラ（以下、ＳＣと称
する）、１３はＶＭＥバス１１と接続され、後述する計
算機システム２０との接続制御を行うＶＭＥバス制御ア
ダプタ（以下、ＡＤＰと称する）である。Ａ Ｄ Ｐ
１３は、他計算機システム２０のメモリ空間（の一部）
をＶ Ｍ Ｅ ／＜ス１１の後述するメモリ空間４１を
通してアクセスした場合の情報および状態の結果等（ス
テータス情報等）を保持するためのステータスレジスタ
（ＳＲ）１４と、自身の動作確認等のために用いられる
り−ド／ライト可能なテストレジスタ（ＴＲ）１５とを
含むレジスタ群を有している。２０はマイクロコンピュ
ータシステム１０と接続される（同システム１０）と同
様の計算機システム、２１は計算機システム２゜の主メ
モリ（以下、ＭＭと称する）、３０は計算機システム２
０をマイクロコンピュータシステム１０のＡ Ｄ Ｐ
１３に接続するための接続ケーブルである。
、１１はマイクロコンピュータシステムのバス（汎用バ
ス）、例えばＶＭＥバスである。１２はＶＭＥバス１１
に接続されてシステム制御を司り、マスク、スレーブの
両機能を有するシステムコントローラ（以下、ＳＣと称
する）、１３はＶＭＥバス１１と接続され、後述する計
算機システム２０との接続制御を行うＶＭＥバス制御ア
ダプタ（以下、ＡＤＰと称する）である。Ａ Ｄ Ｐ
１３は、他計算機システム２０のメモリ空間（の一部）
をＶ Ｍ Ｅ ／＜ス１１の後述するメモリ空間４１を
通してアクセスした場合の情報および状態の結果等（ス
テータス情報等）を保持するためのステータスレジスタ
（ＳＲ）１４と、自身の動作確認等のために用いられる
り−ド／ライト可能なテストレジスタ（ＴＲ）１５とを
含むレジスタ群を有している。２０はマイクロコンピュ
ータシステム１０と接続される（同システム１０）と同
様の計算機システム、２１は計算機システム２゜の主メ
モリ（以下、ＭＭと称する）、３０は計算機システム２
０をマイクロコンピュータシステム１０のＡ Ｄ Ｐ
１３に接続するための接続ケーブルである。
さてマイクロコンピュータシステムＩＯにおいては、第
１図に示すように、ＶＭＥバス１１のメモリ空間（ＶＭ
Ｅバスメモリ空間）４０のうちの（サイズＮがバイトの
）任意の一部空間（メモリ空間）４Ｉが、同空間４１を
通して他計算機システム２０のＭ Ｍ ２１のメモリ空
間（ＭＭメモリ空間） ５０の（サイズか同じＮバイト
の）一部間間（メモリ空間）５１をアクセスするための
ウィンドウとしてＡＤＰ１３に割付けられている。また
Ａ Ｄ Ｐ ｌＢ内のステータスレジスタ１４およびテ
ストレジスタ１５を含むレジスタ群等には、ＶＭＥバス
メモリ空間４０の（サイズがＭバイトの）他の一部空間
（メモリ空間）４２がこのレジスタ群等をリード／ライ
トするためのウィンドウとして割付けられている。また
、５Ｃ１２内の図示せぬメモリ等には、ＶＭＥバスメモ
リ空間４０の更に他の一部空間（メモリ空間）４３がこ
のメモリ等をアクセスするためのウィンドウとして割付
けられている。
１図に示すように、ＶＭＥバス１１のメモリ空間（ＶＭ
Ｅバスメモリ空間）４０のうちの（サイズＮがバイトの
）任意の一部空間（メモリ空間）４Ｉが、同空間４１を
通して他計算機システム２０のＭ Ｍ ２１のメモリ空
間（ＭＭメモリ空間） ５０の（サイズか同じＮバイト
の）一部間間（メモリ空間）５１をアクセスするための
ウィンドウとしてＡＤＰ１３に割付けられている。また
Ａ Ｄ Ｐ ｌＢ内のステータスレジスタ１４およびテ
ストレジスタ１５を含むレジスタ群等には、ＶＭＥバス
メモリ空間４０の（サイズがＭバイトの）他の一部空間
（メモリ空間）４２がこのレジスタ群等をリード／ライ
トするためのウィンドウとして割付けられている。また
、５Ｃ１２内の図示せぬメモリ等には、ＶＭＥバスメモ
リ空間４０の更に他の一部空間（メモリ空間）４３がこ
のメモリ等をアクセスするためのウィンドウとして割付
けられている。
次にこの発明の一実施例の動作を説明する。
マイクロコンピュータシステムＩＯのＶＭＥバス１１に
接続されている例えば５Ｃ１２は、Ａ Ｄ Ｐ １３に
割付けられた（ＶＭＥバスメモリ空間４０のうちの）Ｎ
バイトのメモリ空間４１をアクセスすることにより、Ａ
Ｄ Ｐ １３を介して他計算機システム２０内のＭＭ
２１の（ＭＭメモリ空間５０のうちの）Ｎバイトのメモ
リ空間５１をアクセスする。即ち、５Ｃ１２からは、ウ
ィンドウとしてのメモリ空間４１を通して、直接に他計
算機システム２０のＭＭ２１（のＭ Ｍメモリ空間５０
における空間５１）が見えることになる。
接続されている例えば５Ｃ１２は、Ａ Ｄ Ｐ １３に
割付けられた（ＶＭＥバスメモリ空間４０のうちの）Ｎ
バイトのメモリ空間４１をアクセスすることにより、Ａ
Ｄ Ｐ １３を介して他計算機システム２０内のＭＭ
２１の（ＭＭメモリ空間５０のうちの）Ｎバイトのメモ
リ空間５１をアクセスする。即ち、５Ｃ１２からは、ウ
ィンドウとしてのメモリ空間４１を通して、直接に他計
算機システム２０のＭＭ２１（のＭ Ｍメモリ空間５０
における空間５１）が見えることになる。
その範囲（メモリ空間４１の範囲）はＮバイトであり、
Ａ Ｄ Ｐ １３ではそのまま１対〕にＭ Ｍメモリ空
間５０の空間５１に対応する。このメモリ空間４１の範
囲は、Ａ Ｄ Ｐ １３に設けられた例えばアドレス旧
ｇｈ側のアドレス設定スイッチと、アドレス１．ｏｖ側
のアドレス設定スイッチにより設定される。
Ａ Ｄ Ｐ １３ではそのまま１対〕にＭ Ｍメモリ空
間５０の空間５１に対応する。このメモリ空間４１の範
囲は、Ａ Ｄ Ｐ １３に設けられた例えばアドレス旧
ｇｈ側のアドレス設定スイッチと、アドレス１．ｏｖ側
のアドレス設定スイッチにより設定される。
さて、ＶＭＥバス１１のアーキテクチャでは、メモリア
クセス時の障害検出は、一般にはＶＭＥバスエラー信号
（のオン／オフ）によるものと、アクセスする側のタイ
マーによるタイムアウト程度しか用意されていない。し
かし、第２図に示されるように、接続ケーブル３０を介
してＡ Ｄ Ｐ １３と他計算機システム２０とが接続
されるシステムでは、例えば５Ｃ１２からＭＭ２１への
ライト動作の場合にバスエラー（ＶＭＥバスエラー信号
オン）となっても、実際にはどの箇所で或はどのような
エラーが発生したのか詳細な情報を得ることはできない
。
クセス時の障害検出は、一般にはＶＭＥバスエラー信号
（のオン／オフ）によるものと、アクセスする側のタイ
マーによるタイムアウト程度しか用意されていない。し
かし、第２図に示されるように、接続ケーブル３０を介
してＡ Ｄ Ｐ １３と他計算機システム２０とが接続
されるシステムでは、例えば５Ｃ１２からＭＭ２１への
ライト動作の場合にバスエラー（ＶＭＥバスエラー信号
オン）となっても、実際にはどの箇所で或はどのような
エラーが発生したのか詳細な情報を得ることはできない
。
そこで本実施例では、この種の詳細情報（ステータス情
報）が格納されるＡ Ｄ Ｐ １３内のステータスレジ
スタ（ＳＲ）１５等を、第１図に示したようにメモリ空
間４２をウィンドウとして、例えば５Ｃ１２がアクセス
できるようにしている。こハにより、保守性も向上する
。なお、メモリ空間４２の範囲は、Ａ Ｄ Ｐ １３に
設けられた（メモリ空間４１設定用とは別の）アドレス
旧ｇｈ側のアドレス設定スイ・ソチと、アドレス１，０
ν側のアドレス設定スイッチにより設定される。
報）が格納されるＡ Ｄ Ｐ １３内のステータスレジ
スタ（ＳＲ）１５等を、第１図に示したようにメモリ空
間４２をウィンドウとして、例えば５Ｃ１２がアクセス
できるようにしている。こハにより、保守性も向上する
。なお、メモリ空間４２の範囲は、Ａ Ｄ Ｐ １３に
設けられた（メモリ空間４１設定用とは別の）アドレス
旧ｇｈ側のアドレス設定スイ・ソチと、アドレス１，０
ν側のアドレス設定スイッチにより設定される。
メモリ空間４２は、５Ｃ１２以外にも他計算機システム
２０、更にはＡ Ｄ Ｐ １３自身も、ＶＭＥノ（ス１
１を介してアクセス可能である。また他計算機システム
２０およびＡ Ｄ Ｐ １３は、ＶＭＥバスメモリ空間
４０内の空間４３をウィンドウとして５Ｃ１２内のメモ
リ等をアクセスすることもできる。このためＡ Ｄ Ｐ
１３は、メモリ空間４３をウィンドウとしてＶＭＥバ
ス１１を介して５Ｃ１２内のメモリ等をアクセスするこ
とで、マスタ陽能の動作確認等を行うことができる。但
し、この確認が行えるためには、上記のように５Ｃ１２
等の何等かのアクセス可能な装置がＶＭＥバス１１に接
続されている必要がある。
２０、更にはＡ Ｄ Ｐ １３自身も、ＶＭＥノ（ス１
１を介してアクセス可能である。また他計算機システム
２０およびＡ Ｄ Ｐ １３は、ＶＭＥバスメモリ空間
４０内の空間４３をウィンドウとして５Ｃ１２内のメモ
リ等をアクセスすることもできる。このためＡ Ｄ Ｐ
１３は、メモリ空間４３をウィンドウとしてＶＭＥバ
ス１１を介して５Ｃ１２内のメモリ等をアクセスするこ
とで、マスタ陽能の動作確認等を行うことができる。但
し、この確認が行えるためには、上記のように５Ｃ１２
等の何等かのアクセス可能な装置がＶＭＥバス１１に接
続されている必要がある。
ところが、ＶＭＥバス１１に接続される５Ｃ１２等の装
置はＡ Ｄ Ｐ １３を除いて一般にユーザ側で用意さ
れるものであるため、メーカー側ではＡ Ｄ Ｐ １３
の動作確認は極めて困難である。
置はＡ Ｄ Ｐ １３を除いて一般にユーザ側で用意さ
れるものであるため、メーカー側ではＡ Ｄ Ｐ １３
の動作確認は極めて困難である。
しかし本実施例では、前記したように他計算機システム
２０およびＡ Ｄ Ｐ １３自身がメモリ空間４２をウ
ィンドウとしてＡ Ｄ Ｐ １３内のテストレジスタ（
ＴＲ）等をＶＭＥバス１１を介してアクセスできる。し
たがって、他計算機システム２０がマスクとなってＡＤ
Ｐ１３に割付けられた（ Ｍ Ｍ ２１アクセス用のメ
モリ空間４１とは別の）メモリ空間をアクセス可能とし
ておき、Ａ Ｄ Ｐ １３がテストレジスタ１５をＶＭ
Ｅバス１１を介してリード／ライトすることで、ＡＤＰ
１３のみでの自身の動作確認試験を簡単に行うことがで
きる。この場合、ＡＤＰ１３にはシステムコントローラ
（ＳＣ）としての機能も含まれる。
２０およびＡ Ｄ Ｐ １３自身がメモリ空間４２をウ
ィンドウとしてＡ Ｄ Ｐ １３内のテストレジスタ（
ＴＲ）等をＶＭＥバス１１を介してアクセスできる。し
たがって、他計算機システム２０がマスクとなってＡＤ
Ｐ１３に割付けられた（ Ｍ Ｍ ２１アクセス用のメ
モリ空間４１とは別の）メモリ空間をアクセス可能とし
ておき、Ａ Ｄ Ｐ １３がテストレジスタ１５をＶＭ
Ｅバス１１を介してリード／ライトすることで、ＡＤＰ
１３のみでの自身の動作確認試験を簡単に行うことがで
きる。この場合、ＡＤＰ１３にはシステムコントローラ
（ＳＣ）としての機能も含まれる。
［発明の効果］
以上詳述したようにこの発明によれば、他計算機システ
ムのメモリ空間の一部と、この一部をアクセスするため
のウィンドウとして汎用バス制御アダプタに割付けられ
た汎用バスのメモリ空間の一部（第１メモリ空間）とを
１対１に対応させた状態でも、汎用バス制御アダプタ等
は同アダプタ内の幾つかの記憶手段を、汎用バスのメモ
リ空間のうち第１メモリ空間とは異なる空間部分である
第２メモリ空間をウィンドウとして汎用バスを介してア
クセスできるので、アクセスする記憶手段がステータス
記憶手段であれば、他計算機システムに対するメモリア
クセス時等における詳細なステータス情報を汎用バスを
通して得ることができ、リード／ライト可能なレジスタ
手段であれば、このレジスタ手段を汎用バスを通してリ
ード／ライトすることにより汎用バス制御アダプタだけ
で自身の動作を確認することが可能となる。
ムのメモリ空間の一部と、この一部をアクセスするため
のウィンドウとして汎用バス制御アダプタに割付けられ
た汎用バスのメモリ空間の一部（第１メモリ空間）とを
１対１に対応させた状態でも、汎用バス制御アダプタ等
は同アダプタ内の幾つかの記憶手段を、汎用バスのメモ
リ空間のうち第１メモリ空間とは異なる空間部分である
第２メモリ空間をウィンドウとして汎用バスを介してア
クセスできるので、アクセスする記憶手段がステータス
記憶手段であれば、他計算機システムに対するメモリア
クセス時等における詳細なステータス情報を汎用バスを
通して得ることができ、リード／ライト可能なレジスタ
手段であれば、このレジスタ手段を汎用バスを通してリ
ード／ライトすることにより汎用バス制御アダプタだけ
で自身の動作を確認することが可能となる。
第１図はこの発明に直接関係する汎用バスメモリ空間に
おけるメモリ割付けの一実施例を示す図、第２図は第１
図のメモリ割付けが行われるシステムの一実施例を示す
ブロック構成図である。 １０・・・マイクロコンピュータシステム、１１・・・
汎用バス（ＶＭＥバス）、１２・・・システムコントロ
ーラ（Ｓ Ｃ） 、１３−ＶＭＥバス制御アダブ９ （
ＡＤＰ。 汎用バス制御アダプタ）、１４・・・ステータスレジス
タ（ＳＲ）、１５・・・テストレジスタ（ＴＲ）、２０
・・・（他）計算機システム、２１・・・主メモリ（Ｍ
Ｍ）、４０・・・ＶＭＥバスメモリ空間、４１・・・（
第１）メモリ空間、４２・・・（第２）メモリ空間、５
０・・・ＭＭメモリ空間。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
おけるメモリ割付けの一実施例を示す図、第２図は第１
図のメモリ割付けが行われるシステムの一実施例を示す
ブロック構成図である。 １０・・・マイクロコンピュータシステム、１１・・・
汎用バス（ＶＭＥバス）、１２・・・システムコントロ
ーラ（Ｓ Ｃ） 、１３−ＶＭＥバス制御アダブ９ （
ＡＤＰ。 汎用バス制御アダプタ）、１４・・・ステータスレジス
タ（ＳＲ）、１５・・・テストレジスタ（ＴＲ）、２０
・・・（他）計算機システム、２１・・・主メモリ（Ｍ
Ｍ）、４０・・・ＶＭＥバスメモリ空間、４１・・・（
第１）メモリ空間、４２・・・（第２）メモリ空間、５
０・・・ＭＭメモリ空間。 出願人代理人 弁理士 鈴江武彦 第 図 第 図
Claims (1)
- 【特許請求の範囲】 マイクロコンピュータシステムの汎用バスに接続されて
他計算機システムとの間の接続制御を行い、上記他計算
機システムに対するメモリアクセス時等における各種ス
テータスを示すステータス記憶手段を含む幾つかの記憶
手段を有する汎用バス制御アダプタに、 上記汎用バスのメモリ空間の一部を成し、上記他計算機
システムのメモリ空間の一部に１対１で対応する第１メ
モリ空間と、上記汎用バスのメモリ空間の他の一部を成
し、上記汎用バス制御アダプタ内の上記幾つかの記憶手
段を指定可能な第２メモリ空間とを割付け、 上記汎用バス制御アダプタ内の上記記憶手段が少なくと
も同アダプタにより上記汎用バスの上記第２メモリ空間
を通してアクセスされる構成としたことを特徴とする汎
用バス制御アダプタにおける汎用バスメモリ空間割付け
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090188A JPH02148246A (ja) | 1988-11-30 | 1988-11-30 | 汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30090188A JPH02148246A (ja) | 1988-11-30 | 1988-11-30 | 汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148246A true JPH02148246A (ja) | 1990-06-07 |
Family
ID=17890491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30090188A Pending JPH02148246A (ja) | 1988-11-30 | 1988-11-30 | 汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288953A (ja) * | 2008-05-28 | 2009-12-10 | Denso Corp | 電子制御装置 |
-
1988
- 1988-11-30 JP JP30090188A patent/JPH02148246A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288953A (ja) * | 2008-05-28 | 2009-12-10 | Denso Corp | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6105085A (en) | Lock mechanism for shared resources having associated data structure stored in common memory include a lock portion and a reserve portion | |
| US6151663A (en) | Cluster controller for memory and data cache in a multiple cluster processing system | |
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| EP0780768A1 (en) | Direct programmed I/O device control method using virtual registers | |
| EP0514972A2 (en) | Multinode distributed data processing system for use in a surface vehicle | |
| US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
| US5915124A (en) | Method and apparatus for a first device accessing computer memory and a second device detecting the access and responding by performing sequence of actions | |
| JPH01298457A (ja) | コンピュータシステム | |
| JPH02148246A (ja) | 汎用バス制御アダプタにおける汎用バスメモリ空間割付け方式 | |
| CA1245772A (en) | Logical arrangement for controlling use of different system displays by main processor and co-processor | |
| JP2503059B2 (ja) | 異種バス間接続装置 | |
| JP3371978B2 (ja) | 情報処理装置 | |
| JP2853607B2 (ja) | ジョブ間通信システム | |
| CA2019727A1 (en) | Cache support architecture | |
| JP2798140B2 (ja) | 仮想空間制御方式 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPH10283333A (ja) | マルチプロセッサシステム | |
| JPH02163848A (ja) | 共有メモリアドレス割当方法および情報処理システム | |
| JPH0575139B2 (ja) | ||
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPH0434187B2 (ja) | ||
| JPS5853382B2 (ja) | マルチプロセツサ処理方式 | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPH01241643A (ja) | インタフェース装置 | |
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 |