JPH02149125A - Pulse counter - Google Patents
Pulse counterInfo
- Publication number
- JPH02149125A JPH02149125A JP63303297A JP30329788A JPH02149125A JP H02149125 A JPH02149125 A JP H02149125A JP 63303297 A JP63303297 A JP 63303297A JP 30329788 A JP30329788 A JP 30329788A JP H02149125 A JPH02149125 A JP H02149125A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- count
- value
- pulse count
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパルス数を積算するパルス計数装置に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse counting device that integrates the number of pulses.
従来のパルス計数装置を第3図に示す。同図において、
Aは主パルス計数回路、Bは従パルス計数回路、Cは計
数比較回路、Dは制御装置である。A conventional pulse counting device is shown in FIG. In the same figure,
A is a main pulse counting circuit, B is a slave pulse counting circuit, C is a counting comparison circuit, and D is a control device.
次に、このように構成された装置の動作について説明す
る。パルス信号aは主パルス計数回路Aおよび従パルス
計数回路Bに入力される。計数回路A、Bはパルス信号
aのパルス数を計数する。Next, the operation of the device configured in this way will be explained. The pulse signal a is input to the main pulse counting circuit A and the sub pulse counting circuit B. Counting circuits A and B count the number of pulses of pulse signal a.
主パルス計数回路Aから出力されるパルス計数値すは制
御装置りに入力され、制御装置りはパルス計数値すから
計数増分値Δbおよびパルス積算値Cを求める。従パル
ス計数回路Bは、主パルス計数回路Aの動作が正常か否
かを判断するための回路であり、計数比較回路Cにおい
て回路AとBの出力値(パルス計数値)b、b”が比較
され、−致した場合には回路Aは正常、−敗しない場合
には回路Aは異常と判断され、回路Aが異常の場合には
パルス計数の動作を停止する。The pulse count value outputted from the main pulse counting circuit A is input to the control device, and the control device determines the count increment value Δb and the pulse integrated value C from the pulse count value. The slave pulse counting circuit B is a circuit for determining whether the operation of the main pulse counting circuit A is normal or not. They are compared, and if they match, it is determined that circuit A is normal; if they do not fail, circuit A is determined to be abnormal; if circuit A is abnormal, the pulse counting operation is stopped.
従来のパルス計数装置は、主パルス計数回路Aが故障と
判断された場合にはパルス計数の動作を停止するので、
パルス積算値算出の信鯨性に欠けるという問題があった
。Conventional pulse counting devices stop pulse counting when the main pulse counting circuit A is determined to be malfunctioning.
There was a problem in that the calculation of the pulse integrated value lacked reliability.
このような課題を解決するために本発明は、パルス計数
値を出力する2個のパルスカウント入力装置とこのパル
スカウント入力装置を制御する制御装置とを備え、制御
装置は、パルスカウント入力装置の一方に故障が発生し
た場合に正常な他方のパルスカウント入力装置から出力
されるパルス計数値を入力して計数増分値およびパルス
積算値を算出するようにしたものである。In order to solve such problems, the present invention includes two pulse count input devices that output pulse count values and a control device that controls the pulse count input devices. When a failure occurs in one of the pulse count input devices, the pulse count value output from the other normal pulse count input device is input to calculate the count increment value and the pulse integrated value.
本発明によるパルス計数装置においては、一方のパルス
カウント入力装置が故障した場合には他方のパルスカウ
ント入力装置のパルス計数値を使用する。In the pulse counting device according to the present invention, if one pulse count input device fails, the pulse count value of the other pulse count input device is used.
〔実施例〕
第1図は、本発明によるパルス計数装置の一実施例を示
す系統図である。同図において、1は主パルスカウント
入力装置、2は従パルスカウント入力装置、IA、2A
は主パルス計数回路、IB2Bは従パルス計数回路、I
C,2Cは計数比較回路、3は制御装置、3A、3Gは
パルス計数値格納手段、3B、3Dは計数増分値算出格
納手段、4は切換手段、5はパルス積算手段である。[Embodiment] FIG. 1 is a system diagram showing an embodiment of a pulse counting device according to the present invention. In the figure, 1 is a main pulse count input device, 2 is a sub pulse count input device, IA, 2A.
is the main pulse counting circuit, IB2B is the slave pulse counting circuit, I
C and 2C are count comparison circuits, 3 is a control device, 3A and 3G are pulse count value storage means, 3B and 3D are count increment value calculation and storage means, 4 is a switching means, and 5 is a pulse integration means.
主パルス計数回路IA、2Aと従パルス計数回路IB、
2Bと計数比較回路IC,2Cは、第3図の回路A、B
、Cと同様である。Main pulse counting circuit IA, 2A and slave pulse counting circuit IB,
2B and counting comparison circuits IC and 2C are circuits A and B in Fig. 3.
, C.
次に、第1図の装置の動作を第2図のフローチャートを
用いて説明する。始めは主パルスカウント入力装置1を
使用し、制御装置3はパルス計数値すを入力する。入力
されたパルス計数値すはパルス計数値格納手段3Aに格
納される。次に、計数増分値算出格納手段3Bはパルス
計数値すから計数増分値Δbを算出しくステップ11)
、Δbを格納する。いま切換手段4は計数増分値算出格
納手段3Bを接続しているので、計数増分値Δbはパル
ス積算手段5に入力され、パルス積算値Sが算出される
。Next, the operation of the apparatus shown in FIG. 1 will be explained using the flowchart shown in FIG. Initially, the main pulse count input device 1 is used, and the control device 3 inputs the pulse count value. The input pulse count value is stored in the pulse count value storage means 3A. Next, the count increment value calculation storage means 3B calculates the count increment value Δb from the pulse count value (step 11).
, Δb are stored. Since the switching means 4 is now connected to the count increment value calculation and storage means 3B, the count increment value Δb is input to the pulse accumulation means 5, and the pulse accumulation value S is calculated.
パルス積算値Sの算出後、装置1の故障の有無を判断し
くステップ12)、故障していなければステップ11に
戻って計数増分値Δbの算出を繰り返す。装置1が故障
している場合には装置2を使用し、制御装置3はパルス
計数値Cを入力する。After calculating the pulse integrated value S, it is determined whether or not there is a failure in the device 1 (step 12). If there is no failure, the process returns to step 11 and the calculation of the count increment value Δb is repeated. If device 1 is out of order, device 2 is used, and control device 3 inputs pulse count value C.
入力されたパルス計数値Cはパルス計数値格納手段3C
に格納される。次に、計数増分値算出格納手段3Dはパ
ルス計数値Cから計数増分値ΔCを算出し、(ステップ
13)、ΔCを格納する。いま切換手段4は計数増分値
算出格納手段3Dを接続しているので、計数増分値ΔC
はパルス積算手段5に入力され、パルス積算値Sが算出
される。The input pulse count value C is stored in the pulse count value storage means 3C.
is stored in Next, the count increment value calculation and storage means 3D calculates a count increment value ΔC from the pulse count value C (step 13), and stores ΔC. Now, since the switching means 4 is connected to the count increment value calculation storage means 3D, the count increment value ΔC
is input to the pulse integration means 5, and the pulse integration value S is calculated.
パルス積算値Sの算出後、装置2の故障の有無を判断し
くステップ12)、故障していなければステップ11に
戻って計数増分値ΔCの算出を繰り返す。装置2が故障
している場合には装置1の故障の有無を判断しくステッ
プ15)、装置1が故障でない場合にはステップ11に
戻る。装置1が依然として故障している場合にはパルス
計数の動作を停止する。After calculating the pulse integrated value S, it is determined whether or not there is a failure in the device 2 (step 12). If there is no failure, the process returns to step 11 and the calculation of the count increment value ΔC is repeated. If the device 2 is out of order, it is determined whether or not the device 1 is out of order (step 15); if the device 1 is not out of order, the process returns to step 11. If the device 1 is still faulty, the pulse counting operation is stopped.
このように、主パルスカウント入力装置1が故障しても
、従パルスカウント入力装置によりパルス計数動作を継
続できるので、信頬性の高いパルス計数装置を実現でき
る。In this way, even if the main pulse count input device 1 fails, the pulse counting operation can be continued by the slave pulse count input device, so a highly reliable pulse counting device can be realized.
表は、最初装置1のパルス計数値を使用し、時刻t、!
において装置1が故障した場合のパルス積算値を示す。The table initially uses the pulse count value of device 1, and the time t, !
The pulse integrated value is shown when the device 1 fails in .
制御装置3に入力されるパルス計数値は時刻t7.!に
おいて計数値すからCへ替わっている。このように使用
する計数値を替えることにより、パルス積算動作が停止
せず、また積算値に過不足が生じることもない。The pulse count value input to the control device 3 is at time t7. ! The count value changes to C at . By changing the count value used in this way, the pulse integration operation does not stop, and neither excess nor deficiency occurs in the integrated value.
〔発明の効果〕
以上説明したように本発明は、パルス計数値を出力する
パルスカウント入力装置2個とこのパルスカウント入力
装置を制御する制御装置とを備え、制御装置は、2個の
パルスカウント入力装置の一方に故障が発生した場合に
正常な他方のパルスカウント入力装置から出力されるパ
ルス計数値を入力して、計数増分値およびパルス積算値
を算出することにより、一方のパルスカウント入力装置
が故障してもパルス積算動作を停止する必要がなく、ま
た積算値に過不足を生じることもないので、信重頁性の
高いパルス計数装置を実現できる効果がある。[Effects of the Invention] As explained above, the present invention includes two pulse count input devices that output pulse count values and a control device that controls the pulse count input devices. If a failure occurs in one of the input devices, the pulse count value output from the other normal pulse count input device is input and the count increment value and pulse integrated value are calculated. Even if the pulse counting device malfunctions, there is no need to stop the pulse counting operation, and no excess or deficiency will occur in the integrated value, so it is possible to realize a pulse counting device with high reliability.
第1図は本発明によるパルス計数装置の一実施例を示す
系統図、第2図は第1図の装置の動作を説明するための
フローチャート、第3図は従来のパルス計数装置を示す
系統図である。
l・・・主パルスカウント入力装置、IA、2A・・・
主パルス計数回路、IB、2B・・・従パルス計数回路
、IC,2C・・・計数比較回路、2・・・従パルスカ
ウント入力装置、3・・・制御装置、3A、3C・・・
パルス計数値格納手段、3B、3D・・・計数増分値算
出格納手段、4・・・切換手段、5・・・パルス積算手
段。FIG. 1 is a system diagram showing an embodiment of a pulse counting device according to the present invention, FIG. 2 is a flowchart for explaining the operation of the device shown in FIG. 1, and FIG. 3 is a system diagram showing a conventional pulse counting device. It is. l...Main pulse count input device, IA, 2A...
Main pulse counting circuit, IB, 2B... Slave pulse counting circuit, IC, 2C... Count comparison circuit, 2... Slave pulse count input device, 3... Control device, 3A, 3C...
Pulse count value storage means, 3B, 3D... Count increment value calculation storage means, 4... Switching means, 5... Pulse integration means.
Claims (1)
値から計数増分値を求め、この計数増分値を積算してパ
ルス積算値を算出するパルス計数装置において、前記パ
ルス計数値を出力する2個のパルスカウント入力装置と
このパルスカウント入力装置を制御する制御装置とを備
え、前記制御装置は、前記パルスカウント入力装置の一
方に故障が発生した場合に正常な他方のパルスカウント
入力装置から出力されるパルス計数値を入力して計数増
分値およびパルス積算値を算出することを特徴とするパ
ルス計数装置。In a pulse counting device that calculates a count increment value from a pulse count value obtained by counting the number of pulses from a pulse signal, and calculates a pulse integrated value by integrating this count increment value, two units that output the pulse count value. a pulse count input device and a control device for controlling the pulse count input device, and the control device is arranged such that when one of the pulse count input devices malfunctions, an output is output from the other normal pulse count input device. A pulse counting device that calculates a count increment value and a pulse integrated value by inputting a pulse count value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303297A JPH02149125A (en) | 1988-11-30 | 1988-11-30 | Pulse counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303297A JPH02149125A (en) | 1988-11-30 | 1988-11-30 | Pulse counter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02149125A true JPH02149125A (en) | 1990-06-07 |
Family
ID=17919258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303297A Pending JPH02149125A (en) | 1988-11-30 | 1988-11-30 | Pulse counter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149125A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170133A (en) * | 1985-01-24 | 1986-07-31 | Nec Corp | Counter circuit |
-
1988
- 1988-11-30 JP JP63303297A patent/JPH02149125A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61170133A (en) * | 1985-01-24 | 1986-07-31 | Nec Corp | Counter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5913053A (en) | Synchronous controller for synchronously operating a plurality of actuators | |
| JPS58202308A (en) | Control system | |
| JPH0367028A (en) | Control apparatus of gas turbine engine | |
| JP4182621B2 (en) | Control signal input circuit | |
| JPS592563Y2 (en) | Redundant input signal source switching device | |
| JP3365122B2 (en) | Double integration counter device | |
| JP3665702B2 (en) | Delay device | |
| JPH02188040A (en) | Monitoring circuit | |
| JPS592562Y2 (en) | Redundant input signal source switching device | |
| JPH02118738A (en) | Switching system by abnormal level of duplexing control system | |
| JP2507492B2 (en) | Process control equipment | |
| JP2526516B2 (en) | Fault monitoring method | |
| JPH04112225A (en) | Integrated circuit device | |
| JPS5812062A (en) | Output device for parallel electronic computer system | |
| JP2591110B2 (en) | Signal switching method | |
| JPH03142632A (en) | Initial value deciding device | |
| JP2819686B2 (en) | Selection control circuit | |
| JPH0263248A (en) | Infinite loop fault detection system for task program | |
| JPS63191201A (en) | Automatic plant controller | |
| KR100238405B1 (en) | Frequency phase matching method of time / frequency generator | |
| JPH0317722A (en) | Reference time interruption method | |
| JPH03122524A (en) | Doubling method for pulse integrating device | |
| JPH0150171B2 (en) | ||
| JPS63253859A (en) | Controller for thyristor converter | |
| JPH01276201A (en) | Control device with backup function |