JPH02149125A - パルス計数装置 - Google Patents

パルス計数装置

Info

Publication number
JPH02149125A
JPH02149125A JP63303297A JP30329788A JPH02149125A JP H02149125 A JPH02149125 A JP H02149125A JP 63303297 A JP63303297 A JP 63303297A JP 30329788 A JP30329788 A JP 30329788A JP H02149125 A JPH02149125 A JP H02149125A
Authority
JP
Japan
Prior art keywords
pulse
count
value
pulse count
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63303297A
Other languages
English (en)
Inventor
Souichirou Uchinuma
創一朗 内沼
Atsushi Usui
碓井 篤志
Hiroshi Nishimatsu
西松 博志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP63303297A priority Critical patent/JPH02149125A/ja
Publication of JPH02149125A publication Critical patent/JPH02149125A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス数を積算するパルス計数装置に関するも
のである。
〔従来の技術〕
従来のパルス計数装置を第3図に示す。同図において、
Aは主パルス計数回路、Bは従パルス計数回路、Cは計
数比較回路、Dは制御装置である。
次に、このように構成された装置の動作について説明す
る。パルス信号aは主パルス計数回路Aおよび従パルス
計数回路Bに入力される。計数回路A、Bはパルス信号
aのパルス数を計数する。
主パルス計数回路Aから出力されるパルス計数値すは制
御装置りに入力され、制御装置りはパルス計数値すから
計数増分値Δbおよびパルス積算値Cを求める。従パル
ス計数回路Bは、主パルス計数回路Aの動作が正常か否
かを判断するための回路であり、計数比較回路Cにおい
て回路AとBの出力値(パルス計数値)b、b”が比較
され、−致した場合には回路Aは正常、−敗しない場合
には回路Aは異常と判断され、回路Aが異常の場合には
パルス計数の動作を停止する。
〔発明が解決しようとする課題〕
従来のパルス計数装置は、主パルス計数回路Aが故障と
判断された場合にはパルス計数の動作を停止するので、
パルス積算値算出の信鯨性に欠けるという問題があった
〔課題を解決するための手段〕
このような課題を解決するために本発明は、パルス計数
値を出力する2個のパルスカウント入力装置とこのパル
スカウント入力装置を制御する制御装置とを備え、制御
装置は、パルスカウント入力装置の一方に故障が発生し
た場合に正常な他方のパルスカウント入力装置から出力
されるパルス計数値を入力して計数増分値およびパルス
積算値を算出するようにしたものである。
〔作用〕
本発明によるパルス計数装置においては、一方のパルス
カウント入力装置が故障した場合には他方のパルスカウ
ント入力装置のパルス計数値を使用する。
〔実施例〕 第1図は、本発明によるパルス計数装置の一実施例を示
す系統図である。同図において、1は主パルスカウント
入力装置、2は従パルスカウント入力装置、IA、2A
は主パルス計数回路、IB2Bは従パルス計数回路、I
C,2Cは計数比較回路、3は制御装置、3A、3Gは
パルス計数値格納手段、3B、3Dは計数増分値算出格
納手段、4は切換手段、5はパルス積算手段である。
主パルス計数回路IA、2Aと従パルス計数回路IB、
2Bと計数比較回路IC,2Cは、第3図の回路A、B
、Cと同様である。
次に、第1図の装置の動作を第2図のフローチャートを
用いて説明する。始めは主パルスカウント入力装置1を
使用し、制御装置3はパルス計数値すを入力する。入力
されたパルス計数値すはパルス計数値格納手段3Aに格
納される。次に、計数増分値算出格納手段3Bはパルス
計数値すから計数増分値Δbを算出しくステップ11)
、Δbを格納する。いま切換手段4は計数増分値算出格
納手段3Bを接続しているので、計数増分値Δbはパル
ス積算手段5に入力され、パルス積算値Sが算出される
パルス積算値Sの算出後、装置1の故障の有無を判断し
くステップ12)、故障していなければステップ11に
戻って計数増分値Δbの算出を繰り返す。装置1が故障
している場合には装置2を使用し、制御装置3はパルス
計数値Cを入力する。
入力されたパルス計数値Cはパルス計数値格納手段3C
に格納される。次に、計数増分値算出格納手段3Dはパ
ルス計数値Cから計数増分値ΔCを算出し、(ステップ
13)、ΔCを格納する。いま切換手段4は計数増分値
算出格納手段3Dを接続しているので、計数増分値ΔC
はパルス積算手段5に入力され、パルス積算値Sが算出
される。
パルス積算値Sの算出後、装置2の故障の有無を判断し
くステップ12)、故障していなければステップ11に
戻って計数増分値ΔCの算出を繰り返す。装置2が故障
している場合には装置1の故障の有無を判断しくステッ
プ15)、装置1が故障でない場合にはステップ11に
戻る。装置1が依然として故障している場合にはパルス
計数の動作を停止する。
このように、主パルスカウント入力装置1が故障しても
、従パルスカウント入力装置によりパルス計数動作を継
続できるので、信頬性の高いパルス計数装置を実現でき
る。
表は、最初装置1のパルス計数値を使用し、時刻t、!
において装置1が故障した場合のパルス積算値を示す。
制御装置3に入力されるパルス計数値は時刻t7.!に
おいて計数値すからCへ替わっている。このように使用
する計数値を替えることにより、パルス積算動作が停止
せず、また積算値に過不足が生じることもない。
〔発明の効果〕 以上説明したように本発明は、パルス計数値を出力する
パルスカウント入力装置2個とこのパルスカウント入力
装置を制御する制御装置とを備え、制御装置は、2個の
パルスカウント入力装置の一方に故障が発生した場合に
正常な他方のパルスカウント入力装置から出力されるパ
ルス計数値を入力して、計数増分値およびパルス積算値
を算出することにより、一方のパルスカウント入力装置
が故障してもパルス積算動作を停止する必要がなく、ま
た積算値に過不足を生じることもないので、信重頁性の
高いパルス計数装置を実現できる効果がある。
【図面の簡単な説明】
第1図は本発明によるパルス計数装置の一実施例を示す
系統図、第2図は第1図の装置の動作を説明するための
フローチャート、第3図は従来のパルス計数装置を示す
系統図である。 l・・・主パルスカウント入力装置、IA、2A・・・
主パルス計数回路、IB、2B・・・従パルス計数回路
、IC,2C・・・計数比較回路、2・・・従パルスカ
ウント入力装置、3・・・制御装置、3A、3C・・・
パルス計数値格納手段、3B、3D・・・計数増分値算
出格納手段、4・・・切換手段、5・・・パルス積算手
段。

Claims (1)

    【特許請求の範囲】
  1. パルス信号からパルス数を計数して得られたパルス計数
    値から計数増分値を求め、この計数増分値を積算してパ
    ルス積算値を算出するパルス計数装置において、前記パ
    ルス計数値を出力する2個のパルスカウント入力装置と
    このパルスカウント入力装置を制御する制御装置とを備
    え、前記制御装置は、前記パルスカウント入力装置の一
    方に故障が発生した場合に正常な他方のパルスカウント
    入力装置から出力されるパルス計数値を入力して計数増
    分値およびパルス積算値を算出することを特徴とするパ
    ルス計数装置。
JP63303297A 1988-11-30 1988-11-30 パルス計数装置 Pending JPH02149125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63303297A JPH02149125A (ja) 1988-11-30 1988-11-30 パルス計数装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63303297A JPH02149125A (ja) 1988-11-30 1988-11-30 パルス計数装置

Publications (1)

Publication Number Publication Date
JPH02149125A true JPH02149125A (ja) 1990-06-07

Family

ID=17919258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63303297A Pending JPH02149125A (ja) 1988-11-30 1988-11-30 パルス計数装置

Country Status (1)

Country Link
JP (1) JPH02149125A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170133A (ja) * 1985-01-24 1986-07-31 Nec Corp カウンタ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170133A (ja) * 1985-01-24 1986-07-31 Nec Corp カウンタ回路

Similar Documents

Publication Publication Date Title
US5913053A (en) Synchronous controller for synchronously operating a plurality of actuators
JPS58202308A (ja) 制御装置
JPH02149125A (ja) パルス計数装置
JP3054459B2 (ja) 供給される量に対応する電流を発生する装置
JPH0367028A (ja) ガスタービン機関の制御装置
JP4182621B2 (ja) 制御信号の入力回路
JPS592563Y2 (ja) 冗長化入力信号源の切換装置
JPH06204993A (ja) クロック断検出回路
JP3365122B2 (ja) 2重化積算カウンタ装置
JP3665702B2 (ja) 遅延装置
JPH02188040A (ja) モニタリング回路
JPS592562Y2 (ja) 冗長化入力信号源の切換装置
JPH02118738A (ja) 二重化制御システムの異常レベルによる切換方式
JP2507492B2 (ja) プロセス制御装置
JPH04112225A (ja) 集積回路装置
JPS5812062A (ja) 並列電子計算機システムの出力装置
JP2591110B2 (ja) 信号切替方式
JPH03142632A (ja) 初期値決定装置
JP2819686B2 (ja) 選択制御回路
JPH0263248A (ja) タスクプログラムの無限ループ障害検出方式
KR100238405B1 (ko) 시간/주파수 발생장치의 주파수 위상 일치방법
JPH0317722A (ja) 基準時間割込み方法
JPH0348568Y2 (ja)
JPH0150171B2 (ja)
JPS63253859A (ja) サイリスタ変換器の制御装置