JPH02149185A - 同期分離装置 - Google Patents
同期分離装置Info
- Publication number
- JPH02149185A JPH02149185A JP63302918A JP30291888A JPH02149185A JP H02149185 A JPH02149185 A JP H02149185A JP 63302918 A JP63302918 A JP 63302918A JP 30291888 A JP30291888 A JP 30291888A JP H02149185 A JPH02149185 A JP H02149185A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- synchronization
- output
- separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダー（以下ＶＴＲと略す
）の再生映像信号から水平同期信号を分離する同期分離
装置に関するもので、特に、メモリーを利用し時間軸変
動分の吸収やスキュー補正を行なう際の同期分離装置に
関するものである。
）の再生映像信号から水平同期信号を分離する同期分離
装置に関するもので、特に、メモリーを利用し時間軸変
動分の吸収やスキュー補正を行なう際の同期分離装置に
関するものである。
従来の技術
、近年、半導体技術の急速な発展により、大規模ディジ
タル回路のＬＳＩ化や、ビデオレートで動作可能なＡ／
Ｉ）、Ｄ／人変換器が低価格で実現可能となり、民生用
映像機器においても、ディジタルメモリーを利用して画
面静止、マルチ画面、フィールドノイズリデューサ−等
の機能的特徴を有するディジタル映像処理技術が進展し
ている（例えば、日本放送出版協会［エレクトロニクス
ライフＪ１９８８．７月号、ＰＰ１９〜３２）。
タル回路のＬＳＩ化や、ビデオレートで動作可能なＡ／
Ｉ）、Ｄ／人変換器が低価格で実現可能となり、民生用
映像機器においても、ディジタルメモリーを利用して画
面静止、マルチ画面、フィールドノイズリデューサ−等
の機能的特徴を有するディジタル映像処理技術が進展し
ている（例えば、日本放送出版協会［エレクトロニクス
ライフＪ１９８８．７月号、ＰＰ１９〜３２）。
ＶＴＲの再生映像信号をディジタルメモリーに書き込む
際には、映像信号の同期信号を基準にしてメモリーの動
作制御を行なうのが一般的で、基準クロックは水平同期
信号と同期したクロック（ラインロッククロック）を用
いる場合が多い。
際には、映像信号の同期信号を基準にしてメモリーの動
作制御を行なうのが一般的で、基準クロックは水平同期
信号と同期したクロック（ラインロッククロック）を用
いる場合が多い。
そのだめ、ディジタルメモリーの同期基準としての水平
同期信号は、ノイズやＶＴＲ再生時に生ずるドロップア
ウト等による同期抜けや誤検出のない安定した同期分離
が必要不可欠であった。そこで、従来は自動周波数制御
回路（以下ＡＦＣ回路と略す）を用いて同期分離出力を
安定化していた。
同期信号は、ノイズやＶＴＲ再生時に生ずるドロップア
ウト等による同期抜けや誤検出のない安定した同期分離
が必要不可欠であった。そこで、従来は自動周波数制御
回路（以下ＡＦＣ回路と略す）を用いて同期分離出力を
安定化していた。
以下、図面を参照しながら、上述した従来の同期分離装
置の一例について説明する。第６図は従来の同期分離装
置のブロック図、第６図はその説明のための波形図であ
る。
置の一例について説明する。第６図は従来の同期分離装
置のブロック図、第６図はその説明のための波形図であ
る。
第６図において、１は入力端子、２はローパスフィルタ
（以下ＬＰＦと略す）、３は同期分離回路、４は同期信
号中の等化パルス部分を除去するだめの等化パルス除去
回路、５は位相比較器６゜ル−プフィルり了、電圧制御
発振器８（以下ＶＣＯと略す）とから成るＡＦＣ回路、
９は出力端である。
（以下ＬＰＦと略す）、３は同期分離回路、４は同期信
号中の等化パルス部分を除去するだめの等化パルス除去
回路、５は位相比較器６゜ル−プフィルり了、電圧制御
発振器８（以下ＶＣＯと略す）とから成るＡＦＣ回路、
９は出力端である。
以上のように構成された従来の同期分離装置について、
以下その動作を説明する。ここで第６図中のａｗｄは第
６図中のａ Ｎａの波形図に対応している。
以下その動作を説明する。ここで第６図中のａｗｄは第
６図中のａ Ｎａの波形図に対応している。
まず、入力端１に入来した映像信号（又は輝度信号）は
、ＬＰＦ２で帯域制限し、不要ノイズ成分等を除去した
後、同期分離回路３で同期分離し、同期信号すを得る。
、ＬＰＦ２で帯域制限し、不要ノイズ成分等を除去した
後、同期分離回路３で同期分離し、同期信号すを得る。
同期信号すは等化パルレス除去回路４で垂直走査期間付
近に挿入されているＡ水平走査期間毎の等化パルスを除
去し、同期パルスＣを得る。さらに、同期パルスＣをム
ＦＣ回路６に通し、ノイズや同期抜は等に対する安定性
を高めた後、出力端９より水平同期信号出力ｄを得る。
近に挿入されているＡ水平走査期間毎の等化パルスを除
去し、同期パルスＣを得る。さらに、同期パルスＣをム
ＦＣ回路６に通し、ノイズや同期抜は等に対する安定性
を高めた後、出力端９より水平同期信号出力ｄを得る。
ここで、ムＦＧ回路６は、よく知られているように、位
相比較器６とループフィルり７ 、ＶＣＯｓによって構
成されており、ＶＣＯｓの自走発振周波数は水平走査周
波数（ｆＨ＝１５．７５ｋ）＋ｚ）付近で発振するよう
に構成されており、ｖｃｏｓの出力ハルレスト等化ハル
ス除去回路４の同期ハルレスＣとの位相差が零になるよ
うに自動的に位相同期をとるように動作する。ＶＴＲの
再生信号を扱う場合は、ＶＴＲの再生時に発生するジッ
タ（時間軸の変動分）、ドロップアウトによる同期信号
抜け、減磁したテープの再生による同期乱れ等による変
動分を最小にするようにＡＦＣ回路５の応答速度は選ば
れており、通常は１０〜２ｏ水平走査期間で応答するよ
うに設定されている。そのため、例えば、第６図ａに丸
印人で示すような同期信号抜けが生じた場合は、等化パ
ルレス除去回路４の出力Ｃに同期抜け（丸印Ｂで示す部
分）が発生するが、これをＡＦＣ７０回路通すと、ＡＦ
Ｃ回路５の応答が１０〜２０水平走査期間でしか応答し
ないため、同図ｄ中に丸印Ｃで示すように同期信号は自
動的に補正され、出力端９より出力される。
相比較器６とループフィルり７ 、ＶＣＯｓによって構
成されており、ＶＣＯｓの自走発振周波数は水平走査周
波数（ｆＨ＝１５．７５ｋ）＋ｚ）付近で発振するよう
に構成されており、ｖｃｏｓの出力ハルレスト等化ハル
ス除去回路４の同期ハルレスＣとの位相差が零になるよ
うに自動的に位相同期をとるように動作する。ＶＴＲの
再生信号を扱う場合は、ＶＴＲの再生時に発生するジッ
タ（時間軸の変動分）、ドロップアウトによる同期信号
抜け、減磁したテープの再生による同期乱れ等による変
動分を最小にするようにＡＦＣ回路５の応答速度は選ば
れており、通常は１０〜２ｏ水平走査期間で応答するよ
うに設定されている。そのため、例えば、第６図ａに丸
印人で示すような同期信号抜けが生じた場合は、等化パ
ルレス除去回路４の出力Ｃに同期抜け（丸印Ｂで示す部
分）が発生するが、これをＡＦＣ７０回路通すと、ＡＦ
Ｃ回路５の応答が１０〜２０水平走査期間でしか応答し
ないため、同図ｄ中に丸印Ｃで示すように同期信号は自
動的に補正され、出力端９より出力される。
以上のように、従来はムＦＧ回路６を通すことにより、
ムＦＣ回路５の応答速度、換言すれば、人ＦＧ回路５の
積分効果を利用して、同期信号抜けや、ノイズによる同
期信号の不安定さを吸収していた。
ムＦＣ回路５の応答速度、換言すれば、人ＦＧ回路５の
積分効果を利用して、同期信号抜けや、ノイズによる同
期信号の不安定さを吸収していた。
発明が解決しようとする課題
しかしながら上記のような従来の構成では、ムＦＣ回路
５の応答速度を利用して、同期信号の安定化を図ってい
るため、ＶＴＲの高速サーチ時に生ずるスキュー歪によ
る同期信号の不連続性や、再生ヘッドがテープと接触す
る際に生ずる急激な時間軸変動成分などには応答できず
、時間軸誤差補正装置（ＴＢＣ；タイムベースコレクタ
）等に適用した場合の画面上では、スキュー歪みや縦線
の曲りとなって、画面を見苦しくするという課題を有し
ていた。
５の応答速度を利用して、同期信号の安定化を図ってい
るため、ＶＴＲの高速サーチ時に生ずるスキュー歪によ
る同期信号の不連続性や、再生ヘッドがテープと接触す
る際に生ずる急激な時間軸変動成分などには応答できず
、時間軸誤差補正装置（ＴＢＣ；タイムベースコレクタ
）等に適用した場合の画面上では、スキュー歪みや縦線
の曲りとなって、画面を見苦しくするという課題を有し
ていた。
本発明はかかる点に鑑み、同期信号が不連続であっても
、また急激に時間軸変動が生じた場合でも、誤検出なく
同期抜けのない安定した同期分離を行うことができる同
期分離装置を提供することを目的とする。
、また急激に時間軸変動が生じた場合でも、誤検出なく
同期抜けのない安定した同期分離を行うことができる同
期分離装置を提供することを目的とする。
課題を解決するための手段
上記課題を解決するために本発明の同期分離装置は、入
力映像信号の帯域を制限するローバスフィルタト、前記
ローバスフィルりの出力から同期信号を分離する同期分
離回路と、同期分離回路の出力パルスにゲートをかける
ゲート回路と、ゲート回路を制御する制御回路と、ゲー
ト回路の出力から所定のパルス幅以上のパルスをとり出
すハ／Ｌ／ス幅検出回路と、パルス幅検出回路出力の同
期パルスにパルス抜けがあった場合に同期パルスを補正
する同期パルス補正回路という構成を備えたものである
。
力映像信号の帯域を制限するローバスフィルタト、前記
ローバスフィルりの出力から同期信号を分離する同期分
離回路と、同期分離回路の出力パルスにゲートをかける
ゲート回路と、ゲート回路を制御する制御回路と、ゲー
ト回路の出力から所定のパルス幅以上のパルスをとり出
すハ／Ｌ／ス幅検出回路と、パルス幅検出回路出力の同
期パルスにパルス抜けがあった場合に同期パルスを補正
する同期パルス補正回路という構成を備えたものである
。
作用
本発明は上記した構成によって、同期信号を人ＦＣ回路
に直接通すことなく安定化を図ることができ、ＶＴＲの
高速サーチ時のスキュー歪や、再生信号の急激な時間軸
変動成分にも即時に応答可能になす、タイムベースコレ
クタ（ＴＢＣ）８に応用して縦線の曲り除去や、スキュ
ー歪みの除去を可能にするものである。
に直接通すことなく安定化を図ることができ、ＶＴＲの
高速サーチ時のスキュー歪や、再生信号の急激な時間軸
変動成分にも即時に応答可能になす、タイムベースコレ
クタ（ＴＢＣ）８に応用して縦線の曲り除去や、スキュ
ー歪みの除去を可能にするものである。
実施例
以下、本発明の一実施例の同期分離装置について、図面
を参照しながら説明する。第１図は本発明の第１の実施
例における同期分離装置のブロック図を示すものであり
、第２図は各部の波形図である。ここで、第１図中のａ
−ｈは第２図のａ〜ｈの波形図に対応している。
を参照しながら説明する。第１図は本発明の第１の実施
例における同期分離装置のブロック図を示すものであり
、第２図は各部の波形図である。ここで、第１図中のａ
−ｈは第２図のａ〜ｈの波形図に対応している。
先ず、入力端子１に入力された映像信号（又は輝度信号
）ａは、ＬＰＦ２にて帯域制限され不要ノイズ成分を除
去された後、クランプ回路１１に供給され、ここで所定
の直流電圧値にクランプされると同時に、入力された映
像信号ａ中に含まれるサグ成分の除去が行なわれる。直
流電圧にクランプされた映像信号は、同期分離回路１２
とゲート制御回路１４とに供給される。同期分離回路１
２では同期信号部を所定のスレッシレベルで電圧比較し
同期信号成分のみが分離され、第２図すの波形を得る。
）ａは、ＬＰＦ２にて帯域制限され不要ノイズ成分を除
去された後、クランプ回路１１に供給され、ここで所定
の直流電圧値にクランプされると同時に、入力された映
像信号ａ中に含まれるサグ成分の除去が行なわれる。直
流電圧にクランプされた映像信号は、同期分離回路１２
とゲート制御回路１４とに供給される。同期分離回路１
２では同期信号部を所定のスレッシレベルで電圧比較し
同期信号成分のみが分離され、第２図すの波形を得る。
ここで、第２図ａ中に■、■、■で示したようなノイズ
成分（■、■）や不正規な同期信号（ｏ）は、そのまま
誤検出され波形すのように出力され、ゲート回路１３へ
供給される。
成分（■、■）や不正規な同期信号（ｏ）は、そのまま
誤検出され波形すのように出力され、ゲート回路１３へ
供給される。
一方、ゲート制御回路１４は、同期分離回路３と、等化
パルス除去回路４と、ＡＦＣ回路５とにより構成されて
おり、同期分離回路３で分離された同期信号Ｃは、等化
パルス除去回路４で垂直走査帰線付近にあるＡ水平走査
期間毎の等化パルス部分が除去された後、ＡＦＣ回路５
に供給される。
パルス除去回路４と、ＡＦＣ回路５とにより構成されて
おり、同期分離回路３で分離された同期信号Ｃは、等化
パルス除去回路４で垂直走査帰線付近にあるＡ水平走査
期間毎の等化パルス部分が除去された後、ＡＦＣ回路５
に供給される。
五ＦＣ回路５は、従来例でも述べたように、位相比較器
６と、ル−プフィルり７と、ｖｃｏａとから成り、同期
信号Ｃに位相同期し、同期信号Ｃよりもパルス幅の広い
制御パルスｄを生成する。
６と、ル−プフィルり７と、ｖｃｏａとから成り、同期
信号Ｃに位相同期し、同期信号Ｃよりもパルス幅の広い
制御パルスｄを生成する。
制御パルスｄはゲート回路１３の制御信号として用いら
れ、制御パルスｄがローレベル期間に同期信号すのロー
パルスが存在する場合のみ、ゲート回路１３から出力パ
ルスが出力されるように構成されている。すなわち、ゲ
ート回路１３は、インバーター回路２２．２３と、ＨＡ
ＮＤゲート２４とから成り、インバーター回路２２に同
期信号すが入力され、インバーター回路２３に制御パル
スｄが入力されている場合は、ＨＡＮＤゲート１３の出
力として出力パルスｅが得られることになる。
れ、制御パルスｄがローレベル期間に同期信号すのロー
パルスが存在する場合のみ、ゲート回路１３から出力パ
ルスが出力されるように構成されている。すなわち、ゲ
ート回路１３は、インバーター回路２２．２３と、ＨＡ
ＮＤゲート２４とから成り、インバーター回路２２に同
期信号すが入力され、インバーター回路２３に制御パル
スｄが入力されている場合は、ＨＡＮＤゲート１３の出
力として出力パルスｅが得られることになる。
このように、同期信号付近（制量パルスｄのローレベル
期間）以外の期間に存在するノイズ成分等（例えば、第
２図ａ中の■部分）を同期分離回路１２で誤検出しても
（例えば、第２図す中の０部分）、ゲート回路１３の出
力では除去されることになる。
期間）以外の期間に存在するノイズ成分等（例えば、第
２図ａ中の■部分）を同期分離回路１２で誤検出しても
（例えば、第２図す中の０部分）、ゲート回路１３の出
力では除去されることになる。
次に、ゲート回路１３の出力パルスｅば、パルス幅検出
回路１６で所定のパルス幅以下のパルスはノイズ成分と
みなし除去し同期パルスｒを得る。
回路１６で所定のパルス幅以下のパルスはノイズ成分と
みなし除去し同期パルスｒを得る。
すなわち、正常な同期パルスは、そのパルス幅ｔ８が約
４．７μ冠であることに注目し、パルス＠ｔＨが２〜３
μ渡のパルス（例えば第２図中の■部分）はノイズによ
る誤検出パルスとみなしてこれ全除去し、パルス幅ｔＨ
が２〜３μ気以上の場合にのみ同期パルスｆを生成する
。
４．７μ冠であることに注目し、パルス＠ｔＨが２〜３
μ渡のパルス（例えば第２図中の■部分）はノイズによ
る誤検出パルスとみなしてこれ全除去し、パルス幅ｔＨ
が２〜３μ気以上の場合にのみ同期パルスｆを生成する
。
最後に、同期パルスｆは、同期パルス補正回路２１で同
期パルス抜けを補正する。同期パルス補正回路２１は同
期パルス生成回路１６．同期抜は判別回路１７．カウン
ター回路１８．クロック発生回路１９．水晶発振子２０
によって構成され、同期パルスｆの立上りエッヂからカ
ウンター回路１８でクロック発生回路１９のクロックを
カウントしてゆき、１水平走査期間よりやや少ない期間
ＴＨ（ＴＨ−＝６１μ玄）を経ても同期パルスｆの立下
りが入来しない場合は、同期抜は判別回路１７で同期抜
けがあったと判定し、同期パルス生成回路１６の出力り
をカウンター回路１８の出力ハルレスｇにおき換え同期
パルスの補正を行なう（第２図り中のＯ参照）。一方、
期間ＴＨに同期力レスｆの立下りが入力された場合は、
同期抜は判別回路１７で同期抜けは無かったと判定し、
同期パルス生成回路１６の出力は同期パルスｒをそのま
ま出力端子９に同期パルスｈとして出力する。
期パルス抜けを補正する。同期パルス補正回路２１は同
期パルス生成回路１６．同期抜は判別回路１７．カウン
ター回路１８．クロック発生回路１９．水晶発振子２０
によって構成され、同期パルスｆの立上りエッヂからカ
ウンター回路１８でクロック発生回路１９のクロックを
カウントしてゆき、１水平走査期間よりやや少ない期間
ＴＨ（ＴＨ−＝６１μ玄）を経ても同期パルスｆの立下
りが入来しない場合は、同期抜は判別回路１７で同期抜
けがあったと判定し、同期パルス生成回路１６の出力り
をカウンター回路１８の出力ハルレスｇにおき換え同期
パルスの補正を行なう（第２図り中のＯ参照）。一方、
期間ＴＨに同期力レスｆの立下りが入力された場合は、
同期抜は判別回路１７で同期抜けは無かったと判定し、
同期パルス生成回路１６の出力は同期パルスｒをそのま
ま出力端子９に同期パルスｈとして出力する。
なお、パルス幅検出回路１５は、パルス幅ｔ。
が２〜３μ冠以上のパルスを通過させる構成であればど
のようなものでも良いが、本実施例では第３図に示すよ
うなパルス幅検出回路を用いる。第３図は上述したパル
ス幅検出回路のブロック図で、第４図は各部の波形図で
ある。ここで、第３図のａ′〜ｅ′は、第４図のａ′〜
ｅ′の波形と対応している。
のようなものでも良いが、本実施例では第３図に示すよ
うなパルス幅検出回路を用いる。第３図は上述したパル
ス幅検出回路のブロック図で、第４図は各部の波形図で
ある。ここで、第３図のａ′〜ｅ′は、第４図のａ′〜
ｅ′の波形と対応している。
以下に本実施例で用いたパルス幅検出回路の動作を第３
図と第４図を参照しながら説明する。
図と第４図を参照しながら説明する。
入力端子３１に入力されたノイズ分を含むパルス＠ＴＨ
のパルスａ′の立下りエッヂでモノマルチ３２をトリガ
し、期間ΔｔのローパルスＣ′を生成し、ラッチ回路３
４のクロック端子Ｃにに入力する。一方、ラッチ回路３
４のデータ入力端子りには、パルス幅ａ′をインバータ
回路３３で反転しタハルスｂ′ヲ入カシ、ハルスｂ／ヲ
パルスＣ′の立上りエッヂでラッチする（第４図■点）
。更に、パルスａ′をラッチ回路３４のリセット端子Ｒ
にも入力しておき、パルスａ′の立上りエッヂでラッチ
回路３４をリセットし、ラッチ回路３４の出力をローに
リセットする（第４図■点）。
のパルスａ′の立下りエッヂでモノマルチ３２をトリガ
し、期間ΔｔのローパルスＣ′を生成し、ラッチ回路３
４のクロック端子Ｃにに入力する。一方、ラッチ回路３
４のデータ入力端子りには、パルス幅ａ′をインバータ
回路３３で反転しタハルスｂ′ヲ入カシ、ハルスｂ／ヲ
パルスＣ′の立上りエッヂでラッチする（第４図■点）
。更に、パルスａ′をラッチ回路３４のリセット端子Ｒ
にも入力しておき、パルスａ′の立上りエッヂでラッチ
回路３４をリセットし、ラッチ回路３４の出力をローに
リセットする（第４図■点）。
以上の動作により、ラッチ回路３４の出力には、入力パ
ルス中のノイズ分が除去されたパルスｄ′が得られ、こ
れをインバータ回路３６で反転し、パルス幅検出回路１
６の出力パルスｅ′を得る。ここで、モノマルチ３２の
時定数Δｔは前述したように・同期信号のパルス幅ＴＨ
が約４．７μ冠であることから、４．７μ玄の約半分程
度の、Δｔ＝２〜３μ式に設定し、Δを以上の幅を持っ
たパルスを同期パルスとして検出するようにしている。
ルス中のノイズ分が除去されたパルスｄ′が得られ、こ
れをインバータ回路３６で反転し、パルス幅検出回路１
６の出力パルスｅ′を得る。ここで、モノマルチ３２の
時定数Δｔは前述したように・同期信号のパルス幅ＴＨ
が約４．７μ冠であることから、４．７μ玄の約半分程
度の、Δｔ＝２〜３μ式に設定し、Δを以上の幅を持っ
たパルスを同期パルスとして検出するようにしている。
以上のように本実施例によれば、同期信号にノイズが重
畳したり、ドロップアウト等で同期抜けが発生した場合
でも、同期分離回路の後に設けたゲート回路と、同期信
号付近以外は同期分離回路の出力パルスが通過しないよ
うにゲート回路を制御する側聞回路とによって、同期信
号付近以外のノイズ分による誤検出パルスを除去し、更
に、パルス幅検出回路と、同期パルス補正回路とによっ
て・同期信号付近のノイズ分による誤検出パルスの除去
と、同期パルス抜けの補正とを行なうことにより、誤検
出や、同期抜けのない安定した同期分離を行なうことが
できる。
畳したり、ドロップアウト等で同期抜けが発生した場合
でも、同期分離回路の後に設けたゲート回路と、同期信
号付近以外は同期分離回路の出力パルスが通過しないよ
うにゲート回路を制御する側聞回路とによって、同期信
号付近以外のノイズ分による誤検出パルスを除去し、更
に、パルス幅検出回路と、同期パルス補正回路とによっ
て・同期信号付近のノイズ分による誤検出パルスの除去
と、同期パルス抜けの補正とを行なうことにより、誤検
出や、同期抜けのない安定した同期分離を行なうことが
できる。
又、本実施例によれば、同期パルスを直ちに人ｙｃ回路
に通し安定化することをせず・ゲート回路と、パルス幅
検出回路とによる誤検出パルス除去、並びに、カウンタ
ー回路を利用した同期パルスの補正を行なうことで同期
パルスの安定化を図っているだめ、”／ＴＲの再生時に
生ずるテープとヘッドとの接触による急峻な時間軸変動
分や、高速サーチ時のスキュー歪等にも瞬時に応答した
正確な同期分離パルスを得ることができる。
に通し安定化することをせず・ゲート回路と、パルス幅
検出回路とによる誤検出パルス除去、並びに、カウンタ
ー回路を利用した同期パルスの補正を行なうことで同期
パルスの安定化を図っているだめ、”／ＴＲの再生時に
生ずるテープとヘッドとの接触による急峻な時間軸変動
分や、高速サーチ時のスキュー歪等にも瞬時に応答した
正確な同期分離パルスを得ることができる。
なお、本実施例においてクロック発生回路１９ば、水晶
振動子２０によってクロックを発生する構成としている
が、第１図中に破線で示すように、ゲート回路１３の同
期パルス出力に位相同期しだ逓倍パルスをクロックとし
て用いても良い。
振動子２０によってクロックを発生する構成としている
が、第１図中に破線で示すように、ゲート回路１３の同
期パルス出力に位相同期しだ逓倍パルスをクロックとし
て用いても良い。
又、ゲート制御回路１４は、同期分離回路３と、等価パ
ルス除去回路４と、ＡＦＣ回路６とで構成したが、ムＦ
Ｃ回路６の代わりに、１水平走査期間の積分を行ない、
その積分値をもとにして同期パルスｂの前後にゲート制
御パルスｄを生成できる構成のものでもかまわない。
ルス除去回路４と、ＡＦＣ回路６とで構成したが、ムＦ
Ｃ回路６の代わりに、１水平走査期間の積分を行ない、
その積分値をもとにして同期パルスｂの前後にゲート制
御パルスｄを生成できる構成のものでもかまわない。
更に、同期分離回路３と１２は別々の回路として説明し
たが、回路構成を簡単化するために、共通化してもかま
わない。
たが、回路構成を簡単化するために、共通化してもかま
わない。
又、本発明で述べた処理は、映像信号をＡ／Ｄ変換した
後、ディジタル処理で実現することも可能である。
後、ディジタル処理で実現することも可能である。
発明の効果
以上のように本発明によれば、同期信号にノイズが重畳
した９、ドロップアウト等で同期抜けが発生した場合で
も、同期信号付近以外は、同期分離回路の出力パルスが
通過しないようにゲート回路が制御されるので、同期信
号付近以外のノイズ分による誤検出パルスを除去し、更
に、パルス幅検出回路と同期パルス補正回路とによって
、同期信号付近のノイズ分による誤検出パルスの除去と
、同期パルス抜けの補正とを行なうことにより、誤検出
や同期抜けのない安定した同期分離を行なうことができ
る。
した９、ドロップアウト等で同期抜けが発生した場合で
も、同期信号付近以外は、同期分離回路の出力パルスが
通過しないようにゲート回路が制御されるので、同期信
号付近以外のノイズ分による誤検出パルスを除去し、更
に、パルス幅検出回路と同期パルス補正回路とによって
、同期信号付近のノイズ分による誤検出パルスの除去と
、同期パルス抜けの補正とを行なうことにより、誤検出
や同期抜けのない安定した同期分離を行なうことができ
る。
第１図は本発明の一実施例における同期分離装置のブロ
ック図、第２図は第１図の各部の波形図、第３図は本実
施例のパルス幅検出回路のブロック図、第４図は各部の
波形図、第６図は従来例のブロック図、第６図は第５図
の各部の波形図である。 ３．１２・・・・・・同期分離回路、４・・・・・等化
パルス除去回路、６・・・・・・ＡＦＣ回路、６・・・
・・・位相比較器、７・・・・・・ル−ブフ ィ ルタ
、 ８ ・ ・・・・ＶＣＯ、１１・・・・・・クラ
ンプ回路、１３・・・・・・ゲート回路、１４・・・・
・・ゲート制御回路、１６・・・・・・パルス幅検出回
路、１６・・・・・同期パルス生成回路、１７・・・・
・・同期抜は判別回路、１８・・・・・・カウンター回
路、１９・・・・・・クロック発生回路、２Ｑ・・・・
・・水晶振動子、２１・・・・・・同期信号補正回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第２
図 第 図 第 図
ック図、第２図は第１図の各部の波形図、第３図は本実
施例のパルス幅検出回路のブロック図、第４図は各部の
波形図、第６図は従来例のブロック図、第６図は第５図
の各部の波形図である。 ３．１２・・・・・・同期分離回路、４・・・・・等化
パルス除去回路、６・・・・・・ＡＦＣ回路、６・・・
・・・位相比較器、７・・・・・・ル−ブフ ィ ルタ
、 ８ ・ ・・・・ＶＣＯ、１１・・・・・・クラ
ンプ回路、１３・・・・・・ゲート回路、１４・・・・
・・ゲート制御回路、１６・・・・・・パルス幅検出回
路、１６・・・・・同期パルス生成回路、１７・・・・
・・同期抜は判別回路、１８・・・・・・カウンター回
路、１９・・・・・・クロック発生回路、２Ｑ・・・・
・・水晶振動子、２１・・・・・・同期信号補正回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第２
図 第 図 第 図
Claims (3)
- （１）入力映像信号の帯域を制限するローパスフィルタ
と、前記ローパスフィルタの出力から同期信号を分離す
る同期分離回路と、前記同期分離回路の出力パルスにゲ
ートをかけるゲート回路と、前記ゲート回路を制御する
制御回路と、前記ゲート回路の出力から所定のパルス幅
以上のパルスをとり出すパルス幅検出回路と、前記パル
ス幅検出回路出力の同期パルスにパルス抜けがあった場
合に同期パルスを補正する同期パルス補正回路とを備え
たことを特徴とする同期分離装置。 - （２）制御回路は、ローパスフィルタ出力から同期信号
を分離する分離回路と、前記分離回路出力と電圧制御発
振器の出力とが位相同期するように構成された自動周波
数調整回路と、前記自動周波数調整回路の出力パルス発
生期間のみ同期分離回路の出力パルスが伝送されるよう
にゲート回路を制御することを特徴とする請求項１記載
の同期分離装置。 - （３）同期パルス補正回路は、入力同期パルスから所定
時間カウントするカウンター回路と、前記カウンター回
路出力と入力同期パルスとにより、入力同期パルスが抜
けたかどうかを判断する同期パルス抜け判別回路と、前
記同期パルス抜け判別回路で、入力同期パルスが抜けた
と判断された場合には、前記カウンター出力を出力し、
入力同期パルスが抜けていないと判断された場合には、
入力同期パルスをそのまま出力するように構成された同
期パルス生成回路とを備えたことを特徴とする請求項１
記載の同期分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302918A JPH02149185A (ja) | 1988-11-30 | 1988-11-30 | 同期分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63302918A JPH02149185A (ja) | 1988-11-30 | 1988-11-30 | 同期分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02149185A true JPH02149185A (ja) | 1990-06-07 |
Family
ID=17914684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63302918A Pending JPH02149185A (ja) | 1988-11-30 | 1988-11-30 | 同期分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149185A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113612A (en) * | 1980-12-29 | 1982-07-15 | Nec Home Electronics Ltd | Automatic preset system electronic channel selector |
| JPS5743657B2 (ja) * | 1974-06-24 | 1982-09-16 | ||
| JPS61171282A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 同期情報の分離及び補正回路 |
| JPS6235787A (ja) * | 1985-08-08 | 1987-02-16 | Matsushita Electric Ind Co Ltd | ノイズ除去回路 |
-
1988
- 1988-11-30 JP JP63302918A patent/JPH02149185A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743657B2 (ja) * | 1974-06-24 | 1982-09-16 | ||
| JPS57113612A (en) * | 1980-12-29 | 1982-07-15 | Nec Home Electronics Ltd | Automatic preset system electronic channel selector |
| JPS61171282A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 同期情報の分離及び補正回路 |
| JPS6235787A (ja) * | 1985-08-08 | 1987-02-16 | Matsushita Electric Ind Co Ltd | ノイズ除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760844A (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| JPS6337550B2 (ja) | ||
| US6075917A (en) | Jitter compensating method and device for OSD | |
| JPH0523557B2 (ja) | ||
| US5034815A (en) | Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus | |
| JPH02149185A (ja) | 同期分離装置 | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JPS648952B2 (ja) | ||
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| JPS63197174A (ja) | ライン同期回路 | |
| JPH02309778A (ja) | クロック生成回路 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| US5206768A (en) | Method and apparatus for writing video signal in memory | |
| JPS605095B2 (ja) | Ｐｌｌ回路の安定化時間の短縮方法 | |
| JP2763000B2 (ja) | 再生装置 | |
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JP3230527B2 (ja) | 映像信号の同期分離装置 | |
| JPH0335675A (ja) | ビデオ信号のｐｌｌ回路 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JPS61158283A (ja) | 時間軸補正装置 | |
| JPS6057122B2 (ja) | クランプ回路 | |
| JPH0440777A (ja) | 画像信号記録再生システム | |
| JPH04183074A (ja) | 水平同期検出装置 | |
| JPH02294178A (ja) | 時間軸誤差補正装置 |