JPH02150032A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH02150032A JPH02150032A JP63304388A JP30438888A JPH02150032A JP H02150032 A JPH02150032 A JP H02150032A JP 63304388 A JP63304388 A JP 63304388A JP 30438888 A JP30438888 A JP 30438888A JP H02150032 A JPH02150032 A JP H02150032A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- type
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は低消費電力、超高速動作のヘテロ接合バイポー
ラトランジスタに関する。
ラトランジスタに関する。
（従来の技術）
ベース層を構成する半導体に比べ、広いバンドギャップ
を持った半導体でエミッタを構成するペテロ接合バイポ
ーラトランジスタ（以下ＨＢＴと略記）は、たとえばプ
ロシーディング・オブ・ズイ・アイ・イー・イー・イー
（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ ＩＥＥＥ）誌
７０巻１号１３頁〜２５頁（１）、応用物理学会誌５４
巻１１号１１９２頁〜１１９７頁（２）に述べられてい
るように超高速動作素子として期待されている。特に第
３図に示すようにエミッタにひ化ガリウム（以下ＧａＡ
ｓ、図中ではｎ型ＧａＡｓエミッタ層３）、ベース、コ
レクタにゲルマニウム（以下Ｇｅ図中ではそれぞれｐ型
Ｇｅベース層４、ｎ型Ｇｅコレクタ層１１）を用いたＨ
ＢＴは、ジャーナル・オブ・アプライド・フィジックス
（Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓ）誌５９巻２号４９５頁〜４９８頁にあるように、禁
制帯幅が０．６６ｅＶと小さく、正孔移動度の大きいＧ
ｅをベース層に用いることで低電圧動作、つまり低消費
電力が実現でき、ベース抵抗が低減され、ホウ素（以下
Ｂ）のイオン注入（以下Ｉ／Ｉ）を用いてコレクタに自
己整合した形でエミッタ領域を規定することが可能であ
るため、ベースｌコレクタ接合容量が低減でき、超高速
動作が実現すると考えられている。しかしながら禁制帯
幅の小さいＧｅをベース、コレクタに用いることはベー
ス／コレクタ間耐圧が小さくなること、さらに Ｉｒ（Ｘ）ＥＸＰ（−Ｅｇ／ｋＴ） で表される逆バイアス方向のリーク電流が大きくなると
いう欠点を持つ。また高速動作の為コレクタ電流密度を
上げていくとカーク効果（Ｋｉｒｋ Ｅｆｆｅｃｔ）が
起こり、遮断周波数が急激に低下することについては従
来の素子と同じであり高速動作特性を大幅に改善する事
はできない。
を持った半導体でエミッタを構成するペテロ接合バイポ
ーラトランジスタ（以下ＨＢＴと略記）は、たとえばプ
ロシーディング・オブ・ズイ・アイ・イー・イー・イー
（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ ＩＥＥＥ）誌
７０巻１号１３頁〜２５頁（１）、応用物理学会誌５４
巻１１号１１９２頁〜１１９７頁（２）に述べられてい
るように超高速動作素子として期待されている。特に第
３図に示すようにエミッタにひ化ガリウム（以下ＧａＡ
ｓ、図中ではｎ型ＧａＡｓエミッタ層３）、ベース、コ
レクタにゲルマニウム（以下Ｇｅ図中ではそれぞれｐ型
Ｇｅベース層４、ｎ型Ｇｅコレクタ層１１）を用いたＨ
ＢＴは、ジャーナル・オブ・アプライド・フィジックス
（Ｊｏｕｒｎａｌ ｏｆ ＡｐｐｌｉｅｄＰｈｙｓｉｃ
ｓ）誌５９巻２号４９５頁〜４９８頁にあるように、禁
制帯幅が０．６６ｅＶと小さく、正孔移動度の大きいＧ
ｅをベース層に用いることで低電圧動作、つまり低消費
電力が実現でき、ベース抵抗が低減され、ホウ素（以下
Ｂ）のイオン注入（以下Ｉ／Ｉ）を用いてコレクタに自
己整合した形でエミッタ領域を規定することが可能であ
るため、ベースｌコレクタ接合容量が低減でき、超高速
動作が実現すると考えられている。しかしながら禁制帯
幅の小さいＧｅをベース、コレクタに用いることはベー
ス／コレクタ間耐圧が小さくなること、さらに Ｉｒ（Ｘ）ＥＸＰ（−Ｅｇ／ｋＴ） で表される逆バイアス方向のリーク電流が大きくなると
いう欠点を持つ。また高速動作の為コレクタ電流密度を
上げていくとカーク効果（Ｋｉｒｋ Ｅｆｆｅｃｔ）が
起こり、遮断周波数が急激に低下することについては従
来の素子と同じであり高速動作特性を大幅に改善する事
はできない。
（発明が解決しようとする課題）
以上のごと＜ ＧａＡｓをエミッタにＧｅをベース、コ
レクタに用いたＨＢＴは超高速のデジタル回路に応用し
た場合、ペース／コレクタ間耐圧がないためノーキーな
特性を持つこと、又、コレクタの電流密度が大きくなっ
た時にカーク効果が起こり高速動作特性の大幅な向上に
はつながらない等の欠点を持つ。
レクタに用いたＨＢＴは超高速のデジタル回路に応用し
た場合、ペース／コレクタ間耐圧がないためノーキーな
特性を持つこと、又、コレクタの電流密度が大きくなっ
た時にカーク効果が起こり高速動作特性の大幅な向上に
はつながらない等の欠点を持つ。
本発明の目的はこれらの欠点を除去した新規なヘテロ接
合バイポーラトランジスタを提供することにある。
合バイポーラトランジスタを提供することにある。
（課題を解決するための手段）
本発明は、ひ化ガリウム基板上にｎ型のひ化ガリウム層
、ｐＷのゲルマニウム層、ｎ型のゲルマニウムとケイ素
の混晶層を順次エピタキシャル成長し、それぞれをエミ
ッタ層、ベース層、コレクタ層としたヘテロ接合バイポ
ーラトランジスタである。
、ｐＷのゲルマニウム層、ｎ型のゲルマニウムとケイ素
の混晶層を順次エピタキシャル成長し、それぞれをエミ
ッタ層、ベース層、コレクタ層としたヘテロ接合バイポ
ーラトランジスタである。
このヘテロ接合バイポーラトランジスタに於てコレクタ
層を成すゲルマニウムとケイ素の混晶層を、ベースｌコ
レクタ界面及びコレクタ電極取りだし端ではコレクタ層
中と比べてゲルマニウムの７昆晶比率が大きいかあるい
はゲルマニウムのみとした構造にするとコレクタ層の結
晶性が改善され、さらにコレクタ抵抗の値も低く押さえ
られる。
層を成すゲルマニウムとケイ素の混晶層を、ベースｌコ
レクタ界面及びコレクタ電極取りだし端ではコレクタ層
中と比べてゲルマニウムの７昆晶比率が大きいかあるい
はゲルマニウムのみとした構造にするとコレクタ層の結
晶性が改善され、さらにコレクタ抵抗の値も低く押さえ
られる。
（作用）
ニー・ジー・ミルネス（Ａ、 Ｇ、 Ｍｉｌｎｅｓ）、
デイ−・エル。
デイ−・エル。
フオイヒト（Ｄ、 Ｌ、 Ｆｅｕｃｈｔ）による文献［
ヘテロジャンクションズ・アンド・メタル−セミコンダ
クタジャンク シ ョ ン ズ Ｊ （Ｈ
ｅｔｅｒｏｊｕｎｃｔｉｏｎｓ ａｎｄ Ｍｅｔａｌ−
８ｅｍｉｃｏｎｄｕｃｔｏｒ Ｊｕｎｃｔｉｏｎｓ）の
４頁に記述されているように、ＧｅとＧａＡｓは極めて
良質のヘテロ接合を形成する。また同文献９頁に記され
ているようにＳｉの組成比率が１０％以下のケイ素ゲル
マニウム（以下５ｉＧｅと略記）はＧｅとの格子不整合
は１％程度で接合特性は界面の影響を受けないことが知
られている。従ってＧａＡｓをエミッタに、Ｇｅをベー
スに、５ｉＧｅをコレクタに用いたＨＢＴが実現できる
。例えばフィジカルレビ、−ｚ、 −Ｂ（Ｐｈｙｓｉｃ
ａｌ Ｒｅｖｉｅｗ）誌３３巻２号１０２６頁〜１０３
５頁にあるように、Ｓｉの組成比率が１０％の５ｉＧｅ
（以下Ｓｉ□、ＩＧｅ□０ｇ）はＧｅに比べ禁制帯幅が
０．１５ｅＶ大きい。上記文献（１）にあるようにコレ
クタをベースに比べ禁制帯幅の大きい材料にすることは
、ベース中の正孔のコレクタ中への侵入を抑える効果が
あるのでカーク効果を抑えるのに非常に有効である。ま
たコレクタに比ベベースを高濃度にドープするためベー
スｌコレクタ間にかかる電圧の大部分は禁制帯幅の大き
いコレクタ側にかかるのでアバランチ降伏が起こりにく
く、ベースｌコレクタ間耐圧が上がる。さらに禁制帯幅
の大きい半導体では真性キャリア密度が小さいためリー
ク電流も小さい値に押さえられる。このような構造のト
ランジスタは上記文献（１）にエミッタ、コレクタにＧ
ａＡｓ、ベースにＧｅを使った素子の提案があるが、同
文献中に著述されるようにＧｅ上にＧａＡｓを成長させ
ることはアンタイフェイズドメイン（Ａｎｔｉｐｈａｓ
ｅＤｏｍａｉｎｓ）が形成され、良質のＧａＡｓが得ら
れないため高性能トランジスタとしては不向きである。
ヘテロジャンクションズ・アンド・メタル−セミコンダ
クタジャンク シ ョ ン ズ Ｊ （Ｈ
ｅｔｅｒｏｊｕｎｃｔｉｏｎｓ ａｎｄ Ｍｅｔａｌ−
８ｅｍｉｃｏｎｄｕｃｔｏｒ Ｊｕｎｃｔｉｏｎｓ）の
４頁に記述されているように、ＧｅとＧａＡｓは極めて
良質のヘテロ接合を形成する。また同文献９頁に記され
ているようにＳｉの組成比率が１０％以下のケイ素ゲル
マニウム（以下５ｉＧｅと略記）はＧｅとの格子不整合
は１％程度で接合特性は界面の影響を受けないことが知
られている。従ってＧａＡｓをエミッタに、Ｇｅをベー
スに、５ｉＧｅをコレクタに用いたＨＢＴが実現できる
。例えばフィジカルレビ、−ｚ、 −Ｂ（Ｐｈｙｓｉｃ
ａｌ Ｒｅｖｉｅｗ）誌３３巻２号１０２６頁〜１０３
５頁にあるように、Ｓｉの組成比率が１０％の５ｉＧｅ
（以下Ｓｉ□、ＩＧｅ□０ｇ）はＧｅに比べ禁制帯幅が
０．１５ｅＶ大きい。上記文献（１）にあるようにコレ
クタをベースに比べ禁制帯幅の大きい材料にすることは
、ベース中の正孔のコレクタ中への侵入を抑える効果が
あるのでカーク効果を抑えるのに非常に有効である。ま
たコレクタに比ベベースを高濃度にドープするためベー
スｌコレクタ間にかかる電圧の大部分は禁制帯幅の大き
いコレクタ側にかかるのでアバランチ降伏が起こりにく
く、ベースｌコレクタ間耐圧が上がる。さらに禁制帯幅
の大きい半導体では真性キャリア密度が小さいためリー
ク電流も小さい値に押さえられる。このような構造のト
ランジスタは上記文献（１）にエミッタ、コレクタにＧ
ａＡｓ、ベースにＧｅを使った素子の提案があるが、同
文献中に著述されるようにＧｅ上にＧａＡｓを成長させ
ることはアンタイフェイズドメイン（Ａｎｔｉｐｈａｓ
ｅＤｏｍａｉｎｓ）が形成され、良質のＧａＡｓが得ら
れないため高性能トランジスタとしては不向きである。
しかしながらＧａＡｓ基板上にＧｅ、その上に５ｉＧｅ
を成長させる方法はＩＩＩ／Ｖ族半導体上半導族生導体
を成長させる方法であり、■族生導体上にＩＩＩ／Ｖ族
半導体全半導体せるときのようなアンタイフェイズドメ
インの形成に依る結晶性の低下は起こらない。またコレ
クタに５ｉＧｅ混晶を用いることによりＧｅを使った場
合に比ベコレクタ耐圧が太きいという利点がある。この
ようにエミッタをＧａＡｓ、ベースをＧｅ、コレクタを
５ｉＧｅとした構造のＨＢＴはベースｌコレクタ耐圧が
十分大きく、遮断周波数の高い素子が実現できる。
を成長させる方法はＩＩＩ／Ｖ族半導体上半導族生導体
を成長させる方法であり、■族生導体上にＩＩＩ／Ｖ族
半導体全半導体せるときのようなアンタイフェイズドメ
インの形成に依る結晶性の低下は起こらない。またコレ
クタに５ｉＧｅ混晶を用いることによりＧｅを使った場
合に比ベコレクタ耐圧が太きいという利点がある。この
ようにエミッタをＧａＡｓ、ベースをＧｅ、コレクタを
５ｉＧｅとした構造のＨＢＴはベースｌコレクタ耐圧が
十分大きく、遮断周波数の高い素子が実現できる。
さらに、Ｓｉに比べＧｅはショットキー障壁高さが低い
理由から、５ｉＧｅ中のＧｅ組成比をコレクタ電極部で
大きくすることにより、金属ｌ半導体接合界面でショッ
トキー障壁の高さをより低く抑えることが出来るため、
コレクタ抵抗を低減することができる。
理由から、５ｉＧｅ中のＧｅ組成比をコレクタ電極部で
大きくすることにより、金属ｌ半導体接合界面でショッ
トキー障壁の高さをより低く抑えることが出来るため、
コレクタ抵抗を低減することができる。
また、コレクタ層中央部に向かってＧｅ組成比が小さく
なり、ベースｌコレクタ界面に向かって再びＧｅ組成比
を大きくすることで格子不整合を徐々に緩和することが
出来、結晶性の良質化が図れる。
なり、ベースｌコレクタ界面に向かって再びＧｅ組成比
を大きくすることで格子不整合を徐々に緩和することが
出来、結晶性の良質化が図れる。
（実施例）
第１図は請求項１記載のＨＢＴの一実施例を示した断面
図である。半絶縁性ＧａＡｓ基板１上に高濃度ｎ型Ｇａ
Ａｓ２、ｎ型ＧａＡｓ３、ｐ型Ｇｅ４、ｎ型５ｉＧｅ５
、を連続してエピタキシャル成長する。エピタキシャル
成長の方法としては分子線エピタキシャル法を用いる。
図である。半絶縁性ＧａＡｓ基板１上に高濃度ｎ型Ｇａ
Ａｓ２、ｎ型ＧａＡｓ３、ｐ型Ｇｅ４、ｎ型５ｉＧｅ５
、を連続してエピタキシャル成長する。エピタキシャル
成長の方法としては分子線エピタキシャル法を用いる。
次に成長した基板上のコレクタ部、エミッタ部をレジス
トで覆いＢのイオン注入を行う。この工程によりベース
電極直下の部分が、ｐ型Ｇｅ膜中では高濃度のｐ型に、
ｎ型ＧａＡｓ中では高抵抗部となる。
トで覆いＢのイオン注入を行う。この工程によりベース
電極直下の部分が、ｐ型Ｇｅ膜中では高濃度のｐ型に、
ｎ型ＧａＡｓ中では高抵抗部となる。
結果、コレクタ領域に自己整合した形でエミッタ領域を
制限できる。その後、ＣＦ４ガスによるドライエツチン
グを行いエミッタ面、ベース面を露出させた。エミッタ
電極６はＡｕＧｅ／Ｎｉ／Ａｕ、ベース電極７、コレク
タ電極８にＡｕＧｅを用いる。第２図は、第１図に示す
ＨＢＴにおいてコレクタ層の混晶の組成比を変化させた
請求項２に記載のものである。ベースｌコレクタ界面で
はＧｅ１００％とし、コレクタ層中央部でＧｅ８５％、
５ｉ１５％とした後、コレクタ電極端で再びＧｅ１００
％に戻している。
制限できる。その後、ＣＦ４ガスによるドライエツチン
グを行いエミッタ面、ベース面を露出させた。エミッタ
電極６はＡｕＧｅ／Ｎｉ／Ａｕ、ベース電極７、コレク
タ電極８にＡｕＧｅを用いる。第２図は、第１図に示す
ＨＢＴにおいてコレクタ層の混晶の組成比を変化させた
請求項２に記載のものである。ベースｌコレクタ界面で
はＧｅ１００％とし、コレクタ層中央部でＧｅ８５％、
５ｉ１５％とした後、コレクタ電極端で再びＧｅ１００
％に戻している。
（発明の効果）
以上、本発明のＨＢＴに於ては、ベース層にバンドギャ
ップが小さく、正孔移動度が大きく、間接遷移型半導体
のＧｅを用いた、低消費電力、極めて低いベース抵抗、
大きな電流利得を生かしながら、エミッタをＧａＡｓ、
ベースをＧｅ、コレクタを５ｉＧｅとした構造のＨＢＴ
としたことでベースｌコレクタ耐圧が大きく、リーク電
流の小さく、カーク効果が起こりにくく、遮断周波数の
高い素子が実現できる。
ップが小さく、正孔移動度が大きく、間接遷移型半導体
のＧｅを用いた、低消費電力、極めて低いベース抵抗、
大きな電流利得を生かしながら、エミッタをＧａＡｓ、
ベースをＧｅ、コレクタを５ｉＧｅとした構造のＨＢＴ
としたことでベースｌコレクタ耐圧が大きく、リーク電
流の小さく、カーク効果が起こりにくく、遮断周波数の
高い素子が実現できる。
また請求項２に記載のＨＢＴに於てはコレクタ中で５ｉ
Ｇｅ混晶の組成比を変化させることで、コレクタ層の結
晶性の良質化及びコレクタ抵抗の低減が図れる。
Ｇｅ混晶の組成比を変化させることで、コレクタ層の結
晶性の良質化及びコレクタ抵抗の低減が図れる。
第１図は本発明の請求項１に記載のＨＢＴの断面構造を
示す図、第２図は請求項２に記載のＨＢＴのコレクタ層
の５ｉＧｅ混晶の組成の例を示す図である。第３図は従
来例によるＧａＡｓ／Ｇｅ ＨＢＴの断面構造図である
。 図に於て、 １・・・半絶縁性ＧａＡｓ基板、 ２・・・高濃度ｎ型ＧａＡｓ層、３・・・ｎ型ＧａＡｓ
層、４−・−ｐ型Ｇｅ層、５・・・ｎ型５ｉＧｅ層、６
１１．エミッタ電極、７・・・ベース電極、８・・・コ
レクタ電極、９・・・絶縁層、１０・・・外部ベース領
域、１１・・・ｎ型Ｇｅ層である。
示す図、第２図は請求項２に記載のＨＢＴのコレクタ層
の５ｉＧｅ混晶の組成の例を示す図である。第３図は従
来例によるＧａＡｓ／Ｇｅ ＨＢＴの断面構造図である
。 図に於て、 １・・・半絶縁性ＧａＡｓ基板、 ２・・・高濃度ｎ型ＧａＡｓ層、３・・・ｎ型ＧａＡｓ
層、４−・−ｐ型Ｇｅ層、５・・・ｎ型５ｉＧｅ層、６
１１．エミッタ電極、７・・・ベース電極、８・・・コ
レクタ電極、９・・・絶縁層、１０・・・外部ベース領
域、１１・・・ｎ型Ｇｅ層である。
Claims (2)
- （１）ひ化ガリウム基板上にｎ型のひ化ガリウム層、ｐ
型のゲルマニウム層、ｎ型のゲルマニウムとケイ素の混
晶層を順次エピタキシャル成長し、それぞれをエミッタ
層、ベース層、コレクタ層としたヘテロ接合バイポーラ
トランジスタ。 - （２）請求項１に記載のヘテロ接合バイポーラトランジ
スタにおいて、コレクタ層を成すゲルマニウムとケイ素
の混晶層を、ベース／コレクタ界面及びコレクタ電極取
りだし端ではコレクタ層中と比べて、ゲルマニウムの混
晶比率が大きいかあるいはゲルマニウムのみとした構造
のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304388A JP2806537B2 (ja) | 1988-11-30 | 1988-11-30 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63304388A JP2806537B2 (ja) | 1988-11-30 | 1988-11-30 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150032A true JPH02150032A (ja) | 1990-06-08 |
| JP2806537B2 JP2806537B2 (ja) | 1998-09-30 |
Family
ID=17932419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63304388A Expired - Lifetime JP2806537B2 (ja) | 1988-11-30 | 1988-11-30 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806537B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267529A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
| US5183778A (en) * | 1989-11-20 | 1993-02-02 | Fujitsu Limited | Method of producing a semiconductor device |
| US5667875A (en) * | 1994-07-11 | 1997-09-16 | Usui Kokusai Sangyo Kabushiki Kaisha, Ltd. | Exhaust gas cleaning metallic substrate |
| US7157749B2 (en) | 2004-02-16 | 2007-01-02 | Kabushiki Kaisha Toshiba | Bipolar transistor with a GaAs substrate and a SiGe base or collector |
| JP2024500305A (ja) * | 2020-12-11 | 2024-01-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 垂直集積抵抗器付きバイポーラ接合型トランジスタ |
-
1988
- 1988-11-30 JP JP63304388A patent/JP2806537B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183778A (en) * | 1989-11-20 | 1993-02-02 | Fujitsu Limited | Method of producing a semiconductor device |
| JPH04267529A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
| US5667875A (en) * | 1994-07-11 | 1997-09-16 | Usui Kokusai Sangyo Kabushiki Kaisha, Ltd. | Exhaust gas cleaning metallic substrate |
| US7157749B2 (en) | 2004-02-16 | 2007-01-02 | Kabushiki Kaisha Toshiba | Bipolar transistor with a GaAs substrate and a SiGe base or collector |
| JP2024500305A (ja) * | 2020-12-11 | 2024-01-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 垂直集積抵抗器付きバイポーラ接合型トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2806537B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006912A (en) | Heterojunction bipolar transistor with SiGe | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| US6410396B1 (en) | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| KR100684480B1 (ko) | 고-ｋ 유전체 장벽층을 이용한 전하 주입 트랜지스터 | |
| JP2806537B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6171920B1 (en) | Method of forming heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| JPH047096B2 (ja) | ||
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JP2710309B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US11195940B2 (en) | High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JPH0763051B2 (ja) | 半導体装置 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3127510B2 (ja) | 半導体装置の製造方法 | |
| Kroemer | Heterojunction devices | |
| Wang et al. | A two-dimensional electron gas emitter AlGaAs/GaAs heterojunction bipolar transistor with low offset voltage | |
| JP3006792B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JPH0658915B2 (ja) | ヘテロ構造バイポーラトランジスタおよびその製造方法 | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| Mochizuki et al. | Polycrystal isolation of InGaP/GaAs HBTs to reduce collector capacitance |