JPH047096B2 - - Google Patents

Info

Publication number
JPH047096B2
JPH047096B2 JP61008587A JP858786A JPH047096B2 JP H047096 B2 JPH047096 B2 JP H047096B2 JP 61008587 A JP61008587 A JP 61008587A JP 858786 A JP858786 A JP 858786A JP H047096 B2 JPH047096 B2 JP H047096B2
Authority
JP
Japan
Prior art keywords
germanium
gallium arsenide
silicon
mixed crystal
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61008587A
Other languages
English (en)
Other versions
JPS62165975A (ja
Inventor
Junichi Sone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61008587A priority Critical patent/JPS62165975A/ja
Priority to DE8787100517T priority patent/DE3781285T2/de
Priority to EP87100517A priority patent/EP0229672B1/en
Publication of JPS62165975A publication Critical patent/JPS62165975A/ja
Publication of JPH047096B2 publication Critical patent/JPH047096B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • H10D10/891Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はベース層を構成する半導体のエネルギ
ー・ギヤツプよりも広いエネルギー・ギヤツプを
持つた半導体でエミツタ層を構成したヘテロ構造
バイポーラ・トランジスタに関する。
(従来の技術) ベース層を構成する半導体に比べ、広いバン
ド・ギヤツプを持つた半導体でエミツタを構成す
るヘテロ構造バイポーラ・トランジスタは例え
ば、プロスイーデイング・オブ・ザ・アイイーイ
ーイー(Proceeding of the IEEE)誌70巻1号
13頁〜25頁に述べられいる。具体的にエミツタ層
を構成する半導体として砒化アルミニウム・ガリ
ウム、ベース層、コレクター層を構成する半導体
として砒化ガリウムを用いたヘテロ構造バイポー
ラ・トランジスタは例えば応用物理学会誌54巻11
号1192頁〜1197頁に述べられている。これらのヘ
テロ構造バイポーラ・トランジスタは分子線エピ
タキシヤル成長法を用いてヘテロ構造のエピタキ
シヤル成長が実現できる。第5図は従来例のヘテ
ロ構造バイポーラ・トランジスタの断面構造を示
したものである。半絶縁性砒化ガリウム基板1の
上に高濃度のN型砒化ガリウム2、N型にドープ
した砒化ガリウム3、高濃度のP型砒化ガリウム
4、N型砒化アルミニウム・ガリウム5、高濃度
のN型砒化ガリウム6を連続してエピタキシヤル
成長させた後、前記エピタキシヤル成長層5,6
をエツチングしてベース電極9を取り付け、前記
エピタキシヤル成長層5,6,4,3をエツチン
グしてコレクター電極7を取り付ける。前記エピ
タキシヤル成長層6にはエミツタ電極10が取り
付けられ、前記ベース電極9とエミツタ電極10
は絶縁層8により電気的に分離されている。
該従来例のヘテロ構造バイポーラ・トランジス
タは、やはり従来広く使用されているシリコンホ
モ構造バイポーラ・トランシスタに比べ以下の利
点を持つ。
(1) 砒化ガリウムの上に砒化アルミニウムガリウ
ムがヘテロエピタキシヤル成長するのでヘテロ
構造バイポーラ・トランジスタが実現でき、注
入効率を落とさずにP型の砒化ガリウムのベー
ス層4を高濃度にドープできる。従つてベース
抵抗を下げることができ高速動作が期待でき
る。
(2) エミツタ層5よりベース層4に注入された電
子は砒化ガリウムからなるベース層4、コレク
ター層3を走行するが、砒化ガリウム中の電子
はシリコン中の電子に比べ、4〜5倍高い移動
度、高い飽和速度を持つので走行時間が短かく
なり高速動作が期待できる。
(3) 半絶縁性の砒化ガリウム基板が利用できるの
で配線部における寄生容量が小さく、高速動作
が期待できる。しかしながら、砒化ガリウムと
砒化アルミニウムガリウムからなる該従来例の
ヘテロ構造バイポーラトランジスタは同時に以
下に述べるような欠点を持つ。
(4) ベース層に用いる砒化ガリウムはバンド・ギ
ヤツプが1.42eVと、シリコンのバンド・ギヤ
ツプ1.12eVに比べ大きいため、シリコンを用
いたホモ構造バイポーラ・トランジスターに比
べ、高電圧動作となり、消費電力が大きくな
る。これは該ヘテロ構造バイポーラ・トランジ
スタを高い集積度を持つデイジタル集積回路に
応用しようとする時不利になる。
(5) 砒化ガリウムはシリコンに比べ電子の移動度
が4〜5倍大きいが、ホールの移動度は、ほぼ
同じで、ベース抵抗の低減には、ヘテロ構造ト
ランジスタであるためベース層4を高濃度のP
型にドープできるという点以外、材料の差異に
よる効果は利用できない。
(6) 砒化ガリウムはバンド・ギヤツプが1.4eVと
大きく、特にN型の場合、金属と接触させた
時、高いバリアのシヨツトキ接合が形成され、
低抵抗のオーミツク接触が取りにくい。この事
情は1.8eVと高いバンド・ギヤツプを持つ砒化
アルミニウムガリウムの場合より顕著で、第5
図に示した従来例では砒化アルミニウムガリウ
ム層5の上に高濃度の砒化ガリウム層6を一度
エピタキシヤル成長させ、砒化ガリウム層6と
オーミツク接触を取るという工夫をしており、
この結果構造、ひいては製造プロセスが複雑に
なるという欠点がある。この事情はエミツタ電
極10、コレクタ電極7に共通だが、特に接触
面積の小さなエミツタ電極10のオーミツク接
触では顕著で、接触抵抗を下げることが困難と
なり、高速動作に悪い影響を与える。
(7) ベース層4に使われる砒化ガリウムは直接遷
移型の半導体であり、ベース層4に注入された
少数キヤリアである電子は再結合する時間が、
間接遷移型の半導体、例えばシリコン、ゲルマ
ニウムに比べ極めて短い。ベース層4に注入さ
れた電子が再結合すると、注入効率の低下、従
つて電流利得の低下を招くので、ベース層とし
ては間接遷移型半導体が望ましい。
上記(4)、(5)、(7)の欠点を解除するため、前記文
献プロシーデイングオブザアイイーイーイー
(Proceeding of the IEEE)誌70巻1号23頁にコ
レクター層は砒化ガリウム、ベース層にゲルマニ
ウム、エミツタ層に砒化ガリウムを用いたヘテロ
構造バイポーラ・トランジスタが提案されてい
る。ベース層に用いられるゲルマニウムはバン
ド・ギヤツプが0.66eVと小さく、またホールの
移動度も砒化ガリウム、あるいはシリコンに比べ
4〜5倍大きく、また間ム、あるいはシリコンに
比べ4〜5倍大きく、また間接遷移型半導体であ
るため前記(4)、(5)、(7)に述べた欠点を有しない。
しかしながらゲルマニウムの上に砒化ガリウムを
エピタキシヤル成長させなければならず、これは
前記文献プロシーデイングオブザアイイーイーイ
ー(Proceeding of the IEEE)誌70巻1号23頁
に記述される如く、アンタイ・フエイズ・ドメイ
ンと呼ばれる界面欠陥なしに上記成長を行なうこ
とは困難である。これはエピタキシヤル成長した
ゲルマニウムの表面層を構成する各ゲルマニウム
原子に砒素原子が結合するかガリウム原子が結合
するかは任意性があり、一度例えば砒素原子があ
るゲルマニウム原子サイトに結合してしまえば、
その隣りの原子サイトにはガリウム原子が、また
その隣りの原子サイトには砒素原子がという様に
結合していき砒化ガリウムの結晶ドメインが形成
される。前記結晶ドメインに属しない別の原子サ
イトから同様にやはり砒化ガリウムの結晶ドメイ
ンが成長していくと、各結晶ドメインの接触面で
砒素と砒素、あるいはガリウムとガリウムという
結合が生じる可能性がある。これは界面欠陥が生
ずることを意味し、電子がトランプされる原因と
なる。
さらにエミツタ層の半導体として砒化ガリウム
用いているため前記(6)の問題は解決されず、エミ
ツターのオーミツク接触抵抗を低くすることは困
難である。
(発明が解決しようとする問題点) 以上の如く砒化ガリウムと砒化アルミニウムガ
リウムを用いたヘテロ構造バイポーラ・トランジ
スタは超高速のデイジタル集積回路に応用した場
合、上記(4)に述べた理由で消費電力の増大、上記
(6)の理由でエミツタのオーミツク抵抗の低減化の
困難、これに伴う高速動作の制限、上記(7)に述べ
た理由で、注入効率、電流利得の低下、上記(5)に
述べた理由で著しいベース抵抗の低減化が期待で
きない等の欠点がある。またコレクター層、エミ
ツタ層に砒化ガリウムベース層にゲルマニウムを
用いたヘテロ構造バイポーラ・トランジスタはゲ
ルマニウムを用いたヘテロ構造バイポーラ・トラ
ンジスタはゲルマニウムの上に砒化ガリウムをエ
ピタキシヤル成長させる際に生ずる界面欠陥のた
め、電子が前記界面欠陥にトラツプされ、著しい
注入効率の低下が起こる可能性がある事、またエ
ミツタ層に砒化ガリウムを用いているため、低い
オーミツク接触抵抗が実現できない等の問題があ
る。本発明の目的はこれら従来のヘテロ構造バイ
ポーラ・トランジスタの持つ欠点を除去し、新規
なヘテロ構造バイポーラ・トランジスタを提供す
ることにある。
(問題点を解決するための手段) 本発明によれば、半導体基板上に砒化ガリウ
ム、ゲルマニウム、ゲルマニウムとシリコンの混
晶を備え、前記砒化ガリウムをコレクタ層、前記
ゲルマニウムをベース層、前記ゲルマニウムとシ
リコンの混晶をエミツター層として用いたことを
特徴とするヘテロ構造バイポーラ・トランジスタ
が、また半導体基板上に砒化ガリウム、ゲルマニ
ウム、ゲルマニウムとシリコンの混晶を備え、前
記砒化ガリウムをコレクタ層、前記ゲルマニウム
をベース層、前記ゲルマニウムとシリコンの混晶
をエミツタ層として用い、前記ゲルマニウムとシ
リコンの混晶と前記ゲルマニウムとの間にシリコ
ンの混晶比を零から有限の値まで、空間的に連続
的に変化させたゲルマニウムとシリコンの混晶を
備えたことを特徴とするヘテロ構造バイポーラ・
トランジスタが、また上記2つのヘテロ構造バイ
ポーラ・トランジスタにおいて、砒化ガリウムを
N型、ゲルマニウムをP型、ゲルマニウムとシリ
コンの混晶をN型にドープしたヘテロ構造バイポ
ーラ・トランジスタが、また上記ヘテロ構造バイ
ポーラ・トランジスタにおいて半導体基板を砒化
ガリウム基板としたヘテロ構造バイポーラ・トラ
ンジスタができる。
(作用) エー・ジー・ミルネス(A.G.Milnes)とデ
ー・エル・フオイヒト(D.L.Feucht)の著によ
る文献「ヘテロジヤンクシヨンズ・アンド・メタ
ル−セミコンダクタ・ジヤンクシヨンズ」の9頁
に記述される如く、ゲルマニウムとシリコンの混
晶、例えばGe0.9Si0.1は0.77eVとゲルマニウムの
0.66eVに比べ、広いバンド・ギヤツプを持つこ
とが理論的に知られている。従つて本発明の構成
によりベース層半導体(ゲルマニウム)に比べ広
いバンド・ギヤツプを持つエミツタ層半導体(ゲ
ルマニウムとシリコンの混晶)からなるヘテロ構
造バイポーラトランジスタが構成できる。さらに
基板及びコレクター層に砒化ガリウムを用いてい
るので、前記(1)、(2)、(3)に述べた砒化ガリウムと
砒化アルミニウム・ガリウムからなるヘテロ構造
バイポーラトランシスタの長所が利用でき、また
ゲルマニウムをベース層に用いるため、前記(4)、
(5)、(7)に述べた従来例ヘテロ構造バイポーラ・ト
ランジスタの欠点を除去でき、また、エミツタ層
にバンド・ギヤツプ1.42eVの砒化ガリウムに比
べ、小さなバンド・ギヤツプ0.8〜0.9eVのゲルマ
ニウムとシリコンの混晶を用いるため、低抵抗の
オーミツク接触が実現でき、前記(6)の欠点が除去
できる。
シリコンとゲルマニウムは格子間隔のずれが4
%あり、そのままでは界面欠陥のないエピタキシ
ヤル成長は困難であるが、文献「モデユレイテイ
ド・セミコンダクタ・ストラクチヤ」
(Mondulated Semiconductor Structure)1985
年第2回国際会議のコレクテイド・ペーパーズ
(Collected Papers)717頁〜723頁に記述される
如くゲルマニウムとシリコンの薄膜混晶がシリコ
ン基板上にエピタキシヤル成長し、N型にもP型
にもドーピング可能と報告されている。同様のこ
とがゲルマニウム基板上のゲルマニウムとシリコ
ンの混晶についても実験的に確かめられ、ゲルマ
ニウム上にゲルマニウムとシリコンの混晶がエピ
タキシヤル成長させることが可能であることがわ
かつた。
(実施例) 第1図は本発明の特許請求の範囲第1項記載の
ヘテロ構造バイポーラ・トランジスタの一実施例
を示した断面図で半絶縁性砒化ガリウム基板1の
上に高濃度n型砒化ガリウム2、n型砒化ガリウ
ム3、高濃度P型ゲルマニウム11、シリコンの
混晶比20%のN型ゲルマニウムとシリコンの混晶
Ge0.8Si0.212、高濃度N型ゲルマニウム13を
連続してエピタキシヤル成長させる。エピタキシ
ヤル成長の方法としては分子線エピタキシヤル成
長法が採用できる。図中10はエミツター電極、
7はコレクター電極、9はベース電極である。前
記混晶比20%のゲルマニウムとシリコンの混晶と
ゲルマニウムとのバンド・ギヤツプ差ΔEgは
0.22eVが期待され、第2図に示す様なNPNヘテ
ロ構造バイポーラ・トランジスタのエネルギーダ
イアグラムが期待される。
本構造のトランジスタにおいてはエミツタ層の
ゲルマニウムとシリコンの混晶からベース層のゲ
ルマニウムに電子を注入するに要する電圧Vtは
N型ゲルマニウム・シリコンの混晶の伝導帯エツ
ヂとP型ゲルマニウムの伝導帯エツヂの差に、伝
導帯のオフセツト分ΔVcを加えたものになる。
第3図は本発明の特許請求の範囲第3項記載の
ヘテロ構造バイポーラトランジスタの実施例に示
した断面図で、半絶縁性砒化ガリウム基板1の上
に高濃度N型砒化ガリウム2、N型砒化ガリウム
3、高濃度P型ゲルマニウム11、シリコンの混
晶比を0%から20%まで上方に向かつて空間的に
連続に変化されたN型のゲルマニウムとシリコン
の混晶Ge1-xSix14、シリコンの混晶比20%のN
型ゲルマニウムとシリコンの混晶Ge0.8Si0.212、
高濃度N型ゲルマニウム13を連続してエピタキ
シヤル成長させる。エピタキシヤル成長の方法と
しては分子線エピタキシヤル成長法が採用でき
る。図中7,9,10はそれぞれコレクタ電極、
ベース電極、エミツタ電極である。シリコンの混
晶比を0%から20%まで空間的に連続に変化させ
たゲルマニウムとシリコンの混晶の存在のため、
該NPNヘテロ構造バイポーラ・トランジスタの
エネルギーダイアグラムは第4図に示した様にな
り、第2図に示した伝導体オフセツトΔVcが消
え、シリコンの混晶比20%のゲルマニウムとシリ
コンの混晶からなるエミツタ層12からゲルマニ
ウムからなるベース層11に電子を注入するに要
する電圧Vtはゲルマニウム・シリコンの混晶1
2とゲルマニウム11の伝導帯エツヂの差のみと
なり、第1図に示したヘテロ構造バイポーラ・ト
ランジスタの実施例に比べ、より低電圧動作が可
能となり、低消費電力特性が得られる。
なお、上記第1図及び第3図の実施例によるヘ
テロ構造バイポーラトランジスタにおいてはエミ
ツタ層を構成するゲルマニウムとシリコンの混晶
12とエミツタ電極10の間に高濃度のN型ゲル
マニウム層13を挿入したが、これはなくてもよ
い。また上記両実施例においてはシリコンの混晶
比20%のゲルマニウムとシリコン混晶を用いた
が、混晶比は有限値ならばいくらであつてもよ
い。また半導体基板として砒化ガリウム基板を用
いたが、これに限るものではなく、ゲルマニウ
ム、あるいはシリコン基板を用いてもよい。
(発明の効果) 以上、本発明の特許請求の範囲第1項記載のヘ
テロ構造バイポーラ・トランジスタにおいてはコ
レクタ層が電子移動度の大きな砒化ガリウムを用
いるため、ベース・コレクタ間空乏層の走行時間
が短かくでき、ベース層にバンド・ギヤツプが小
さく、間接遷移型半導体のゲルマニウムを用いる
ため、低電圧動作、即ち低消費電力特性が、また
少数キヤリアの電子の再結合時間の長い、即ち良
好な電流特性が期待でき、エミツタ層にゲルマニ
ウムとトリコンの混晶を用いるため、低抵抗のオ
ーミツク接触が実現でき、また前記ゲルマニウム
とシリコンの混晶の混晶比を適切に設計すること
で、ゲルマニウムとのバンド・ギヤツプ差を調節
でき、電流利得を落とさず、ベース層を高濃度の
P型にドープできる。加えてベース層を構成する
ゲルマニウムは正孔の移動度が大きいため、極め
てベース抵抗の小さなバイポーラ・トランジスタ
が実現でき、高速動作特性が期待できる。
本発明の特許請求の範囲第3項記載のヘテロ構
造バイポーラ・トランジスタにおいては上記第1
項記載のトランジスタに対し、エミツタ層、ベー
ス層間にシリコンの混晶比が零から有限値まで空
間的に連続に変化したゲルマニウムとシリコンの
混晶を挿入するため、ベース層、エミツタ層間の
伝導帯の急峻なバンドオフセツトをなくすことが
でき、より低電圧、低消費電力動作特性が実現で
きる。
【図面の簡単な説明】
第1図は本発明の特許請求の範囲第1項記載の
ヘテロ構造バイポーラ・トランジスタの断面構造
を、第2図は該トランジスタのエネルギー・ダイ
アグラムを、第3図は本発明の特許請求の範囲第
3項記載のヘテロ構造バイポーラ・トランジスタ
の断面構造を、第4図は該トランジスタのエネル
ギー・ダイアグラムを、第5図は従来例のヘテロ
構造バイポーラ・トランジスタの断面構造を示
す。 1……半絶縁性砒化ガリウム基板、2……高濃
度N型砒化ガリウム、3……N型砒化ガリウム、
4……高濃度P型砒化ガリウム、5……N型砒化
アルミニウム・ガリウム、6……高濃度N型砒化
ガリウム、7……コレクタ電極、8……絶縁膜、
9……ベース電極、10……エミツタ電極、11
……高濃度P型ゲルマニウム、12……シリコン
混晶比一定のゲルマニウムとシリコンの混晶、1
3……高濃度N型ゲルマニウム、14……シリコ
ン混晶比が空間的に連続変化したゲルマニウムと
シリコンの混晶。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上に砒化ガリウム、ゲルマニウ
    ム、ゲルマニウムとシリコンの混晶を備え、前記
    砒化ガリウムをコレクタ層、前記ゲルマニウムを
    ベース層、前記ゲルマニウムとシリコンの混晶を
    エミツター層として用いたことを特徴とするヘテ
    ロ構造バイポーラ・トランジスタ。 2 砒化ガリウムをN型、ゲルマニウムをP型、
    ゲルマニウムとシリコンの混晶をN型にドープし
    た特許請求の範囲第1項記載のヘテロ構造バイポ
    ーラ・トランジスタ。 3 半導体基板を砒化ガリウム基板にした特許請
    求の範囲第1項記載のヘテロ構造バイポーラ・ト
    ランジスタ。 4 半導体基板上に砒化ガリウム、ゲルマニウ
    ム、ゲルマニウムとシリコンの混晶を備え、前記
    砒化ガリウムをコレクタ層、前記ゲルマニウムを
    ベース層、前記ゲルマニウムとシリコンの混晶を
    エミツタ層として用い、前記ゲルマニウムとシリ
    コンの混晶と前記ゲルマニウムとの間にシリコン
    の混晶比を零から有限の値まで空間的に連続的に
    変化させたゲルマニウムとシリコンの混晶を備え
    たことを特徴とするヘテロ構造バイポーラ・トラ
    ンジスタ。 5 砒化ガリウムをN型、ゲルマニウムをP型、
    ゲルマニウムとシリコンの混晶をN型にドープし
    た特許請求の範囲第4項記載のヘテロ構造バイポ
    ーラ・トランジスタ。 6 半導体基板を砒化ガリウム基板にした特許請
    求の範囲第4項記載のヘテロ構造バイポーラ・ト
    ランジスタ。
JP61008587A 1986-01-17 1986-01-17 ヘテロ構造バイポ−ラ・トランジスタ Granted JPS62165975A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61008587A JPS62165975A (ja) 1986-01-17 1986-01-17 ヘテロ構造バイポ−ラ・トランジスタ
DE8787100517T DE3781285T2 (de) 1986-01-17 1987-01-16 Bipolarer heterouebergangstransistor mit einem basisbereich aus germanium.
EP87100517A EP0229672B1 (en) 1986-01-17 1987-01-16 A heterojunction bipolar transistor having a base region of germanium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61008587A JPS62165975A (ja) 1986-01-17 1986-01-17 ヘテロ構造バイポ−ラ・トランジスタ

Publications (2)

Publication Number Publication Date
JPS62165975A JPS62165975A (ja) 1987-07-22
JPH047096B2 true JPH047096B2 (ja) 1992-02-07

Family

ID=11697126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61008587A Granted JPS62165975A (ja) 1986-01-17 1986-01-17 ヘテロ構造バイポ−ラ・トランジスタ

Country Status (3)

Country Link
EP (1) EP0229672B1 (ja)
JP (1) JPS62165975A (ja)
DE (1) DE3781285T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175256A (ja) * 1987-12-29 1989-07-11 Nec Corp ヘテロ構造バイポーラ・トランジスタおよびその製造方法
EP0390606A3 (en) * 1989-03-31 1991-10-09 Canon Kabushiki Kaisha Semiconductor device having transistor improved in emitter region and/or base electrode
US5089428A (en) * 1989-12-27 1992-02-18 Texas Instruments Incorporated Method for forming a germanium layer and a heterojunction bipolar transistor
JPH05144834A (ja) * 1991-03-20 1993-06-11 Hitachi Ltd バイポーラトランジスタ及びその製造方法
US5352912A (en) * 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
RU2507633C1 (ru) * 2012-09-24 2014-02-20 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор на основе гетероэпитаксиальных структур и способ его изготовления

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3275906A (en) * 1962-08-20 1966-09-27 Nippon Electric Co Multiple hetero-layer composite semiconductor device

Also Published As

Publication number Publication date
JPS62165975A (ja) 1987-07-22
EP0229672B1 (en) 1992-08-26
DE3781285T2 (de) 1993-03-18
EP0229672A2 (en) 1987-07-22
EP0229672A3 (en) 1988-01-13
DE3781285D1 (de) 1992-10-01

Similar Documents

Publication Publication Date Title
US5986287A (en) Semiconductor structure for a transistor
JP2611640B2 (ja) ヘテロ接合バイポーラトランジスタ
US5326992A (en) Silicon carbide and SiCAlN heterojunction bipolar transistor structures
JPH02504205A (ja) ヘテロ接合バイポーラnpnトランジスタ
JP2604349B2 (ja) 半導体装置
JPH04278545A (ja) 半導体装置および半導体装置の製造方法
JP3058345B2 (ja) 半導体素子
US4791072A (en) Method for making a complementary device containing MODFET
JPH047096B2 (ja)
US5912481A (en) Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
JPH02150032A (ja) ヘテロ接合バイポーラトランジスタ
JP2710309B2 (ja) ヘテロ接合電界効果トランジスタ
JP2703885B2 (ja) 半導体装置
JP2522358B2 (ja) ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
US11195940B2 (en) High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof
JPH0763051B2 (ja) 半導体装置
JP2680821B2 (ja) ヘテロ構造電界効果トランジスタ
JP2541280B2 (ja) 半導体装置
JP2801646B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01296664A (ja) ヘテロ接合型デバイス
Kroemer Heterojunction devices
JPH0658916B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH03292740A (ja) バイポーラトランジスタ及びその製造方法
JPH05129336A (ja) 半導体集積回路構造