JPH02150077A - 半導体発光装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板上に形成された複数のたとえば発
光ダイオード（ＬＥＤ）などの半導体発光素子と、その
発光量を制御する手段とを一体的に含んで構成される半
導体発光装置に関する。

従来の技術 従来から、各種コンピュータやいわゆるワードプロセッ
サなどに各種印字（印画）装置が用いられている。この
ような印字装置としては、たとえば複数本の印字用ワイ
ヤによって印字用リボンを打突し、これによって記録紙
に印字を行うようなインパクト型印字装置と、たとえば
感熱記録紙にサーマルヘッドによって印字を行うような
非インパクト型印字装置とが用いられている。このよう
な非インパクト型印字装置として、感光材料を塗布した
回転ドラムなどに近接してＬＥＤアレイを配置し、その
個別的な点滅によって感光ドラム上に静電潜像を形成し
て、これを現像剤を用いて顕像化し、記録紙に転写して
印字出力を得る技術が用いられている。

このような従来例に用いられるＬＥＤアレイは、−ｍに
ガラス基板上に複数のＬＥＤと、これを点滅駆動するた
めの駆動用集積回路素子とを実装するようにしていた。

このようなＬＥＤおよび駆動用ａ積回路素子は、ガラス
基板上に形成された印副配線などにボンディングワイヤ
などで接続されていた。

発明が解決しようとする課題 このような従来技術のＬＥＤアレイにおいて、ガラス基
板に実装されるＬＥＤ素子の輝度にばらつきが比較的多
いことが知られている。そのため、製造されたＬＥＤ素
子をガラス基板に実装するに先立って、各ＬＥＤ素子毎
にその輝度を検査し、選別する作業を行っている。また
選別の結果、採用されたＬＥＤ素子であっても輝度にば
らつきがある渇きが多く、このようなＬＥＤ素子はガラ
ス基板上にたとえば輝度の順番に実装するようにしてい
た。このような輝度のばらつきは、ＬＥＤ素子を構成す
るたとえばＧ　ａ　Ａ　ｓ　Ｐエピ結晶の不純物濃度の
ばらつきや、ブレーナ工程における不純物拡散における
ばらつきなどにより発生するものである。

このため、製造されるＬＥＤ素子の歩留まりが悪いとと
もに、ＬＥＤアレイの製造工程がむやみに繁雑になって
いた。

本発明の目的は、上述の技術的課題を解消し、発光量が
一定となる高品質が実現され、かつ製造も格段に容易な
半導体発光装置を提供することである。

課題を解決するための手段 本発明は、半導体基板上に形成された複数の半導体発光
素子と、 半導体基板において各半導体発光素子からの光を個別に
受光できる位置に形成され、受光量に対応したレベルの
出力を導出する複数の受光素子と、半導体基板にモノリ
シックに形成され、各受光素子の出力に応答して、各受
光素子に対応する半導体発光素子の駆動電力を、半導体
発光素子の発光量が一定となるように制御する制御手段
とを含むことを特徴とする半導体発光装置である。

作用 本発明に従う半導体発光装置は、半導体基板上に複数の
半導体発光素子が形成される。半導体基板において半導
体発光素子からの光を個別的に受光できる位置に受光素
子が形成され、受光量に対応したレベルの出力を導出す
る。この受光素子の出力に応答して、各受光素子に対応
する半導体発光素子の駆動電力を半導体発光素子の発光
量が一定となるように制御する制御手段が、半導体基板
にモノリシックに形成される。

このようにして半導体基板上の複数の半導体発光素子に
輝度のばらつきが存在する場合であっても、その駆動時
には前記制御手段によって各半導体発光素子は発光Ｉが
一定となるように制御される。したがって半導体発光素
子の輝度に関して選別作業を行う必要はなく、またその
輝度のばらつきの程度によって半導体発光素子の配列順
を選択するなどの作業も不必要となる。このようにして
製造作業が格段に簡略化されるとともに、各半導体発光
素子は一定光呈をそれぞれ発生するので、高品質の半導
体発光装置が提供できる。

実施例 第１図は本発明の一実施例の半導体発光装置であるＬＥ
Ｄアレイヘッド３１の断面図であり、第２図はＬＥＤア
レイヘッド３１の平面図である。

これらの図面を参照して、本実施例について説明する。

ＬＥＤアレイヘッド３１は、たとえばｎ型のシリコン基
板３を含んでおり、このシリコン基板３にはシリコン基
板３との間で発光ダイオードを構成するｐ型半導体Ｎ（
以下、ｐｍと略す）４３が、たとえば第２図に示すよう
に逆Ｕ字状にモノリシックに拡散技術で形成される。

２層４３で囲まれる範囲内に後述するように形成される
ＬＥＤを駆動するための駆動回路４４が、各９層４３と
個別に対応して、やはりモノリシックに形成される。

このような拡散技術によるＬＥＤアレイヘッド３１の構
成要素が形成された後、詳しくは後述するような製造工
程によってシリコン基板３の前記ＰＪＩ４３で囲まれた
領域に、ＧａＡｓ結晶層２６、ｎ−ＡｌＧａＡｓ結晶層
（以下、ｎ層と略す）３４およびｐ　−Ａ　Ｉ　Ｇ　ａ
　Ａ　ｓ結晶層（以下、９層と略す）３５がこの順序に
形成される。また９層３５上には、ＧａＡｓ結晶層など
によって形成されるアノード電極３６が形成される。さ
らにアノード電極３６に駆動電力を供給するための電極
３７と、前記２層４３から光電流を取出すための電極３
８とが、たとえばアルミニウムＡＩなどによって形成さ
れる。

このようにして前記０層４３および１層３５を含んでＬ
ＥＤ３９が構成され、またシリコン基板３と９層４３と
を含んでホトダイオード４０が構成される。このような
ＬＥＤ３９．１層３５および駆動回路４４の組がシリコ
ン基板３において多数形成される。

第３（２１は１つのＬ　Ｅ　Ｄ　３９に関連する構成の
等漬回路図である０本実施例のＬＥＤアレイヘッド３１
は、ＬＥＤ３９からの光をホトダイオード４０で受光し
、受光量に対応したレベルの出力を差動増幅器４２に入
力し、やはり入力される電源４１からの基準電圧との差
を演算する。その演算出力を駆動回路４４に出力し、Ｌ
ＥＤ３９の発光量を一定にする。なお、第３図の差動増
幅器４２は、第２図示の駆動回路４４と一体的な回路構
成としてもよく、また別個の構成としてもよい、また電
極３７に印加する電圧を適宜選択することにより、ホト
ダイオード４０における光電流による増幅効果として実
現されてもよい。

第４［ｌｉｌはＧ　ａ　Ａ　ｓ層２６が形成された製造
段階のＬＥＤアレイヘッド３１（以下、半導体素子３１
と称する）の断面図である。これらの図面を参照して、
半導体素子３１は、９層４３が形成された矩形板状のシ
リコン基板３上に局所的に透孔３２が多数形成された、
たとえば窒化シリコンＳｉＮｘから成る被覆層３３が形
成される。前記透孔３２の第２図左右方向の長さＬｌお
よび上下方向の長さＬ２は、たとえばそれぞれ等しく、
Ｌ１＝Ｌ２＝７０．ｕｍ　　　　　　　　　　　　　　
　　　−（１）に選ばれる。この透孔３２に臨むシリコ
ン基板３上にはＧａＡｓ結晶層２６が形成される。この
ような半導体素子３１は、個々のＧａＡｓ結晶層２６を
ＬＥＤ４９の一部として形成することにより、ＬＥＤア
レイを構成することができる。

第５図はこの半導体素子３１の製造工程を説明する断面
図である０本実施例の半導体素子３１は、後述するよう
な構成を有するたとえば有機金属熱分解気相成長法（Ｍ
　ＯＣＶ　Ｄ法）に基づく製造装置によってエピタキシ
ャル成長層が製造される。

このようなエピタキシャル成長層の製造に先立って、９
層４３が拡散技術などで形成されたシリコン基板３上に
シリコンナイトライド膜および酸化シリコン５ｉＯｚｌ
ｌＫから成る被覆Ｊ’１１３３を第５図（］）図示のよ
うに形成する。被膜層３３は、後述するＧａＡｓ結晶層
２６を形成する際のマスクの機能を果し、さらに、シリ
コン基板３の他の箇所にモノリシックに形成される半導
体回路などの保護膜としての機能を果す。

その後、被覆層３３上にフォトレジスト３４を塗布し、
露光した後、フォトレジスト３４によるパターンを第５
図（２）に示すように形成する。

この後、エツチングを施すことによりフォトレジスト３
４の直下の被覆層３３は残存し、残余の部分の被覆１１
３３は除去される。これにより、透孔３２を有する被覆
層３３が第５図（３）のように形成される。

このようなシリコン基板３に対して、後述するようなＭ
ＯＣＶＤ装置によってエピタキシャル層を成長させ、第
５図（４）図示のように透孔３２部分にＧ　ａ　Ａ　ｓ
結晶層２６が形成される。

このように形成されたＧａΔＳ結晶層２６は、上記第１
式に示されるようにその大きさが平面視の隣接する２つ
の縁辺の長さの和が約ｌ　５　Ｑ　７ｚ　ｍ以下に規制
される。ＧａＡｓ結晶層２６をこのような大きさに形成
することにより、ＧａＡｓ結晶層２６とシリコン基板３
との間の熱膨張率の相違に基づく熱応力は、上記ＧａＡ
ｓ結晶層２６の個々の占有面積によって規定される大き
さとなり、シリコン基板３に与える影響は可及的に抑制
される。すなわちシリコン基板３の反りなどが防止され
る。また熱応力が個々のＧ　ａ　Ａ　ｓ結晶層２６にお
いて低減されるため、熱応力に起因する転位の発生も抑
制され、半導体素子３１全体の結晶性、すなわちＥＰＤ
も格段に改善されることになる。

第６図は本実施例の半導体素子３１と、シリコン基板上
に全面に亘ってＧａＡｓ結晶層を形成した比較例の応力
の変化を計測した結果を示すグラフである。この計測は
いわゆるフォトルミネッセンス測定装置によって計測さ
れ、波長５１４．５ｎｍ帯のアルゴンレーザ光を用いて
計測した。これによれば、ライン１１で示される本件実
施例の半導体素子３１に対する計測結果と、ライン１２
で示される従来例の半導体素子に対する計測結果とでは
、そのピーク値を示す波長＾１．λ２との間に差Δεが
計測された。

この計測結果によれば応力の大きさについて、従来半導
体素子＝２．０Ｘ１０’ｄｙｎ／ｃｍ”本件半導体素子
＝１．４Ｘ１０’ｄｙｎ／ａｍ２の結果が得られた。こ
れによれば応力は約３０％程度にわたって削減されてい
ることになる。

第７図は上記ＧａＡｓ結晶層２６を形成するときに用い
られるＭＯＣＶＤ装置の構成を示す系統図である。第７
図を参照して、ＭＯＣＶＤ装置には、たとえば石英など
から形成される反応管１が設けられ、内部にシリコンカ
ーバイドＳｉＣでグラファイトを被覆したサセプタ２が
配置され、その上にシリコン基板３が乗載される０反応
管１には高周波コイル４が巻回されており、図示しない
高周波電源から高周波電力が供給されてサセプタ２が誘
導加熱される。

上記反応管１に連通される第１タンク５には、水素ガス
Ｈ２またはアルゴンガスＡｒなとのキャリアガスが充填
され、第２タンク６および第３タンク７には、それぞれ
Ｐ　Ｈ、およびＡＢＯ３が充填される。第１タンク５か
らの水素ガスは純化器８を介して高純度化され、その流
量はマスフローコントローラ（以下、ＭＦＣと略す＞９
．１０により調整される。また第２および第３タンク６
．７からのガス流量も、それぞれＭＰＣＩＩ、１２によ
り調整される。

また本発明では、有機金属として前記ＴＭＧ　（トリメ
チルガリウム）を用いるが、これは常温で液体であり、
恒温槽１４内に設置されたバブラ１３内に貯留される。

純化器８からのキャリアガスは、ＭＦＣ１０によりバブ
ラ１３内に導入されてバブリングを行い、これによりバ
ブラ１３内のＴＭＧがガス化して反応管１へ導入される
。またこのキャリアガスは、ＭＦＣ９を介して第２およ
び第３タンク６．７からのガスのキャリアガスとしても
用いられる。このようなＭＯＣＶＤ装置を構成する構成
要素を接続する配管系には、ガス調整弁１７，１８，１
９およびバルブ２０〜２５が設けられる。

前記反応管１には、超高真空排気装置１５と排気ガス処
理装置１６とが接続されており、超高真空排気装置１５
を用いて、成膜に先立って反応管１内の残留ガスを除去
し、排気ガス処理装置１６を用いて成膜作業中および成
膜作業後の排気ガス中の有毒なヒ素化合物などを除去す
る。

第８図は第７図示のＭＯＣＶＤ装置を用い、後述するよ
うな処理工程を経て得られるＧ　ａ　Ａ　ｓ結晶層２６
を含む半導体素子２８の断面図である。

本実施例ではシリコン基板３上にＧａＡｓ結晶層２６を
形成するに当たって、両者の格子定数の相違に基づき、
従来技術の項で指摘したような転位の発生が抑制された
半導体素子２８を提供するものである０本実施例の半導
体素子２８では、シリコン基板３とＧ　ａ　Ａ　ｓ結晶
層２６との間に介在層２７を設ける。介在層２７は、Ｇ
ａＡｓｘＰ半導体であり、シリコン基板３からＧａＡｓ
結晶層２６に向かうに従い、変数Ｘが０から１に変化す
る構成となっている。

すなわち、介在層２７のシリコン基板３側端部ｆ寸近は
ＧａＰであり、Ｇ　ａ　Ａ　ｓ結晶層２６側の端部は近
はＧａＡｓとなっている。すなわちＧａＰの格子定数ｄ
は５．４５０であり、シリコンの格子定数ｄ＝５．４３
０との間には、 （５，４５０−５，４３０）Ｘ１００１５．４３０＝０
．３６８％　　・・・（２）の相違があるのみである。

これはＧ　ａ　Ａ　ｓの格子定数（５，６５３）とシリ
コンの格子定数（５゜４３）の相違（４％）と比較する
と、格子定数の相異の程度が約１／１０であり、この界
面における転位の発生は可及的に抑制されている。また
介在層２７はグレーテツド層であり、介在層２７中にお
ける転位の発生も可及的に防がれている。このようにし
て本実施例の半導体素子２８では、へテロ構造における
転位の発生を可及的に抑制することができる。

第９図および第１０図は本実施例の半導体素子２８の製
造工程を説明するグラフであり、第１１図は各製造段階
を説明する断面図である。これらの図面を併せて参照し
て、半導体素子２８の製造工程について説明する。常法
に従って洗浄されたシリコン基板３を、反応管１中のサ
セプタ２上に乗載する。

次に、前記超高真空排気装置１５により、反応管１の内
部をたとえば１０−’Ｔｏｒｒ程度にまで真空にし、第
９図時刻ｔ１から高周波コイル４によりシリコン基板３
を誘導加熱し、所定の温度Ｔ１３（たとえば９００〜９
５０℃）にまで昇温する。このとき第１タンク５のガス
調整弁１７を開放し、またバルブ２１，２２．２３を全
開にしてＭＦＣ９によりキャリアガスを所定流量にて反
応管１内に導入する。これによりシリコン基板３上の酸
化物などが除去され、第９図時刻ｔ２までの期間ｐＨに
亘ってクリーニングが行われる。

次に、シリコン基板３の温度を第２温度範囲であるＴ１
１（たとえば４００〜４５０℃、好ましくは４２０℃）
に設定し、バルブ２０を閉じたのちバルブ２４．２５を
全開にしてＭＦＣ１０により所定流星を反応管３内に導
入する。これにより前記キャリアガスにて搬送されるＴ
ＭＧを反応管１内にたとえば３０〜８０ｓｅｃｍで導入
することができる。このＴＭＧガスの供給量は恒温槽１
４の温度と、ＭＦＣｌｏによるキャリアガスの流星で設
定されたバプラ１３内の圧力とによって定められる。ま
たバルブ１８を全開にし、ＭＦＣ１１によってＰＨ，ガ
ス（たとえば６００℃に予備加熱する）を反応管１内に
たとえば５００〜７００ｓｅｃｍで供給する。この製造
段階は第７図時刻七３までの期間Ｐ１２に亘って行われ
る。これによって第１１図（１）に示されるように、シ
リコン基板３上にアモルファス状のＧａＰから成る初期
膜２つを１００〜４００人（好ましくは２００人）形成
する。

第９図時刻ｔ３に続（ｔ４までの期間Ｐ１３では、バル
ブ２４．２５を遮断してＴＭＧガスの供給を遮断し、か
つ温度を前記温度Ｔｌｌがら第１温度反応である温度Ｔ
１２（たとえば６２０℃〜７５０℃、好ましくは７２０
℃）まで上昇する。

このときアモルファス状態の初期膜２つが結晶化し、Ｇ
ａＰ結晶層３０が得られる。

次に、前記時刻ｔ４以降の期間Ｐ１４ではバルブ２０を
遮断し、バルブ１９を全開にしてＭＦＣ９，１０，１１
，１２により、キャリアガスによって搬送されるＴＭＧ
ガスに加えＰＨ，、Ａ　ｓ　Ｈ３をそれぞれ流量３０〜
８０ｓｅｃｍ、５００〜７゜Ｏｓ　ｃ　ｃ　ｒｎ　”Ｃ
”あって、しかも総流１１２００　ｓ　ｃｃｍにて反応
管１内に供給する。またこのとき、サセプタ２は、第９
Ｕ３に示される第３温度範囲である温度Ｔ１２（６２０
〜７５０℃、好ましくは７２０℃）に定められる。

ここでＰＨ，ガスおよびＡ　ｓ　Ｈ２ガスの流量は第１
０図に示されるように、期間Ｐ１４の初期ではそれぞれ
流量Ｆ２．Ｆｌ　（Ｆ２＞Ｆｌ）に定められるが、Ａ　
ｓ　Ｈ３ガスの流量はしだいに増大し、ＰＨ，ガスの流
量はしだいに減少するように制御される。すなわち、こ
のように第１１図（２）に示すようにＧａＰ結晶層３０
上に形成される介在層２７の層厚が、たとえば０．５〜
２．０μｍ（好ましくは１．０μｍ）に到達した時点ｔ
５で、介在層２７を構成するＧ　ａ　Ａ　ｓ　ｘ　Ｐ　
ｌ−＊の変数Ｘが１となるように制御される。このとき
第１０図に示すように、ＡｓＨ，ガスおよびＰＨ，ガス
の流量はそれぞれＦ３．Ｆ４　（Ｆ３＞Ｆ４）に選ばれ
る。

前記時刻ｔ５以降では、バルブ１８を遮断して反応管１
にはキャリアガスで搬送されるＴＭＧガスとＡｓＨ，ガ
スとのみを供給する。このときサセプタ２の温度は６２
０℃〜７５０℃（好ましくは７２０℃）に選ばれる。こ
のようにすれば、第１１図（３）に示すように、介在層
２７上にＧａＡｓ結晶層２６が所望の層厚で形成される
。

このようにして、上述したようにシリコン基板３上にＧ
ａＡｓ化合物半導体結晶層２６を形成するに当たって、
格子定数の相違に基づく転位が格段に抑制された半導体
素子を形成することができる。

本発明の他の実施例として、介在層を形成する材料とし
て、ＧａＡｓｘＰ＋＝８に代えて、少なくとも一部分を
ｋｌ　ｙＧａ＋−ｙ　Ａｓを、変数ｙが１からＯへ変化
するように形成してもよい、このとき、初期膜２９上に
はＡｌＡｓが、成長終了時にはＧａＡｓが形成される。

このようにして、転位が格段に抑制された高品質な半導
体素子３１が得られる。すなわち、ＰＮ接合の少数キャ
リアの寿命は、内部応力の大きさに正に相関するからで
ある。

またＧａＡｓ結晶層２６の大きさは平面視の隣接する２
つの縁辺の長さの和が約１５０μｍ以下に選ばれるが、
その下限値は上記長さの和がたとえば約１μｍ以上に選
ばれる。すなわち、透孔３２中のＧａＡｓ結晶層２６の
結晶性（ＥＤＰ）は、その周縁部はど悪く、中心部に近
づくと改善されていることが確認されている。したがっ
て透孔３２の大きさが過小であると、透孔３２を形成す
る被膜層３３の内壁の影響がＧ　ａ　Ａ　ｓ結晶層２６
全体に波及し、全体の結晶性を劣化させるからである。

以上のように本実施例では、Ｇ　ａ　Ａ　ｓに比べ強度
が高く安価なＳＬ基板３上に、高品質のＬＥＤアレイヘ
ッド３１を構成できるようにした。また、本件のへテロ
エビ層の結晶性（ＥＰＤ）は５×１０４〜ｌＸ１０’ｃ
ｒロー２程度であることが確認された。これはへテロ構
造では充分実用に供することができる結晶性である。ま
た２層４３およびｒ１層４４．４５などはシリコン基板
にモノリシリンクに形成されており、ＭＯＣＶＤ法にお
ける雰囲気温度では熱による破壊を受けることはない。

本発明は前記ＭＯＣＶＤ法に限らず、分子線ＣＶＤ法に
て実現されてもよい。また被覆１１３３は、Ｓｉｎ、や
ＡＩＮなど、他の電気絶縁性材料でもよい、また上記変
数ｘ、ｙは０から１に変化するに限らず、０と１との間
の任意の数値間で変化してもよい、透孔３２の形状は任
意の矩形でもよい。

発明の効果 以上のように本発明に従えば、半導体基板上の複数の半
導体発光素子に輝度のばらつきが存在する場合であって
も、その駆動時には制御手段によって各半導体発光素子
は発光量が一定となるように制御される。したがって半
導体発光素子の輝度に関して選別作業を行う必要はなく
、またその輝度のばらつきの程度によって半導体発光素
子の配列順を選択するなどの作業も不必要となる。この
ようにして製造作業が格段に簡略化されるとともに、各
半導体発光素子は一定光量をそれぞれ発生するので、高
品質の半導体発光装置が提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例のＬＥＤアレイヘッド３１の
断面図、第２図はＬＥＤアレイヘッド３１の平面図、第
３図はＬＥＤアレイヘッド３１の一部分の等価回路図、
第４図は半導体素子３１の断面図、第５図は半導体素子
３１の製造工程を示す断面図、第６図は本件実施例の効
果を説明するグラフ、第７図はＭＯＣＶＤ装置の構成を
示すブロック図、第８図は半導体素子２８の断面図、第
９図および第１０図は半導体素子２８を製造する工程を
説明するグラフ、第１１図は半導体素子２８を製造する
工程を説明する断面図である。 ３・・・シリコン基板、１６・・・Ｇ　ａ　Ａ　ｓ結晶
層、２７・・・介在層、２８・・・半導体素子、３１・
・・ＬＥＤアレイヘッド、３２・・・透孔、３３・・・
被覆層、３９ＬＥＤ、４３・・・２層、４４・・駆動回
路代理人　　弁理士　西教　圭一部 図面の浄書（内容に変更なしン 第 図 第 図 第 ３図 第 図 第 図 第 図 第１１図 第１０図 月↑クリ 手続補正書（方式） ％式％ １、事件の表示 特願昭６３　３０４９６３ ２、発明の名称 半導体発光装置 ３、補正をする者 事件との関係　　出願人 住所 名称　（６６３）京セラ株式会社 代表者 ４、代理人 住　所　大阪市西区西本町１丁目１３番３８号　新興産
ビル国装置ＥＸ　０５２５−５９８５　１ＮＴＡＰＴ　
　Ｊ国際ＦＡＸ　ＧＩＩｌ＆ＧＩＩ　（０６）５３８−
０２４７６、補正の対象 図　　面 ７、補正の内容 図面の浄書（内容に変更なし）。

Claims (1)

1. 【特許請求の範囲】 半導体基板上に形成された複数の半導体発光素子と、 半導体基板において各半導体発光素子からの光を個別に
   受光できる位置に形成され、受光量に対応したレベルの
   出力を導出する複数の受光素子と半導体基板にモノリシ
   ックに形成され、各受光素子の出力に応答して、各受光
   素子に対応する半導体発光素子の駆動電力を、半導体発
   光素子の発光量が一定となるように制御する制御手段と
   を含むことを特徴とする半導体発光装置。