JPH02151094A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH02151094A JPH02151094A JP30541188A JP30541188A JPH02151094A JP H02151094 A JPH02151094 A JP H02151094A JP 30541188 A JP30541188 A JP 30541188A JP 30541188 A JP30541188 A JP 30541188A JP H02151094 A JPH02151094 A JP H02151094A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- waveguide
- layer
- laser element
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は光学素子等と組合せてモジュールを構成するた
めの半導体レーザ装置に関する。
めの半導体レーザ装置に関する。
（従来の技術）
半導体レーザ素子は、半導体レーザモジュールを構成す
るために、コリメートレンズや光ファイバ等の光学素子
と結合されて用いられる。このようなモジュールに於て
は、半導体レーザ素子から出射されるビームを効率よく
光ファイバに取り込ませることが重要である。従来より
、半導体レーザ素子と光ファイバとの結合は１次のよう
にして行われている。まず、半導体レーザ素子が半田に
よりヒートシンクに固定され、さらにヒートシンクは支
持体に固定される。次に半導体レーザ素子を発振させて
ビームを出射させ、これを光ファイバに取り込ませる。
るために、コリメートレンズや光ファイバ等の光学素子
と結合されて用いられる。このようなモジュールに於て
は、半導体レーザ素子から出射されるビームを効率よく
光ファイバに取り込ませることが重要である。従来より
、半導体レーザ素子と光ファイバとの結合は１次のよう
にして行われている。まず、半導体レーザ素子が半田に
よりヒートシンクに固定され、さらにヒートシンクは支
持体に固定される。次に半導体レーザ素子を発振させて
ビームを出射させ、これを光ファイバに取り込ませる。
取り込まれた光の強度をモニタしながら光の強度が最大
となるように光ファイバの位置が決められ、光ファイバ
が固定される。
となるように光ファイバの位置が決められ、光ファイバ
が固定される。
（発明が解決しようとする課題）
このように半導体レーザ素子を実際に発振させて、光フ
ァイバに入射する光をモニタしながら光ファイバの位置
を決めなければならないのは、半導体レーザ素子の光の
出射する位置を決めるための基準となるものが、半導体
レーザ素子自身にないためである。例えば、第６図に示
す埋め込みへテロ構造を有する半導体レーザ素子のよう
に、素子の基板側の面、成長層側の面のいずれもが平坦
である場合には、いずれの面をヒートシンクに接してモ
ジュールを作製しても上側の面は平坦となり１位置決め
の基準となるものが全くない。
ァイバに入射する光をモニタしながら光ファイバの位置
を決めなければならないのは、半導体レーザ素子の光の
出射する位置を決めるための基準となるものが、半導体
レーザ素子自身にないためである。例えば、第６図に示
す埋め込みへテロ構造を有する半導体レーザ素子のよう
に、素子の基板側の面、成長層側の面のいずれもが平坦
である場合には、いずれの面をヒートシンクに接してモ
ジュールを作製しても上側の面は平坦となり１位置決め
の基準となるものが全くない。
尚、この半導体レーザ素子に於いては、 ｎ−ＩｎＰ基
板ｌ上に形成されたｎ−ＩｎＰクラッド層２． ＩｎＧ
ａＡｓＰ活性Ｎ３．及びｐ−１ｎＰクラッド層４が、
ＦｅドープＩｎＰ電流阻止層５に埋め込まれ、さらにそ
の上からｐ−１ｎＧａＡｓＰキャップ層６が形成されて
いる。上述のように入射光をモニタしながら行う方法は
モジュールを製造する上で効率が悪く、改善が望まれて
いた。
板ｌ上に形成されたｎ−ＩｎＰクラッド層２． ＩｎＧ
ａＡｓＰ活性Ｎ３．及びｐ−１ｎＰクラッド層４が、
ＦｅドープＩｎＰ電流阻止層５に埋め込まれ、さらにそ
の上からｐ−１ｎＧａＡｓＰキャップ層６が形成されて
いる。上述のように入射光をモニタしながら行う方法は
モジュールを製造する上で効率が悪く、改善が望まれて
いた。
そこで本発明の目的は、半導体レーザ素子の導波路の位
置を容易に知り得る構造を有する半導体レーザ装置を提
供することである。
置を容易に知り得る構造を有する半導体レーザ装置を提
供することである。
（課題を解決するための手段）
本発明の半導体レーザ装置は、半導体レーザ素子部と導
波路指示部とを備え、該導波路指示部が該半導体レーザ
素子部の積層構造の一部と同一の積層構造を有しており
、そのことにより上記目的が達成される。
波路指示部とを備え、該導波路指示部が該半導体レーザ
素子部の積層構造の一部と同一の積層構造を有しており
、そのことにより上記目的が達成される。
（実施例）
本発明を実施例について以下に説明する。
第１図に本発明の半導体レーザ装置の第１の実施例を示
す。この半導体レーザ装置は、半導体レーザ素子部８．
及び導波路指示部９を有している。
す。この半導体レーザ装置は、半導体レーザ素子部８．
及び導波路指示部９を有している。
半導体レーザ素子８の構成は、第６図に示す通常の埋め
込みへテロ構造を有する半導体レーザ素子のそれと同様
であり、キャップ層６が半導体レーザ素子部８から横へ
延ばされている。この横へ延ばされたキャップ層６には
、導波路数支持部９が備えられる。導波路指示部９は、
半導体レーザ素子部８のキャップ層６から埋め込みへテ
ロ構造の活性層３ａまでの積層構造と同一の構造を有し
ている。
込みへテロ構造を有する半導体レーザ素子のそれと同様
であり、キャップ層６が半導体レーザ素子部８から横へ
延ばされている。この横へ延ばされたキャップ層６には
、導波路数支持部９が備えられる。導波路指示部９は、
半導体レーザ素子部８のキャップ層６から埋め込みへテ
ロ構造の活性層３ａまでの積層構造と同一の構造を有し
ている。
第１図の半導体レーザ装置の製造法を第２図に従って説
明する。第２図（ａ）に示すように、ｎＩｎＰ基板１上
に順次、 ｎ−１ｎＰクラッドＪｉ１２．ＩｎＧａＡｓ
Ｐ活性層３． ｐ−１ｎＰクラッド層４がエピタキシャ
ル成長によって形成される。その上にＳｉＯ□膜７が堆
積される。次に゛レーザ発振に寄与するストライプ領域
及び後に導波路指示部９となる領域をメサ状に残して、
フォトリソグラフィ及びエツチングにより、クラッド層
４から基板１に達する部分が除去される（第２図（ｂ）
）。次に、残された５ｉ０２膜７ａ及び７ｂをマスクと
して、エツチングによって除去された部分に選択的にＦ
ｅドープＩｎＰ電極阻止層５がエピタキシャル成長によ
って形成される。（第２図（Ｃ））。電流阻止層５とし
て。
明する。第２図（ａ）に示すように、ｎＩｎＰ基板１上
に順次、 ｎ−１ｎＰクラッドＪｉ１２．ＩｎＧａＡｓ
Ｐ活性層３． ｐ−１ｎＰクラッド層４がエピタキシャ
ル成長によって形成される。その上にＳｉＯ□膜７が堆
積される。次に゛レーザ発振に寄与するストライプ領域
及び後に導波路指示部９となる領域をメサ状に残して、
フォトリソグラフィ及びエツチングにより、クラッド層
４から基板１に達する部分が除去される（第２図（ｂ）
）。次に、残された５ｉ０２膜７ａ及び７ｂをマスクと
して、エツチングによって除去された部分に選択的にＦ
ｅドープＩｎＰ電極阻止層５がエピタキシャル成長によ
って形成される。（第２図（Ｃ））。電流阻止層５とし
て。
ｐ−ＩｎＰとｎ−ＩｎＰとを連続して成長させたｐ−ｎ
接合を用いてもよく、この場合には逆バイアスを利用す
ることになる。次に５ｉＱｚ膜７ａおよび７ｂが除去さ
れた後、 ｐ−ＩｎＧａＡｓＰキャｙプ層６が、 ｐ−
１ｎＰクラッド層４ａ、４ｂ及び電流阻止層５の上全体
に亘って、エピタキシャル成長によって形成される（第
２図（ｄ））。次に、導波路指示部を露出させるため、
ｎ−ＩｎＰ層２ ｂ、 ＩｎＧａＡｓＰ層３ｂ。
接合を用いてもよく、この場合には逆バイアスを利用す
ることになる。次に５ｉＱｚ膜７ａおよび７ｂが除去さ
れた後、 ｐ−ＩｎＧａＡｓＰキャｙプ層６が、 ｐ−
１ｎＰクラッド層４ａ、４ｂ及び電流阻止層５の上全体
に亘って、エピタキシャル成長によって形成される（第
２図（ｄ））。次に、導波路指示部を露出させるため、
ｎ−ＩｎＰ層２ ｂ、 ＩｎＧａＡｓＰ層３ｂ。
及びｐ−ＩｎＰ層４ｂの存在する部分が、 ＩｎＰのみ
をエツチングするエラチャツト１例えばＨＣＩ／ＴｏＰ
Ｏ４によって選択的にエツチングされる。このエツチン
グによってｎ−１ｎＰ基板１．ｎ−ＩｎＰ層２ｂ、 Ｆ
ｅドープＩｎＰ電流阻止層５が除かれ、メサ状の導波路
指示部９が露出される（第１図）。
をエツチングするエラチャツト１例えばＨＣＩ／ＴｏＰ
Ｏ４によって選択的にエツチングされる。このエツチン
グによってｎ−１ｎＰ基板１．ｎ−ＩｎＰ層２ｂ、 Ｆ
ｅドープＩｎＰ電流阻止層５が除かれ、メサ状の導波路
指示部９が露出される（第１図）。
以上のようにして製造された半導体レーザ装置は、成長
層側が平坦であるため、キャップ層６とヒートシンクと
が接するように半田で固定して放熱効果を高めることが
できる。このようにキャップ層６を下にして固定される
と、導波路指示部９が上向きとなるので、これを基準と
して光学素子の位置を容易に決めることができる。
層側が平坦であるため、キャップ層６とヒートシンクと
が接するように半田で固定して放熱効果を高めることが
できる。このようにキャップ層６を下にして固定される
と、導波路指示部９が上向きとなるので、これを基準と
して光学素子の位置を容易に決めることができる。
第３図は、導波路指示部９が基板１上に形成された本発
明の第２の実施例を示す図である。第３図の半導体レー
ザ装置は基板１側をヒートシンクに接して半田で固定さ
れることにより、導波路指示部９が上向きとなるので、
これを基準として光学素子の位置を容易に決めることが
できる。
明の第２の実施例を示す図である。第３図の半導体レー
ザ装置は基板１側をヒートシンクに接して半田で固定さ
れることにより、導波路指示部９が上向きとなるので、
これを基準として光学素子の位置を容易に決めることが
できる。
第４図は本発明の第３の実施例を示す図である。
本実施例では、半導体レーザ素子部はＶＳＩＳ（ＬＣｈ
ａｎｎｅｌｅｄ ５ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５
ｔｒｉｐｅ）構造を有している。ｐ−ＧａＡｓ基板１１
上にｎ−ＧａＡｓ電流阻止層１２がエピタキシャル成長
によって形成され、フォトリソグラフィ及びエツチング
により、■字型の溝１７ａ。
ａｎｎｅｌｅｄ ５ｕｂｓｔｒａｔｅ Ｉｎｎｅｒ ５
ｔｒｉｐｅ）構造を有している。ｐ−ＧａＡｓ基板１１
上にｎ−ＧａＡｓ電流阻止層１２がエピタキシャル成長
によって形成され、フォトリソグラフィ及びエツチング
により、■字型の溝１７ａ。
及び１７ｂが形成される。１７ａは半導体レーザ素子部
８の電流狭窄のためのストライプであり、１７ｂは後に
導波路指示部９として露出される部分である。次にｐ−
ＧａＡｌＡｓクラッド層１３． ｎ−ＧａＡｌＡｓ活性
層１４．１−にａＡＩＡｓ、クラッド層１５．及びｎ−
ＧａＡｓキ’ｐツブ層１６が順次エピタキシャル成長に
よって形成される。そして、導波路指示部９を露出させ
るために、Ｖ字溝１７ｂの存在する部分が、 ＧａＡｓ
のみをエツチングするエッチャント、例えばＮＨａ／Ｈ
ｚＯ□／Ｈ２０により選択的にエツチングされる。この
エツチングによってｐ−ＧａＡｓ基板１１及びｎ−Ｇａ
Ａｓ層１２が除去されｖ字溝１７ｂが山型の突起部とな
って導波路指示部９が露出される。
８の電流狭窄のためのストライプであり、１７ｂは後に
導波路指示部９として露出される部分である。次にｐ−
ＧａＡｌＡｓクラッド層１３． ｎ−ＧａＡｌＡｓ活性
層１４．１−にａＡＩＡｓ、クラッド層１５．及びｎ−
ＧａＡｓキ’ｐツブ層１６が順次エピタキシャル成長に
よって形成される。そして、導波路指示部９を露出させ
るために、Ｖ字溝１７ｂの存在する部分が、 ＧａＡｓ
のみをエツチングするエッチャント、例えばＮＨａ／Ｈ
ｚＯ□／Ｈ２０により選択的にエツチングされる。この
エツチングによってｐ−ＧａＡｓ基板１１及びｎ−Ｇａ
Ａｓ層１２が除去されｖ字溝１７ｂが山型の突起部とな
って導波路指示部９が露出される。
第５図は本発明の第４の実施例を示す図である。
本実施例では、導波路指示部９が光ファイバの支持台と
して形成されている。本実施例の、半導体レーザ素子部
８は、第４図の半導体レーザ素子部８と同じ構成を有し
ている。導波路指示部９は。
して形成されている。本実施例の、半導体レーザ素子部
８は、第４図の半導体レーザ素子部８と同じ構成を有し
ている。導波路指示部９は。
レーザ光の出射する端面に接して設けられ、半導体レー
ザ素子部８に備えられたｖ字溝１７ａよりも深いＶ字溝
１８を有している。Ｖ字溝１８の形状及び大きさは光フ
ァイバを支持するのに適する形状となっている。本実施
例の半導体レーザ装置は１次のようにして製造される。
ザ素子部８に備えられたｖ字溝１７ａよりも深いＶ字溝
１８を有している。Ｖ字溝１８の形状及び大きさは光フ
ァイバを支持するのに適する形状となっている。本実施
例の半導体レーザ装置は１次のようにして製造される。
ｐ−ＧａＡｓ基板１１上にｎ−ＧａＡｓ電流阻止層１２
がエピタキシャル成長によって形成され、フォトリソグ
ラフィとエツチングにより。
がエピタキシャル成長によって形成され、フォトリソグ
ラフィとエツチングにより。
７字溝が基板１１の全長に亘って同一幅で形成される。
この溝は、半導体レーザ素子部８では電流狭窄のための
ｖ字溝１７ａとなり、導波路支持部９では光ファイバを
支持する溝１８を形成するための基準となる。次にｐ−
ＧａＡｌＡｓクラッド層１３． ｎ−ＧａＡｌＡｓ活性
層１４．ｎ−ＧａＡｌＡｓクラッド層１５．及びｎ−Ｇ
ａＡｓキャップ層１６が順次エピタキシャル成長によっ
て形成される。導波路指示部９を形成するため、フォト
リソグラフィとエツチングにより、 ｎ−ＧａＡｓ層１
６゜ｎ−ＧａＡｌＡｓ層１５． ｎ−ＧａＡｌＡｓ層１
４．及びｐ−ＧａＡｌＡｓ層１３の導波路指示部９に相
当する部分が順次除去される。この工程は、 ＧａＡｓ
のみの工・ンチングとＧａＡｌＡｓのみのエツチングが
交互に繰り返して行われる。
ｖ字溝１７ａとなり、導波路支持部９では光ファイバを
支持する溝１８を形成するための基準となる。次にｐ−
ＧａＡｌＡｓクラッド層１３． ｎ−ＧａＡｌＡｓ活性
層１４．ｎ−ＧａＡｌＡｓクラッド層１５．及びｎ−Ｇ
ａＡｓキャップ層１６が順次エピタキシャル成長によっ
て形成される。導波路指示部９を形成するため、フォト
リソグラフィとエツチングにより、 ｎ−ＧａＡｓ層１
６゜ｎ−ＧａＡｌＡｓ層１５． ｎ−ＧａＡｌＡｓ層１
４．及びｐ−ＧａＡｌＡｓ層１３の導波路指示部９に相
当する部分が順次除去される。この工程は、 ＧａＡｓ
のみの工・ンチングとＧａＡｌＡｓのみのエツチングが
交互に繰り返して行われる。
ＧａＡｓのみをエツチングするエッチャントとしては例
えばＮＨ３／Ｈ２Ｏ２／８２０． ＧａＡｌＡｓのみを
エツチングするエッチャントとしては例えばフッ化水素
が用いられる。ｐ−ＧａＡｌＡｓ層１３が除去された後
１表面に露出した７字溝を基準としてフォトリソグラフ
ィとエツチングにより、光ファイバを支持するための深
い７字状の光ファイ支持溝１８が形成される。
えばＮＨ３／Ｈ２Ｏ２／８２０． ＧａＡｌＡｓのみを
エツチングするエッチャントとしては例えばフッ化水素
が用いられる。ｐ−ＧａＡｌＡｓ層１３が除去された後
１表面に露出した７字溝を基準としてフォトリソグラフ
ィとエツチングにより、光ファイバを支持するための深
い７字状の光ファイ支持溝１８が形成される。
この光フアイバ支持溝１８の深さは、光ファイバのコア
とレーザ光の出射する位置が一致するように決められる
。以上のようにして製造された半導体レーザ装置は光フ
アイバ支持溝１８に光ファイバを載せた後、半導体レー
ザ素子部８の出射端面との距離を調整するだけで容易に
光ファイバを結合することができる。
とレーザ光の出射する位置が一致するように決められる
。以上のようにして製造された半導体レーザ装置は光フ
アイバ支持溝１８に光ファイバを載せた後、半導体レー
ザ素子部８の出射端面との距離を調整するだけで容易に
光ファイバを結合することができる。
（発明の効果）
本発明の半導体レーザ装置は導波路指示部を基準として
導波路の位置を容易に知ることができ。
導波路の位置を容易に知ることができ。
コリメートレンズや光ファイバ等の光学素子の適正な位
置を容易に決めることができる。
置を容易に決めることができる。
４ の なｉ′■
第１図は本発明の半導体レーザ装置の第１の実施例を示
す図、第２図（ａ）〜（ｄ）は第１図の半導体レーザ装
置の製造方法を示す図、第３図〜第５図はそれぞれ本発
明の半導体レーザ装置の第２〜第４の実施例を示す図、
第６図は従来の半導体レーザ素子の一例を示す図である
。
す図、第２図（ａ）〜（ｄ）は第１図の半導体レーザ装
置の製造方法を示す図、第３図〜第５図はそれぞれ本発
明の半導体レーザ装置の第２〜第４の実施例を示す図、
第６図は従来の半導体レーザ素子の一例を示す図である
。
１ ａ−ｎ−１ｎＰ基板＋ ３ ａ ＝４ｎＧａＡｓ
Ｐ活性層、５・・・Ｆｅ ドープＩｎＰ電流阻止層、
６−ｐ−１ｎＧａＡｓＰキャップ層、８・・・半導体
レーザ素子部、９・・・導波路指示部＋ １１・・・ｐ
−ＧａＡ３基板、 １２・−・ｎ−ＧａＡｓ電極阻止層
、 １３・・・ｐ−ＧａＡｌＡｓクラッド層＋ １４−
ｎ−ＧａＡｌＡｓ活性層＋ １５−ｎ−ＧａＡｌＡｓク
ラッド層、 １６・・・ｎ−ＧａＡｓキャップ層、１７
ａ・・・７字溝、１８・・・光フアイバ支持溝。
Ｐ活性層、５・・・Ｆｅ ドープＩｎＰ電流阻止層、
６−ｐ−１ｎＧａＡｓＰキャップ層、８・・・半導体
レーザ素子部、９・・・導波路指示部＋ １１・・・ｐ
−ＧａＡ３基板、 １２・−・ｎ−ＧａＡｓ電極阻止層
、 １３・・・ｐ−ＧａＡｌＡｓクラッド層＋ １４−
ｎ−ＧａＡｌＡｓ活性層＋ １５−ｎ−ＧａＡｌＡｓク
ラッド層、 １６・・・ｎ−ＧａＡｓキャップ層、１７
ａ・・・７字溝、１８・・・光フアイバ支持溝。
以上
Claims (1)
- １、半導体レーザ素子部と導波路指示部とを備え、該導
波路指示部が該半導体レーザ素子部の積層構造の一部と
同一の積層構造を有する半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305411A JPH06103779B2 (ja) | 1988-12-01 | 1988-12-01 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63305411A JPH06103779B2 (ja) | 1988-12-01 | 1988-12-01 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02151094A true JPH02151094A (ja) | 1990-06-11 |
| JPH06103779B2 JPH06103779B2 (ja) | 1994-12-14 |
Family
ID=17944809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63305411A Expired - Fee Related JPH06103779B2 (ja) | 1988-12-01 | 1988-12-01 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103779B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110082A (en) * | 1979-02-19 | 1980-08-25 | Fujitsu Ltd | Semiconductor light emitting device |
| JPS6179556U (ja) * | 1984-10-29 | 1986-05-27 |
-
1988
- 1988-12-01 JP JP63305411A patent/JPH06103779B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110082A (en) * | 1979-02-19 | 1980-08-25 | Fujitsu Ltd | Semiconductor light emitting device |
| JPS6179556U (ja) * | 1984-10-29 | 1986-05-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103779B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0453116B2 (ja) | ||
| EP0310019B1 (en) | Light-emitting diode and method for fabricating the same | |
| JP4799847B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS60788A (ja) | 光集積回路およびその製造方法 | |
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JPS59152683A (ja) | 面発光半導体レ−ザ | |
| JPH06103779B2 (ja) | 半導体レーザ装置 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JPS6358390B2 (ja) | ||
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JPH09331108A (ja) | 光学素子及びその製造方法 | |
| JPS6342874B2 (ja) | ||
| JPH09214026A (ja) | 光半導体装置とその製造方法 | |
| JPS58192394A (ja) | 半導体レ−ザ装置 | |
| JPS6119187A (ja) | 光集積回路素子 | |
| JPS5864084A (ja) | 半導体レ−ザ | |
| JPS5840881A (ja) | 埋め込みヘテロ構造半導体レ−ザ・フオトダイオ−ド光集積化素子の製造方法 | |
| JPS6358388B2 (ja) | ||
| JPH02153578A (ja) | 発光ダイオード | |
| JPS5864086A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH11233880A (ja) | 半導体レーザ装置 | |
| JPH07122813A (ja) | 半導体レーザの製造方法 | |
| JPS61102085A (ja) | 分布帰還型半導体レ−ザの製造方法 | |
| JPS6212182A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |