JPH11233880A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH11233880A JPH11233880A JP3486998A JP3486998A JPH11233880A JP H11233880 A JPH11233880 A JP H11233880A JP 3486998 A JP3486998 A JP 3486998A JP 3486998 A JP3486998 A JP 3486998A JP H11233880 A JPH11233880 A JP H11233880A
- Authority
- JP
- Japan
- Prior art keywords
- laser device
- semiconductor laser
- mode
- mfc
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 モード・フィールド変換器を備え、低しきい
値で、かつ発光効率が高く、しかも選択成長法を適用し
て作製できる半導体レーザ装置を提供する。 【解決手段】 本半導体レーザ装置４０は、レーザ素子
４２と、レーザ素子から出射したレーザ光のスポットサ
イズを変換するモード・フィールド変換器４４とを共通
基板１１上に隣接して集積した半導体レーザ装置であ
る。モード・フィールド変換器が、モード・フィールド
変換器下部の共通基板１１内、又は共通基板上に形成さ
れたモード・フィールド変換器の積層膜内に電流ブロッ
キング構造４６を備えている。
値で、かつ発光効率が高く、しかも選択成長法を適用し
て作製できる半導体レーザ装置を提供する。 【解決手段】 本半導体レーザ装置４０は、レーザ素子
４２と、レーザ素子から出射したレーザ光のスポットサ
イズを変換するモード・フィールド変換器４４とを共通
基板１１上に隣接して集積した半導体レーザ装置であ
る。モード・フィールド変換器が、モード・フィールド
変換器下部の共通基板１１内、又は共通基板上に形成さ
れたモード・フィールド変換器の積層膜内に電流ブロッ
キング構造４６を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザ素子とモー
ド・フィールド変換器とを共通基板上に集積した半導体
レーザ装置に関し、更に詳細には、低しきい値で高い発
光効率で発光する半導体レーザ装置に関するものであ
る。
ド・フィールド変換器とを共通基板上に集積した半導体
レーザ装置に関し、更に詳細には、低しきい値で高い発
光効率で発光する半導体レーザ装置に関するものであ
る。
【０００２】
【従来の技術】レーザ素子とモード・フィールド変換器
（Mode Field Conventer：以下、ＭＦＣと言う）とを共
通基板上に集積した半導体レーザ装置は、ＭＦＣの機能
により円形の発光パターンで狭出射ビームを得ることが
できる利点を有しているので、光通信システムの分野で
多用されつつある。
（Mode Field Conventer：以下、ＭＦＣと言う）とを共
通基板上に集積した半導体レーザ装置は、ＭＦＣの機能
により円形の発光パターンで狭出射ビームを得ることが
できる利点を有しているので、光通信システムの分野で
多用されつつある。
【０００３】ここで、図６を参照して、ＭＦＣ付きの従
来のＩｎＰ系半導体レーザ装置の構成を説明する。図６
は従来のＭＦＣ付き半導体レーザ装置の光の進行方向、
即ちレーザ発振共振器方向の層構造を示す模式的断面図
である。図７（ａ）及び（ｂ）は、それぞれ、レーザ発
振共振器方向に直交する断面で見た、従来のＭＦＣ付き
半導体レーザ装置のレーザ部及びＭＦＣ部の層構造を示
す模式的断面図である。ＩｎＰ系の従来のＭＦＣ付き半
導体レーザ装置１０（以下、簡単にレーザ装置１０と言
う）は、図６に示すように、ｎ−ＩｎＰ基板１１上にそ
れぞれ形成された、共振器長約３００μm のレーザ部１
２と、光の進行方向にレーザ部１２に隣接して設けられ
た長さ約２００μm のＭＦＣ部１３とから構成されてい
る。レーザ装置１０のレーザ部１２は、図６に示すよう
に、光の進行方向に沿った断面で見て、ｎ−ＩｎＰ基板
１１と、ｎ−ＩｎＰ基板１１上に順次成膜された、ｎ−
ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
Ｐ・ＳＣＨ−ＭＱＷ活性層１６、ｐ−ＩｎＰクラッド層
１８、ｐ−ＩｎＰ上部クラッド層１９、及び、ｐ−Ｉｎ
Ｇa Ａs コンタクト層２０のダブルヘテロ接合積層構造
を備え、ダブルヘテロ接合積層構造上に電流注入用とし
て成膜されたＳｉＯ2 膜２６（図７参照）を有する。更
に、レーザ装置１０は、電極として、ＳｉＯ2 膜２６の
開口２７内（図７（ａ）参照）を介してコンタクト層２
０に接するｐ側電極２２、及び基板１１の裏面にｎ側電
極２４を備えている。また、ＭＦＣ部１３は、光の進行
方向に沿った断面で見て、図６に示すように、レーザ部
１２に連続するｎ−ＩｎＰ基板１１と、それぞれレーザ
部１０の各層に連続し、かつ層厚がレーザ部１０より薄
い層からなるダブルヘテロ接合積層構造と、電流注入用
として積層構造上に成膜されたＳｉＯ2 膜２６と、Ｓｉ
Ｏ2 膜２６上にｐ側電極２２、及び基板１１の裏面にｎ
側電極２４を備えている。ｐ側電極２２及びｎ側電極２
４もレーザ部１２のｐ側電極２２及びｎ側電極２４にそ
れぞれ連続している。
来のＩｎＰ系半導体レーザ装置の構成を説明する。図６
は従来のＭＦＣ付き半導体レーザ装置の光の進行方向、
即ちレーザ発振共振器方向の層構造を示す模式的断面図
である。図７（ａ）及び（ｂ）は、それぞれ、レーザ発
振共振器方向に直交する断面で見た、従来のＭＦＣ付き
半導体レーザ装置のレーザ部及びＭＦＣ部の層構造を示
す模式的断面図である。ＩｎＰ系の従来のＭＦＣ付き半
導体レーザ装置１０（以下、簡単にレーザ装置１０と言
う）は、図６に示すように、ｎ−ＩｎＰ基板１１上にそ
れぞれ形成された、共振器長約３００μm のレーザ部１
２と、光の進行方向にレーザ部１２に隣接して設けられ
た長さ約２００μm のＭＦＣ部１３とから構成されてい
る。レーザ装置１０のレーザ部１２は、図６に示すよう
に、光の進行方向に沿った断面で見て、ｎ−ＩｎＰ基板
１１と、ｎ−ＩｎＰ基板１１上に順次成膜された、ｎ−
ＩｎＰクラッド層１４、ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
Ｐ・ＳＣＨ−ＭＱＷ活性層１６、ｐ−ＩｎＰクラッド層
１８、ｐ−ＩｎＰ上部クラッド層１９、及び、ｐ−Ｉｎ
Ｇa Ａs コンタクト層２０のダブルヘテロ接合積層構造
を備え、ダブルヘテロ接合積層構造上に電流注入用とし
て成膜されたＳｉＯ2 膜２６（図７参照）を有する。更
に、レーザ装置１０は、電極として、ＳｉＯ2 膜２６の
開口２７内（図７（ａ）参照）を介してコンタクト層２
０に接するｐ側電極２２、及び基板１１の裏面にｎ側電
極２４を備えている。また、ＭＦＣ部１３は、光の進行
方向に沿った断面で見て、図６に示すように、レーザ部
１２に連続するｎ−ＩｎＰ基板１１と、それぞれレーザ
部１０の各層に連続し、かつ層厚がレーザ部１０より薄
い層からなるダブルヘテロ接合積層構造と、電流注入用
として積層構造上に成膜されたＳｉＯ2 膜２６と、Ｓｉ
Ｏ2 膜２６上にｐ側電極２２、及び基板１１の裏面にｎ
側電極２４を備えている。ｐ側電極２２及びｎ側電極２
４もレーザ部１２のｐ側電極２２及びｎ側電極２４にそ
れぞれ連続している。
【０００４】光の進行方向に直交する断面では、レーザ
部１２及びＭＦＣ部１３のダブルヘテロ接合積層構造
は、それぞれ、図７（ａ）及び（ｂ）に示すように、両
側面でｐ−ＩｎＰ層２８及びｎ−ＩｎＰ層３０からなる
電流ブロッキング層で埋め込まれたメサストライプ状に
形成されている。
部１２及びＭＦＣ部１３のダブルヘテロ接合積層構造
は、それぞれ、図７（ａ）及び（ｂ）に示すように、両
側面でｐ−ＩｎＰ層２８及びｎ−ＩｎＰ層３０からなる
電流ブロッキング層で埋め込まれたメサストライプ状に
形成されている。
【０００５】レーザ装置１０を作製するには、通常、プ
ロセスの簡略化のために、減圧ＭＯＣＶＤプロセスによ
る選択領域成長法が用いられる。次に、図８から図１０
を参照して、上述した従来のレーザ装置１０の作製方法
を説明する。図８は選択成長用マスクのパターンを示す
図、図９（ａ）及び（ｂ）と図１０（ａ）及び（ｂ）
は、それぞれ、レーザ装置１０を作製する際のレーザ部
１２及びＭＦＣ部１３の工程毎の層構造を示す断面図で
ある。 （１）先ず、プラズマＣＶＤ法により、基板１１上にＳ
ｉＯ2 膜（図示せず）を堆積、成膜する。次に、フォト
リソグラフィ及びＢＨＦ（バッファードフッ酸）エッチ
ングにより、ＳｉＯ2 膜を図８に示すような所定のパタ
ーンにパターニングしてＳｉＯ2 膜マスク３２を選択成
長用のマスクとして形成する。ＳｉＯ2 膜マスク３２
は、一つのパターン３３が幅Ｗ（Ｘ方向）６０μm ×長
さＬ（Ｙ方向）６００μm であって、多数のパターン３
３がＸ方向に１０μm の間隔ｄ1 、Ｙ方向に４００μm
の間隔ｄ2 で配列されている。レーザ部１２及びＭＦＣ
部１３が、それぞれ、パターン３３で挟まれた間隔ｄ1
の斜線領域３４及び間隔ｄ2 の白抜き領域３５に形成さ
れる。 （２）次に、選択成長用マスク３２を使い、選択成長用
マスク３２から露出した基板１１の露出領域上にのみ、
減圧ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰクラッド層
１４、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ・ＳＣＨ−ＭＱ
Ｗ活性層１６、及び、ｐ−ＩｎＰクラッド層１８を選択
的にエピタキシャル成長させ、ダブルヘテロ接合積層構
造を形成する。ＳｉＯ2 膜マスク３２を使った選択成長
法では、ＳｉＯ2 膜マスク３２のパターン３３で挟まれ
た領域３４、即ち図８の斜線部分では、図９（ａ）に示
すように、積層構造の各層１４、１６、１８の膜厚が厚
くなる。逆に、ＳｉＯ2 膜マスク３２で挟まれていない
領域３５、即ち図８の白地部分では、図９（ｂ）に示す
ように、積層構造の各層１４、１６、１８の膜厚が薄く
なっている。
ロセスの簡略化のために、減圧ＭＯＣＶＤプロセスによ
る選択領域成長法が用いられる。次に、図８から図１０
を参照して、上述した従来のレーザ装置１０の作製方法
を説明する。図８は選択成長用マスクのパターンを示す
図、図９（ａ）及び（ｂ）と図１０（ａ）及び（ｂ）
は、それぞれ、レーザ装置１０を作製する際のレーザ部
１２及びＭＦＣ部１３の工程毎の層構造を示す断面図で
ある。 （１）先ず、プラズマＣＶＤ法により、基板１１上にＳ
ｉＯ2 膜（図示せず）を堆積、成膜する。次に、フォト
リソグラフィ及びＢＨＦ（バッファードフッ酸）エッチ
ングにより、ＳｉＯ2 膜を図８に示すような所定のパタ
ーンにパターニングしてＳｉＯ2 膜マスク３２を選択成
長用のマスクとして形成する。ＳｉＯ2 膜マスク３２
は、一つのパターン３３が幅Ｗ（Ｘ方向）６０μm ×長
さＬ（Ｙ方向）６００μm であって、多数のパターン３
３がＸ方向に１０μm の間隔ｄ1 、Ｙ方向に４００μm
の間隔ｄ2 で配列されている。レーザ部１２及びＭＦＣ
部１３が、それぞれ、パターン３３で挟まれた間隔ｄ1
の斜線領域３４及び間隔ｄ2 の白抜き領域３５に形成さ
れる。 （２）次に、選択成長用マスク３２を使い、選択成長用
マスク３２から露出した基板１１の露出領域上にのみ、
減圧ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰクラッド層
１４、ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ・ＳＣＨ−ＭＱ
Ｗ活性層１６、及び、ｐ−ＩｎＰクラッド層１８を選択
的にエピタキシャル成長させ、ダブルヘテロ接合積層構
造を形成する。ＳｉＯ2 膜マスク３２を使った選択成長
法では、ＳｉＯ2 膜マスク３２のパターン３３で挟まれ
た領域３４、即ち図８の斜線部分では、図９（ａ）に示
すように、積層構造の各層１４、１６、１８の膜厚が厚
くなる。逆に、ＳｉＯ2 膜マスク３２で挟まれていない
領域３５、即ち図８の白地部分では、図９（ｂ）に示す
ように、積層構造の各層１４、１６、１８の膜厚が薄く
なっている。
【０００６】（３）次に、ＳｉＯ2 膜マスク３２をＢＨ
Ｆエッチングして除去した後、再びプラズマＣＶＤ法に
より、ＳｉＯ2 膜（図示せず）を堆積、成膜する。更
に、成膜したＳｉＯ2 膜をフォトリソグラフィ及びＢＨ
Ｆエッチングによりパターニングしたストライプ状のＳ
ｉＯ2 膜マスク３６を、図１０（ａ）及び（ｂ）に示す
ように、形成する。次いで、ＳｉＯ2 膜マスク３６をエ
ッチングマスクに使って、ブロムメタノールにより積層
構造をエッチングして、図１０（ａ）及び（ｂ）に示す
ように、幅１．５μｍ程度のメサストライプ構造を形成
する。続いて、再び、ＭＯＣＶＤ法により、メサストラ
イプ構造の両側面にのみｐ−ＩｎＰ層２８及びｎ−Ｉｎ
Ｐ層３０を積層して、電流ブロッキング層を形成する。
以上の処理により、図８に示す領域３４では、図１０
（ａ）に示すような層構造が形成され、一方、図８に示
す領域３５では、図１０（ｂ）に示すような層構造が形
成される。
Ｆエッチングして除去した後、再びプラズマＣＶＤ法に
より、ＳｉＯ2 膜（図示せず）を堆積、成膜する。更
に、成膜したＳｉＯ2 膜をフォトリソグラフィ及びＢＨ
Ｆエッチングによりパターニングしたストライプ状のＳ
ｉＯ2 膜マスク３６を、図１０（ａ）及び（ｂ）に示す
ように、形成する。次いで、ＳｉＯ2 膜マスク３６をエ
ッチングマスクに使って、ブロムメタノールにより積層
構造をエッチングして、図１０（ａ）及び（ｂ）に示す
ように、幅１．５μｍ程度のメサストライプ構造を形成
する。続いて、再び、ＭＯＣＶＤ法により、メサストラ
イプ構造の両側面にのみｐ−ＩｎＰ層２８及びｎ−Ｉｎ
Ｐ層３０を積層して、電流ブロッキング層を形成する。
以上の処理により、図８に示す領域３４では、図１０
（ａ）に示すような層構造が形成され、一方、図８に示
す領域３５では、図１０（ｂ）に示すような層構造が形
成される。
【０００７】（４）次いで、ＳｉＯ2 膜３６をＢＨＦに
よってエッチングして除去後、更に、基板全面に、ＭＯ
ＣＶＤ法により、ｐ−ＩｎＰ上部クラッド層１９及びｐ
−ＩｎＧａＡｓコンタクト層２０を成膜する。続いて、
フォトリソグラフィ及び酒石酸系エッチング液よるエッ
チングにて、ＭＦＣ部１３上のコンタクト層２０のみを
エッチング除去して、ＭＦＣ部１３の上部クラッド層１
９を露出させる。 （５）次に、プラズマＣＶＤ法によって、ＳｉＯ2 膜２
６を保護膜として基板全面に堆積、成膜し、続いてレー
ザ部１２に窓明けを行い電流注入用の開口２７（図７
（ａ）参照）を形成する。続いて、基板１１の裏面を研
磨して厚さ１００μｍ程度に加工した後、コンタクト層
２０及びＳｉＯ2 膜２６上の全面に電極金属を堆積して
ｐ側電極２２を形成し、また基板１１の裏面に電極金属
を堆積してｎ側電極２４を形成する。
よってエッチングして除去後、更に、基板全面に、ＭＯ
ＣＶＤ法により、ｐ−ＩｎＰ上部クラッド層１９及びｐ
−ＩｎＧａＡｓコンタクト層２０を成膜する。続いて、
フォトリソグラフィ及び酒石酸系エッチング液よるエッ
チングにて、ＭＦＣ部１３上のコンタクト層２０のみを
エッチング除去して、ＭＦＣ部１３の上部クラッド層１
９を露出させる。 （５）次に、プラズマＣＶＤ法によって、ＳｉＯ2 膜２
６を保護膜として基板全面に堆積、成膜し、続いてレー
ザ部１２に窓明けを行い電流注入用の開口２７（図７
（ａ）参照）を形成する。続いて、基板１１の裏面を研
磨して厚さ１００μｍ程度に加工した後、コンタクト層
２０及びＳｉＯ2 膜２６上の全面に電極金属を堆積して
ｐ側電極２２を形成し、また基板１１の裏面に電極金属
を堆積してｎ側電極２４を形成する。
【０００８】ＭＦＣ付きの上述した従来のレーザ装置１
０は、ＭＦＣ領域の膜厚がレーザ領域で積層された膜厚
に比べ薄くなっていることにより、光閉じ込め効果がＭ
ＦＣ領域で小さくなり、狭出射ビームが得られる。ま
た、ＭＦＣ領域のコア層（活性層）はレーザ光に対して
透明となっているため損失は小さくなっている。更に、
本レーザ装置１０の構成では、１回の結晶成長工程でレ
ーザ領域とＭＦＣ領域の双方の半導体層を同時に形成す
ることができるため、工程数の少ないプロセスによりレ
ーザ装置を作製することができる。
０は、ＭＦＣ領域の膜厚がレーザ領域で積層された膜厚
に比べ薄くなっていることにより、光閉じ込め効果がＭ
ＦＣ領域で小さくなり、狭出射ビームが得られる。ま
た、ＭＦＣ領域のコア層（活性層）はレーザ光に対して
透明となっているため損失は小さくなっている。更に、
本レーザ装置１０の構成では、１回の結晶成長工程でレ
ーザ領域とＭＦＣ領域の双方の半導体層を同時に形成す
ることができるため、工程数の少ないプロセスによりレ
ーザ装置を作製することができる。
【０００９】
【発明が解決しようとする課題】しかし、ＭＦＣ付きの
上述した従来の半導体レーザ装置では、レーザ領域のみ
に電流を注入しても、ＭＦＣ領域にまで電流が拡散し、
そのために、しきい値電流を低下させることが難しいと
いう問題があった。特に、電流の高注入時には、この現
象が顕著に現れ、発光効率の飽和が生じ、発光効率の向
上が難しいという問題があった。
上述した従来の半導体レーザ装置では、レーザ領域のみ
に電流を注入しても、ＭＦＣ領域にまで電流が拡散し、
そのために、しきい値電流を低下させることが難しいと
いう問題があった。特に、電流の高注入時には、この現
象が顕著に現れ、発光効率の飽和が生じ、発光効率の向
上が難しいという問題があった。
【００１０】そこで、本発明の目的は、モード・フィー
ルド変換器を備え、低しきい値で、かつ発光効率が高
く、しかも選択成長法を適用して作製できる半導体レー
ザ装置を提供することである。
ルド変換器を備え、低しきい値で、かつ発光効率が高
く、しかも選択成長法を適用して作製できる半導体レー
ザ装置を提供することである。
【００１１】
【課題を解決するための手段】本発明者は、ＭＦＣ付き
の従来の半導体レーザ装置が、図６から判るように、レ
ーザ発振共振器方向に電流狭窄機能を備えていないため
に、注入電流がＭＦＣ領域にまで拡散し、その結果、し
きい値電流を低下させ、また発光効率を高めることが難
しいことを見い出し、実験を重ねて本発明を完成するに
到った。
の従来の半導体レーザ装置が、図６から判るように、レ
ーザ発振共振器方向に電流狭窄機能を備えていないため
に、注入電流がＭＦＣ領域にまで拡散し、その結果、し
きい値電流を低下させ、また発光効率を高めることが難
しいことを見い出し、実験を重ねて本発明を完成するに
到った。
【００１２】上記目的を達成するために、得た知見に基
づき、本発明に係る半導体レーザ装置は、半導体レーザ
素子とモード・フィールド変換器とを共通基板上に隣接
して集積した半導体レーザ装置において、モード・フィ
ールド変換器が、モード・フィールド変換器下部の共通
基板内、又は共通基板上に形成されたモード・フィール
ド変換器の積層膜内に電流ブロッキング構造を備えてい
ることを特徴としている。
づき、本発明に係る半導体レーザ装置は、半導体レーザ
素子とモード・フィールド変換器とを共通基板上に隣接
して集積した半導体レーザ装置において、モード・フィ
ールド変換器が、モード・フィールド変換器下部の共通
基板内、又は共通基板上に形成されたモード・フィール
ド変換器の積層膜内に電流ブロッキング構造を備えてい
ることを特徴としている。
【００１３】電流ブロッキング構造は、高抵抗を示す半
導体層による電流ブロッキング構造でも良く、また、ｐ
ｎ接合による電流ブロッキング構造でも良い。本発明の
好適な実施態様では、電流ブロッキング構造が、モード
・フィールド変換器下部の共通基板内に拡散法により形
成された、共通基板の導電型とは反対の導電型の領域、
又はモード・フィールド変換器を構成する積層膜のいず
れかの半導体層内に拡散法により形成された、半導体層
の導電型とは反対の導電型の領域である。好適には、拡
散領域は、キャリア濃度が０．５〜１×１０18ｃｍ-3の
範囲にある。拡散法、例えば固相拡散法又は気相拡散法
によりｎ型基板又はｎ型半導体層にｐ型不純物を拡散さ
せてｐ型領域を形成することにより、ｐｎ接合の電流ブ
ロッキング構造を容易に形成することができる。また、
本発明の更に好適な実施態様では、電流注入領域を除い
た半導体レーザ素子の全域に、モード・フィールド変換
器に設けた電流ブロッキング構造の延長部を延在させる
ことにより、モード・フィールド変換器に加えてレーザ
素子の領域でも注入電流の拡散を防止できる。その結
果、しきい値電流が一層低下し、発光効率が向上する。
導体層による電流ブロッキング構造でも良く、また、ｐ
ｎ接合による電流ブロッキング構造でも良い。本発明の
好適な実施態様では、電流ブロッキング構造が、モード
・フィールド変換器下部の共通基板内に拡散法により形
成された、共通基板の導電型とは反対の導電型の領域、
又はモード・フィールド変換器を構成する積層膜のいず
れかの半導体層内に拡散法により形成された、半導体層
の導電型とは反対の導電型の領域である。好適には、拡
散領域は、キャリア濃度が０．５〜１×１０18ｃｍ-3の
範囲にある。拡散法、例えば固相拡散法又は気相拡散法
によりｎ型基板又はｎ型半導体層にｐ型不純物を拡散さ
せてｐ型領域を形成することにより、ｐｎ接合の電流ブ
ロッキング構造を容易に形成することができる。また、
本発明の更に好適な実施態様では、電流注入領域を除い
た半導体レーザ素子の全域に、モード・フィールド変換
器に設けた電流ブロッキング構造の延長部を延在させる
ことにより、モード・フィールド変換器に加えてレーザ
素子の領域でも注入電流の拡散を防止できる。その結
果、しきい値電流が一層低下し、発光効率が向上する。
【００１４】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係る半導体レーザ装置をＩｎ
Ｐ系のＭＦＣ付き半導体レーザ装置に適用した実施形態
の一例であって、図１は本実施形態例のＭＦＣ付き半導
体レーザ装置の光の進行方向、即ちレーザ発振共振器方
向の層構造を示す模式的断面図である。図２（ａ）及び
（ｂ）は、それぞれ、レーザ発振共振器方向に直交する
断面で見た、本実施形態例のＭＦＣ付き半導体レーザ装
置のレーザ部及びＭＦＣ部の層構造を示す模式的断面図
である。図１、図２及び後述の図３、図４中、図６〜図
１０と同じものには同じ符号を付して説明を省略する。
本実施形態例の半導体レーザ装置４０（以下、簡単にレ
ーザ装置４０と言う）は、図１に示すように、ｎ−Ｉｎ
Ｐ基板１１上にそれぞれ形成された、共振器長約３００
μm のレーザ部４２と、光の進行方向にレーザ部４２に
隣接して設けられた長さ約２００μm のＭＦＣ部４４と
から構成されている。レーザ部４２の構成は、従来のレ
ーザ装置１０のレーザ部１２と同じ構成を備えている。
また、ＭＦＣ部４４のｎ−ＩｎＰクラッド層１４に接す
る基板１１の上部領域が亜鉛（Ｚｎ）をドーピングして
形成したｐ型ＩｎＰ領域４６となっていることを除い
て、ＭＦＣ部４４も、従来のレーザ装置１０のＭＦＣ部
１３と同じ構成になっている。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、本発明に係る半導体レーザ装置をＩｎ
Ｐ系のＭＦＣ付き半導体レーザ装置に適用した実施形態
の一例であって、図１は本実施形態例のＭＦＣ付き半導
体レーザ装置の光の進行方向、即ちレーザ発振共振器方
向の層構造を示す模式的断面図である。図２（ａ）及び
（ｂ）は、それぞれ、レーザ発振共振器方向に直交する
断面で見た、本実施形態例のＭＦＣ付き半導体レーザ装
置のレーザ部及びＭＦＣ部の層構造を示す模式的断面図
である。図１、図２及び後述の図３、図４中、図６〜図
１０と同じものには同じ符号を付して説明を省略する。
本実施形態例の半導体レーザ装置４０（以下、簡単にレ
ーザ装置４０と言う）は、図１に示すように、ｎ−Ｉｎ
Ｐ基板１１上にそれぞれ形成された、共振器長約３００
μm のレーザ部４２と、光の進行方向にレーザ部４２に
隣接して設けられた長さ約２００μm のＭＦＣ部４４と
から構成されている。レーザ部４２の構成は、従来のレ
ーザ装置１０のレーザ部１２と同じ構成を備えている。
また、ＭＦＣ部４４のｎ−ＩｎＰクラッド層１４に接す
る基板１１の上部領域が亜鉛（Ｚｎ）をドーピングして
形成したｐ型ＩｎＰ領域４６となっていることを除い
て、ＭＦＣ部４４も、従来のレーザ装置１０のＭＦＣ部
１３と同じ構成になっている。
【００１５】ｐ型ＩｎＰ領域４６は、ｐ型キャリア濃度
が０．５〜１×１０18ｃｍ-3の範囲にある領域であっ
て、基板１１に対してｐｎ接合により電流の注入を阻止
する電流ブロッキング層の機能を有する。
が０．５〜１×１０18ｃｍ-3の範囲にある領域であっ
て、基板１１に対してｐｎ接合により電流の注入を阻止
する電流ブロッキング層の機能を有する。
【００１６】本実施形態例のレーザ装置４０では、ｐ型
ＩｎＰ領域４６をＭＦＣ部４４に設けることにより、従
来のレーザ装置に比べて、レーザ部４２に注入された電
流のＭＦＣ部４４への拡散が格段に抑制されるので、し
きい値電流の上昇を招いたり、或いは、電流の高注入時
にも発光効率の飽和が生じるようなことがない。
ＩｎＰ領域４６をＭＦＣ部４４に設けることにより、従
来のレーザ装置に比べて、レーザ部４２に注入された電
流のＭＦＣ部４４への拡散が格段に抑制されるので、し
きい値電流の上昇を招いたり、或いは、電流の高注入時
にも発光効率の飽和が生じるようなことがない。
【００１７】以下に、図３及び図４を参照して、本実施
形態例のレーザ装置４０の作製方法を説明する。図３は
ｐ型拡散ＩｎＰ領域の配置を示す図であり、図４（ａ）
及び（ｂ）は、それぞれ、レーザ装置４０を作製する際
の工程でのレーザ部４２及びＭＦＣ部４４の層構造を示
す断面図である。 （１）先ず、従来の方法と同様にして、プラズマＣＶＤ
法により、基板１１上にＳｉＯ2 膜（図示せず）を堆
積、成膜する。次に、フォトリソグラフィ及びＢＨＦエ
ッチングにより、ＳｉＯ2 膜を図８に示すような所定の
パターンにパターニングしてＳｉＯ2 膜マスク３２を選
択成長用のマスクとして形成する。ＳｉＯ2膜マスク３
２は、一つのパターン３３が幅Ｗ（Ｘ方向）６０μm ×
長さＬ（Ｙ方向）６００μm であって、Ｘ方向に１０μ
m の間隔ｄ1 、Ｙ方向に４００μm の間隔ｄ2 で配列さ
れている。 （２）次に、図３に示すように、隣合う４個のパターン
３３の対向する４隅を順次結ぶ線で囲まれた領域４８、
即ち領域３５に対応する基板１１のＭＦＣ部１３形成領
域に対して、亜鉛拡散法、例えば気相亜鉛拡散法を用い
て、選択的に亜鉛（Ｚｎ）を注入拡散し、ＭＦＣ部１３
形成領域の基板上層部にｐ型ＩｎＰ領域４６（図１と図
２（ａ）及び（ｂ）参照）を形成する。尚、拡散後のｐ
型キャリア濃度は、０．５〜１×１０18ｃｍ-3の範囲に
あるようにする。
形態例のレーザ装置４０の作製方法を説明する。図３は
ｐ型拡散ＩｎＰ領域の配置を示す図であり、図４（ａ）
及び（ｂ）は、それぞれ、レーザ装置４０を作製する際
の工程でのレーザ部４２及びＭＦＣ部４４の層構造を示
す断面図である。 （１）先ず、従来の方法と同様にして、プラズマＣＶＤ
法により、基板１１上にＳｉＯ2 膜（図示せず）を堆
積、成膜する。次に、フォトリソグラフィ及びＢＨＦエ
ッチングにより、ＳｉＯ2 膜を図８に示すような所定の
パターンにパターニングしてＳｉＯ2 膜マスク３２を選
択成長用のマスクとして形成する。ＳｉＯ2膜マスク３
２は、一つのパターン３３が幅Ｗ（Ｘ方向）６０μm ×
長さＬ（Ｙ方向）６００μm であって、Ｘ方向に１０μ
m の間隔ｄ1 、Ｙ方向に４００μm の間隔ｄ2 で配列さ
れている。 （２）次に、図３に示すように、隣合う４個のパターン
３３の対向する４隅を順次結ぶ線で囲まれた領域４８、
即ち領域３５に対応する基板１１のＭＦＣ部１３形成領
域に対して、亜鉛拡散法、例えば気相亜鉛拡散法を用い
て、選択的に亜鉛（Ｚｎ）を注入拡散し、ＭＦＣ部１３
形成領域の基板上層部にｐ型ＩｎＰ領域４６（図１と図
２（ａ）及び（ｂ）参照）を形成する。尚、拡散後のｐ
型キャリア濃度は、０．５〜１×１０18ｃｍ-3の範囲に
あるようにする。
【００１８】（３）ＳｉＯ2 膜マスク３２を使い、ｐ型
ＩｎＰ領域４６を含めてＳｉＯ2 膜マスク３２から露出
した基板１１上の領域にのみ、減圧ＭＯＣＶＤ法によ
り、順次、クラッド層１４、ＳＣＨ−ＭＱＷ活性層１
６、クラッド層１８を選択的にエピタキシャル成長さ
せ、図９に示すように、積層構造を形成する。従来と同
様に、ＳｉＯ2 膜マスク３２のパターン３３で挟まれた
領域３４、即ち図８の斜線部分では、積層構造の各層の
膜厚が、図９（ａ）に示すように、厚くなる。逆に、Ｓ
ｉＯ2 膜マスク３２で挟まれていない領域３５、即ち図
８の白地部分では、図９（ｂ）に示すように、積層構造
の各層の膜厚が、図９（ｂ）に示すように、薄くなって
いる。 （４）次に、従来の方法と同様にして、ＳｉＯ2 膜マス
ク３２をＢＨＦエッチングして除去した後、再びプラズ
マＣＶＤ法により、ＳｉＯ2 膜（図示せず）を堆積、成
膜する。更に、ＳｉＯ2 膜をフォトリソグラフィ及びＢ
ＨＦエッチングにより幅４μm のストライプ状のＳｉＯ
2 膜マスク３６を、図４（ａ）及び（ｂ）に示すよう
に、形成する。次いで、ＳｉＯ2 膜マスク３６を使っ
て、ブロムメタノールにより積層構造をエッチングし
て、幅１．５μｍ程度のメサストライプ構造を形成す
る。続いて、再度、ＭＯＣＶＤ法により、メサストライ
プ構造の両側面にのみｐ−ＩｎＰ層２８及びｎ−ＩｎＰ
層３０を積層して、電流ブロッキング層を形成する。こ
れにより、ＳｉＯ2 膜マスク３２で挟まれた領域３４で
は、図４（ａ）に示すような層構造が形成される。一
方、ＳｉＯ2 膜マスク３２で挟まれていない領域３５で
は、図４（ｂ）に示すような層構造が形成される。
ＩｎＰ領域４６を含めてＳｉＯ2 膜マスク３２から露出
した基板１１上の領域にのみ、減圧ＭＯＣＶＤ法によ
り、順次、クラッド層１４、ＳＣＨ−ＭＱＷ活性層１
６、クラッド層１８を選択的にエピタキシャル成長さ
せ、図９に示すように、積層構造を形成する。従来と同
様に、ＳｉＯ2 膜マスク３２のパターン３３で挟まれた
領域３４、即ち図８の斜線部分では、積層構造の各層の
膜厚が、図９（ａ）に示すように、厚くなる。逆に、Ｓ
ｉＯ2 膜マスク３２で挟まれていない領域３５、即ち図
８の白地部分では、図９（ｂ）に示すように、積層構造
の各層の膜厚が、図９（ｂ）に示すように、薄くなって
いる。 （４）次に、従来の方法と同様にして、ＳｉＯ2 膜マス
ク３２をＢＨＦエッチングして除去した後、再びプラズ
マＣＶＤ法により、ＳｉＯ2 膜（図示せず）を堆積、成
膜する。更に、ＳｉＯ2 膜をフォトリソグラフィ及びＢ
ＨＦエッチングにより幅４μm のストライプ状のＳｉＯ
2 膜マスク３６を、図４（ａ）及び（ｂ）に示すよう
に、形成する。次いで、ＳｉＯ2 膜マスク３６を使っ
て、ブロムメタノールにより積層構造をエッチングし
て、幅１．５μｍ程度のメサストライプ構造を形成す
る。続いて、再度、ＭＯＣＶＤ法により、メサストライ
プ構造の両側面にのみｐ−ＩｎＰ層２８及びｎ−ＩｎＰ
層３０を積層して、電流ブロッキング層を形成する。こ
れにより、ＳｉＯ2 膜マスク３２で挟まれた領域３４で
は、図４（ａ）に示すような層構造が形成される。一
方、ＳｉＯ2 膜マスク３２で挟まれていない領域３５で
は、図４（ｂ）に示すような層構造が形成される。
【００１９】（５）次いで、ＳｉＯ2 膜マスク３６をＢ
ＨＦによってエッチングして除去した後、更に、基板全
面に、ＭＯＣＶＤ法により、ｐ−ＩｎＰクラッド層１９
及びｐ−ＩｎＧａＡｓコンタクト層２０を成膜する。続
いて、フォトリソグラフィ及び酒石酸系エッチング液よ
るエッチングにて、ＭＦＣ部４４上のコンタクト層２０
のみをエッチング除去して、ＭＦＣ部４４の上部クラッ
ド層１９を露出させる。 （６）次に、プラズマＣＶＤ法によって、ＳｉＯ2 膜２
６を保護膜として基板全面に堆積、成膜し、続いてレー
ザ部４２に窓明けを行って電流注入用の開口２７を形成
する。その後、ｎ−ＩｎＰ基板１１を１００μｍ程度に
研磨した後、基板上全面にｐ側電極２２、及び基板裏面
にｎ側電極２４を形成する。
ＨＦによってエッチングして除去した後、更に、基板全
面に、ＭＯＣＶＤ法により、ｐ−ＩｎＰクラッド層１９
及びｐ−ＩｎＧａＡｓコンタクト層２０を成膜する。続
いて、フォトリソグラフィ及び酒石酸系エッチング液よ
るエッチングにて、ＭＦＣ部４４上のコンタクト層２０
のみをエッチング除去して、ＭＦＣ部４４の上部クラッ
ド層１９を露出させる。 （６）次に、プラズマＣＶＤ法によって、ＳｉＯ2 膜２
６を保護膜として基板全面に堆積、成膜し、続いてレー
ザ部４２に窓明けを行って電流注入用の開口２７を形成
する。その後、ｎ−ＩｎＰ基板１１を１００μｍ程度に
研磨した後、基板上全面にｐ側電極２２、及び基板裏面
にｎ側電極２４を形成する。
【００２０】本実施形態例のレーザ装置４０では、拡散
法により基板１１内に予め形成したｐ型ＩｎＰ領域４６
により、ＭＦＣ部４４にｐ−ｎ−ｐ接合の電流ブロッキ
ング構造が構成されるため、従来のレーザ装置で生じて
いたようなＭＦＣ部への電流リークを防止して、レーザ
部４２のしきい値電流を低下させ、発光効率を向上させ
ることができる。即ち、ＭＦＣ付きレーザ装置の従来の
作製方法に、単に、ｎ型半導体基板にｐ型不純物を拡散
する拡散工程を加えるだけで、しきい値電流が低く、発
光効率の高いＭＦＣ付きレーザ装置を実現することがで
きる。尚、本実施形態例では、ＳｉＯ2 膜マスク３２を
形成した後にｐ型拡散ＩｎＰ領域４６を形成している
が、ｐ型拡散ＩｎＰ領域４６を先に形成し、次いでＳｉ
Ｏ2 膜マスク３２を形成する工程の順序でも良い。
法により基板１１内に予め形成したｐ型ＩｎＰ領域４６
により、ＭＦＣ部４４にｐ−ｎ−ｐ接合の電流ブロッキ
ング構造が構成されるため、従来のレーザ装置で生じて
いたようなＭＦＣ部への電流リークを防止して、レーザ
部４２のしきい値電流を低下させ、発光効率を向上させ
ることができる。即ち、ＭＦＣ付きレーザ装置の従来の
作製方法に、単に、ｎ型半導体基板にｐ型不純物を拡散
する拡散工程を加えるだけで、しきい値電流が低く、発
光効率の高いＭＦＣ付きレーザ装置を実現することがで
きる。尚、本実施形態例では、ＳｉＯ2 膜マスク３２を
形成した後にｐ型拡散ＩｎＰ領域４６を形成している
が、ｐ型拡散ＩｎＰ領域４６を先に形成し、次いでＳｉ
Ｏ2 膜マスク３２を形成する工程の順序でも良い。
【００２１】実施形態例２ 本実施形態例は、本発明に係る半導体レーザ装置をＩｎ
Ｐ系のＭＦＣ付き半導体レーザ装置に適用した実施形態
の別の例であって、図５はｐ型拡散ＩｎＰ領域の形成範
囲を示す図である。本実施形態例のレーザ装置は、ｐ型
拡散領域の形成範囲が実施形態例１と異なることを除い
て、実施形態例１のレーザ装置４０の構成と同じであ
る。本実施形態例のレーザ装置では、ｐ型不純物の拡散
により形成したｐ型ＩｎＰ領域５０の領域が、図４に示
すように、領域３５、即ちＭＦＣ部４４の基板上層部は
もとより、レーザ部４２の電流注入部、即ち開口２７の
領域を除いたレーザ部４２全域の基板上層部に形成され
ている。本実施形態例のレーザ装置の作製方法は、ｐ型
ＩｎＰ領域の形成範囲が上述のように異なることを除い
て、作製方法及び工程の順序等を含めて実施形態例１の
作製方法と同じである。
Ｐ系のＭＦＣ付き半導体レーザ装置に適用した実施形態
の別の例であって、図５はｐ型拡散ＩｎＰ領域の形成範
囲を示す図である。本実施形態例のレーザ装置は、ｐ型
拡散領域の形成範囲が実施形態例１と異なることを除い
て、実施形態例１のレーザ装置４０の構成と同じであ
る。本実施形態例のレーザ装置では、ｐ型不純物の拡散
により形成したｐ型ＩｎＰ領域５０の領域が、図４に示
すように、領域３５、即ちＭＦＣ部４４の基板上層部は
もとより、レーザ部４２の電流注入部、即ち開口２７の
領域を除いたレーザ部４２全域の基板上層部に形成され
ている。本実施形態例のレーザ装置の作製方法は、ｐ型
ＩｎＰ領域の形成範囲が上述のように異なることを除い
て、作製方法及び工程の順序等を含めて実施形態例１の
作製方法と同じである。
【００２２】本実施形態例では、電流注入部、即ち開口
２７の領域を除いたレーザ部４２にも電流ブロッキング
構造が設けてあるので、レーザ部４２でも注入電流のリ
ークが抑制される。従って、しきい値電流を一層低下さ
せることができる。
２７の領域を除いたレーザ部４２にも電流ブロッキング
構造が設けてあるので、レーザ部４２でも注入電流のリ
ークが抑制される。従って、しきい値電流を一層低下さ
せることができる。
【００２３】
【発明の効果】本発明によれば、レーザ素子とモード・
フィールド変換器とを共通基板上に隣接して集積した半
導体レーザ装置において、モード・フィールド変換器下
部の共通基板内、又はモード・フィールド変換器の積層
膜内に電流ブロッキング構造を備え、更にはモード・フ
ィールド変換器に設けた電流ブロッキング構造の延長部
を半導体レーザ素子に延在させることにより、狭出射ビ
ームで、低しきい値、かつ高発光効率の半導体レーザ装
置を実現している。また、本発明に係る半導体レーザ装
置は、選択成長法により歩留まり良く作製することがで
きる。
フィールド変換器とを共通基板上に隣接して集積した半
導体レーザ装置において、モード・フィールド変換器下
部の共通基板内、又はモード・フィールド変換器の積層
膜内に電流ブロッキング構造を備え、更にはモード・フ
ィールド変換器に設けた電流ブロッキング構造の延長部
を半導体レーザ素子に延在させることにより、狭出射ビ
ームで、低しきい値、かつ高発光効率の半導体レーザ装
置を実現している。また、本発明に係る半導体レーザ装
置は、選択成長法により歩留まり良く作製することがで
きる。
【図１】実施形態例１のＭＦＣ付き半導体レーザ装置の
光の進行方向、即ちレーザ発振共振器方向の層構造を示
す模式的断面図である。
光の進行方向、即ちレーザ発振共振器方向の層構造を示
す模式的断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、レーザ発
振共振器方向に直交する断面で見た、実施形態例１のＭ
ＦＣ付き半導体レーザ装置のレーザ部及びＭＦＣ部の層
構造を示す模式的断面図である。
振共振器方向に直交する断面で見た、実施形態例１のＭ
ＦＣ付き半導体レーザ装置のレーザ部及びＭＦＣ部の層
構造を示す模式的断面図である。
【図３】ｐ型拡散ＩｎＰ領域の配置を示す図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態
例１のレーザ装置を作製する工程でのレーザ部及びＭＦ
Ｃ部の層構造を示す断面図である。
例１のレーザ装置を作製する工程でのレーザ部及びＭＦ
Ｃ部の層構造を示す断面図である。
【図５】ｐ型拡散ＩｎＰ領域の形成範囲を示す図であ
る。
る。
【図６】従来のＭＦＣ付き半導体レーザ装置の光の進行
方向、即ちレーザ発振共振器方向の層構造を示す模式的
断面図である。
方向、即ちレーザ発振共振器方向の層構造を示す模式的
断面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれ、レーザ発
振共振器方向に直交する断面で見た、従来のＭＦＣ付き
半導体レーザ装置のレーザ部及びＭＦＣ部の層構造を示
す模式的断面図である。
振共振器方向に直交する断面で見た、従来のＭＦＣ付き
半導体レーザ装置のレーザ部及びＭＦＣ部の層構造を示
す模式的断面図である。
【図８】選択成長用マスクのパターンを示す図である。
【図９】図９（ａ）及び（ｂ）は、それぞれ、ＭＦＣ付
きのレーザ装置を作製する際のレーザ部及びＭＦＣ部の
工程毎の層構造を示す断面図である。
きのレーザ装置を作製する際のレーザ部及びＭＦＣ部の
工程毎の層構造を示す断面図である。
【図１０】図１０（ａ）及び（ｂ）は、それぞれ、図９
（ａ）及び（ｂ）に続いて、レーザ装置を作製する際の
レーザ部及びＭＦＣ部の工程毎の層構造を示す断面図で
ある。
（ａ）及び（ｂ）に続いて、レーザ装置を作製する際の
レーザ部及びＭＦＣ部の工程毎の層構造を示す断面図で
ある。
１０ ＩｎＰ系の従来のＭＦＣ付き半導体レーザ装置 １１ ｎ−ＩｎＰ基板 １２ レーザ部 １３ ＭＦＣ部 １４ ｎ−ＩｎＰクラッド層 １６ ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸活性層 １８ ｐ−ＩｎＰクラッド層 ２０ ｐ−ＩｎＧa Ａs コンタクト層 ２２ ｐ側電極 ２４ ｎ側電極 ２６ ＳｉＯ2 膜 ４０ 実施形態例１のＩｎＰ系のＭＦＣ付き半導体レー
ザ装置 ４２ レーザ部 ４４ ＭＦＣ部 ４６ ｐ型ＩｎＰ領域 ４８ 拡散領域形成範囲 ５０ ｐ型拡散ＩｎＰ領域
ザ装置 ４２ レーザ部 ４４ ＭＦＣ部 ４６ ｐ型ＩｎＰ領域 ４８ 拡散領域形成範囲 ５０ ｐ型拡散ＩｎＰ領域
Claims (3)
- 【請求項１】 半導体レーザ素子とモード・フィールド
変換器とを共通基板上に隣接して集積した半導体レーザ
装置において、 モード・フィールド変換器が、モード・フィールド変換
器下部の共通基板内、又は共通基板上に形成されたモー
ド・フィールド変換器の積層膜内に電流ブロッキング構
造を備えていることを特徴とする半導体レーザ装置。 - 【請求項２】 電流ブロッキング構造が、モード・フィ
ールド変換器下部の共通基板内に拡散法により形成され
た、共通基板の導電型とは反対の導電型の領域、又はモ
ード・フィールド変換器を構成する積層膜のいずれかの
半導体層内に拡散法により形成された、半導体層の導電
型とは反対の導電型の領域であることを特徴とする請求
項１記載の半導体レーザ装置。 - 【請求項３】 モード・フィールド変換器に設けられた
電流ブロッキング構造の延長部が、電流注入領域を除い
た半導体レーザ素子の全域に延在していることを特徴と
する請求項１又は２に記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486998A JPH11233880A (ja) | 1998-02-17 | 1998-02-17 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3486998A JPH11233880A (ja) | 1998-02-17 | 1998-02-17 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233880A true JPH11233880A (ja) | 1999-08-27 |
Family
ID=12426174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3486998A Pending JPH11233880A (ja) | 1998-02-17 | 1998-02-17 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233880A (ja) |
-
1998
- 1998-02-17 JP JP3486998A patent/JPH11233880A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980435B2 (ja) | 半導体装置 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2008305957A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP6942261B1 (ja) | 光半導体装置の製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2000101186A (ja) | 半導体光素子およびその製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS6318874B2 (ja) | ||
| JPH11251678A (ja) | 半導体レーザ及びその製造方法 | |
| JPH09214026A (ja) | 光半導体装置とその製造方法 | |
| JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP3877823B2 (ja) | 半導体レーザ装置 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH06216470A (ja) | 半導体発光素子の製造方法 | |
| JP3887733B2 (ja) | 光半導体素子の製造方法 | |
| JPS62165989A (ja) | 分布帰還型半導体レ−ザ素子 | |
| JPS6132587A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH08148754A (ja) | 半導体レーザおよびその製造方法 | |
| US20010036697A1 (en) | Method of fabricating semiconductor laser diode |