JPH02151774A - ロジックアナライザ - Google Patents
ロジックアナライザInfo
- Publication number
- JPH02151774A JPH02151774A JP63306473A JP30647388A JPH02151774A JP H02151774 A JPH02151774 A JP H02151774A JP 63306473 A JP63306473 A JP 63306473A JP 30647388 A JP30647388 A JP 30647388A JP H02151774 A JPH02151774 A JP H02151774A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channels
- display
- signal data
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力したディジタル信号の状態遷移を時系列
的に表示するロジックアナライザに関する。
的に表示するロジックアナライザに関する。
従来の技術
従来、この種のロジックアナライザは、入力した多数の
チャネルのディジタル信号をメモリに記憶し、このディ
ジタル信号を表示部に表示可能な複数のチャネル数毎に
グループ分けし、グループ毎に画面を切り替えて複数の
ディジタル信号の各状態遷移を時系列的に表示するよう
に構成されている。
チャネルのディジタル信号をメモリに記憶し、このディ
ジタル信号を表示部に表示可能な複数のチャネル数毎に
グループ分けし、グループ毎に画面を切り替えて複数の
ディジタル信号の各状態遷移を時系列的に表示するよう
に構成されている。
発明が解決しようとする課題
しかしながら、上記従来のロジックアナライザでは、グ
ループ毎のディジタル信号を画面を切り替えて表示する
ので、グループの異なるディジタル信号を同時に表示す
ることができず、したがって、オペレータが所望の元イ
ジタル信号の状態遷移を比較、観測することができない
という問題点がある。
ループ毎のディジタル信号を画面を切り替えて表示する
ので、グループの異なるディジタル信号を同時に表示す
ることができず、したがって、オペレータが所望の元イ
ジタル信号の状態遷移を比較、観測することができない
という問題点がある。
本発明は上記従来の問題点に鑑み、オペレータが所望の
ディジタル信号の状態遷移を比較、観測することができ
るロジックアナライザを提供することを目的とする。
ディジタル信号の状態遷移を比較、観測することができ
るロジックアナライザを提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、表示手段に表示さ
れた複数のチャネルの信号波形をスクロール表示するよ
うにしたものである。
れた複数のチャネルの信号波形をスクロール表示するよ
うにしたものである。
本発明はまた、記憶された多数のチャネルの信号データ
をチャネル毎に並べ替えてスクロール表示するようにし
たものである。
をチャネル毎に並べ替えてスクロール表示するようにし
たものである。
作用
本発明は上記構成により、所望のチャネルの信号波形を
同一の画面に表示することができ、したがって、オペレ
ータが所望のディジタル信号の状態遷移を比較、観測す
ることができる。
同一の画面に表示することができ、したがって、オペレ
ータが所望のディジタル信号の状態遷移を比較、観測す
ることができる。
実施例
以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明に係るロジックアナライザの一実施例を示す
ブロック図、第２図は、第１図のアクイジッションメモ
リの記憶内容説明図、第３図及び第４図は、それぞれ第
１図の表示装置の表示説明図である。
は、本発明に係るロジックアナライザの一実施例を示す
ブロック図、第２図は、第１図のアクイジッションメモ
リの記憶内容説明図、第３図及び第４図は、それぞれ第
１図の表示装置の表示説明図である。
第１図において、１は、入力したディジタル信号を取り
込み、Ｄ／Ａコ／バータ２からの閾値電圧と比較してハ
イレベル又はロウレベルの論理整形した信号をサンプル
／ラッチ回路３に出力するためのコンパレータ（不図示
）を備えたプローブ、４は、プローブ６からの外部クロ
ック又はクロックジェネレータ６からの内部クロックを
選択してサンプリングクロックとして出力するクロック
選択回路であり、サンプル／ランチ回路３は、クロック
選択回路４からのサンプリングクロックにより、プロー
ブ１からの論理信号をサンフルする。
込み、Ｄ／Ａコ／バータ２からの閾値電圧と比較してハ
イレベル又はロウレベルの論理整形した信号をサンプル
／ラッチ回路３に出力するためのコンパレータ（不図示
）を備えたプローブ、４は、プローブ６からの外部クロ
ック又はクロックジェネレータ６からの内部クロックを
選択してサンプリングクロックとして出力するクロック
選択回路であり、サンプル／ランチ回路３は、クロック
選択回路４からのサンプリングクロックにより、プロー
ブ１からの論理信号をサンフルする。
７は、クロック選択回路４からのサンプリングクロック
の間のグリッジを検出し、その検出信号をトリガ検出回
路８に出力するグリッジ検出回路、９は、予め設定され
たワードと、サンプル／ラッチ回路３によりサンプルさ
れた信号を比較し、−致した場合にその検出信号なトリ
ガ検出回路８に出力するワード検出回路、１ｏは、サン
プル／ラッチ回路３によりサンプルされた信号の立ち上
がりエツジ又は立ち下がりエツジを検出し、その検出信
号をトリガ検出回路８に出力するエツジ検出回路であり
、トリガ検出回路８は、これらの各検出信号を予め設定
された組合せで合成し、トリガ検出信号を出力する。
の間のグリッジを検出し、その検出信号をトリガ検出回
路８に出力するグリッジ検出回路、９は、予め設定され
たワードと、サンプル／ラッチ回路３によりサンプルさ
れた信号を比較し、−致した場合にその検出信号なトリ
ガ検出回路８に出力するワード検出回路、１ｏは、サン
プル／ラッチ回路３によりサンプルされた信号の立ち上
がりエツジ又は立ち下がりエツジを検出し、その検出信
号をトリガ検出回路８に出力するエツジ検出回路であり
、トリガ検出回路８は、これらの各検出信号を予め設定
された組合せで合成し、トリガ検出信号を出力する。
１１は、トリガ検出回路８からのトリガ検出信号により
その動作を開始し、予め設定されたデイレイ数をカウン
トするデイレイカウンタ、１２は、デイレイカウンタ１
１がその動作を停止したときに同時に停止するアドレス
カウンタ、１３は、サンプル／ラッチ回路３によりサン
プルされた信号データを記憶するバッファメモリであり
、アドレスカウンタ１２が動作を停止したときに、バッ
ファメモリ１３に対する記憶動作が終了する。
その動作を開始し、予め設定されたデイレイ数をカウン
トするデイレイカウンタ、１２は、デイレイカウンタ１
１がその動作を停止したときに同時に停止するアドレス
カウンタ、１３は、サンプル／ラッチ回路３によりサン
プルされた信号データを記憶するバッファメモリであり
、アドレスカウンタ１２が動作を停止したときに、バッ
ファメモリ１３に対する記憶動作が終了する。
１４は、バッファメモリ１３からの信号データを取り込
み、ステート処理、タイミング処理、グラフ処理等の表
示形式に応じて処理するアクイジノションメモリであり
、このアクイジノションメモリ１４において処理された
信号データは、第２図に例示するように、チャネルＡ、
Ｂ−Ｚ毎に格納される。
み、ステート処理、タイミング処理、グラフ処理等の表
示形式に応じて処理するアクイジノションメモリであり
、このアクイジノションメモリ１４において処理された
信号データは、第２図に例示するように、チャネルＡ、
Ｂ−Ｚ毎に格納される。
１６は、アクイジッションメモリ１４において処理され
た信号データを表示装置１７に継続して表示させるため
のビデオＲＡＭ（ランダムアクセスメモリ）、１６は、
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１Ｔに出
力するデイスプレィコントロール回路であり、表示装置
１７は、第３図及び第４図に示すように一例として７つ
の信号の状態遷移を表示することができる。
た信号データを表示装置１７に継続して表示させるため
のビデオＲＡＭ（ランダムアクセスメモリ）、１６は、
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１Ｔに出
力するデイスプレィコントロール回路であり、表示装置
１７は、第３図及び第４図に示すように一例として７つ
の信号の状態遷移を表示することができる。
１８は、上記一連の制御を行うとともに、後述するよう
な表示制御を行う中央処理装置（ＣＰＵ）、１９は、Ｃ
ＰＵ１８のプログラムが格納されたり一ドオンリメモリ
（ＲＯＭ）、２０は、オペレータがスクロール操作等の
各種操作を行うためのキーボード、２１は、アクイジノ
ションメモリ１４において処理された信号データを一時
記憶するためのリファレンスメモリ、２２は、ＣＰＵ１
８の作業エリア等を有するワーク用ＲＡＭである。
な表示制御を行う中央処理装置（ＣＰＵ）、１９は、Ｃ
ＰＵ１８のプログラムが格納されたり一ドオンリメモリ
（ＲＯＭ）、２０は、オペレータがスクロール操作等の
各種操作を行うためのキーボード、２１は、アクイジノ
ションメモリ１４において処理された信号データを一時
記憶するためのリファレンスメモリ、２２は、ＣＰＵ１
８の作業エリア等を有するワーク用ＲＡＭである。
次に、第３図及び第４図を参照して上記実施例の動作、
特にＣＰＵ１８の動作を説明する。
特にＣＰＵ１８の動作を説明する。
先ず、キーボード２ｏｔｌ介して表示指示が入力すると
、０Ｐ０１８は、アクイジッションメモリ１４に格納さ
れた最初のチャネルＡの信号データから順次、表示可能
なチャネルＧまでの信号データを読み出し、ビデオＲＡ
Ｍ１５に格納する。
、０Ｐ０１８は、アクイジッションメモリ１４に格納さ
れた最初のチャネルＡの信号データから順次、表示可能
なチャネルＧまでの信号データを読み出し、ビデオＲＡ
Ｍ１５に格納する。
したがって、デイスプレィコントロール回路１６がこの
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１７に出
力すると、第３図に示すように、７つのチャネルＡ−Ｇ
まで信号波形が表示装置１７の表示画面１７ａに表示さ
れる。
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１７に出
力すると、第３図に示すように、７つのチャネルＡ−Ｇ
まで信号波形が表示装置１７の表示画面１７ａに表示さ
れる。
尚、このとき、ＣＰＵ１８は、アクイジノションメモリ
１４から読み出された最初のチャネルへのデータをワー
ク用ＲＡＭ２２に格納する。
１４から読み出された最初のチャネルへのデータをワー
ク用ＲＡＭ２２に格納する。
この表示状態において、キーボード２ｏを介してスクロ
ール指示が入力すると、０ＰＵ１ｓは、ワーク用ＲＡＭ
２２に格納されたチャネルＡのデータにより、アクイジ
クションメモリ１４に格納された次のチャネルＢの信号
データから順次、表示可能なチャネルＩ−１までの信号
データを読み出し、ビデオＲＡＭ１５に格納する。
ール指示が入力すると、０ＰＵ１ｓは、ワーク用ＲＡＭ
２２に格納されたチャネルＡのデータにより、アクイジ
クションメモリ１４に格納された次のチャネルＢの信号
データから順次、表示可能なチャネルＩ−１までの信号
データを読み出し、ビデオＲＡＭ１５に格納する。
したがって、デイスプレィコントロール回路１６がこの
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１７に出
力すると、第４図に示すように、７つのチャネルＢ−１
−１まで信号波形が表示装置１７の表示画面１７ａに表
示される。尚、ＣＰＵ１８は、このアクイジノションメ
モリ１４から読み出された最初のチャネルＢのデータを
ワーク用ｒｔＡＭ２２に格納する。
ビデオＲＡＭ１５の信号データを常時読み取り、ビデオ
信号と水平・垂直同期信号を生成して表示装置１７に出
力すると、第４図に示すように、７つのチャネルＢ−１
−１まで信号波形が表示装置１７の表示画面１７ａに表
示される。尚、ＣＰＵ１８は、このアクイジノションメ
モリ１４から読み出された最初のチャネルＢのデータを
ワーク用ｒｔＡＭ２２に格納する。
したがって、上記実施例によれば、７つの信号波形をス
クロール表示することができるので、オペレータが所望
のディジタル信号を比較、観測することができる。
クロール表示することができるので、オペレータが所望
のディジタル信号を比較、観測することができる。
尚、上記実施例では、アクイジッションメモリ１４に入
力したチャネルＡ−Ｚの順で表示するように説明したが
、表示されるチャネルの順序を予め予約することに、よ
り、所望の順番のチャネルでスクロール表示することが
できる。
力したチャネルＡ−Ｚの順で表示するように説明したが
、表示されるチャネルの順序を予め予約することに、よ
り、所望の順番のチャネルでスクロール表示することが
できる。
また、上記実施例では、上方向にチャネルをスクロール
する場合について説明したが、下方向にチャネルをスク
ロール、することも可能であり、この上下方向にスクロ
ールされたチャネルの信号を左右にスクロールすること
も可能である。
する場合について説明したが、下方向にチャネルをスク
ロール、することも可能であり、この上下方向にスクロ
ールされたチャネルの信号を左右にスクロールすること
も可能である。
発明の詳細
な説明したように、本発明は、表示手段に表示された複
数のチャネルの信号波形をスクロール表示するようにし
たので、所望のチャネルの信号波形を同一の画面に表示
することができ、しだが観測することができる。
数のチャネルの信号波形をスクロール表示するようにし
たので、所望のチャネルの信号波形を同一の画面に表示
することができ、しだが観測することができる。
第１図は、本発明に係るロジックアナライザの一実施例
を示すブロック図、第２図は、第１図のアクイジッショ
ンメモリの記憶内容説明図、第３図及び第４図はそれぞ
れ、第１図の表示装置の表示説明図である。 １４・・・アクイジノションメモリ、１５・・・ビデオ
ＩＬＡＭ （ランダムアクセスメモリ）、１８・・・デ
イスプレィコントロール回路、１７・・・表示装置、１
８・・・中央処理装置（ＣＰＵ）、１９・・・リードオ
ンリメモリ（ＲＯＭ）、２ｏ・・・キーボード、２２・
・・ワーク用几ＡＭＱ 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
を示すブロック図、第２図は、第１図のアクイジッショ
ンメモリの記憶内容説明図、第３図及び第４図はそれぞ
れ、第１図の表示装置の表示説明図である。 １４・・・アクイジノションメモリ、１５・・・ビデオ
ＩＬＡＭ （ランダムアクセスメモリ）、１８・・・デ
イスプレィコントロール回路、１７・・・表示装置、１
８・・・中央処理装置（ＣＰＵ）、１９・・・リードオ
ンリメモリ（ＲＯＭ）、２ｏ・・・キーボード、２２・
・・ワーク用几ＡＭＱ 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図
Claims (2)
- （１）複数のチャネルの信号波形を表示可能な表示手段
と、多数のチャネルの信号データをチャネル毎に順次記
憶する手段と、指定された複数のチャネルの信号データ
を前記記憶手段から読み出して当該信号波形を前記表示
手段に表示させるとともに、スクロール表示を指示され
た場合に、前記表示手段に表示された信号波形のチャネ
ルの前又は後のチャネルから複数のチャネルの信号デー
タを前記記憶手段から読み出し、当該信号波形を前記表
示手段に表示させる手段とを有するロジックアナライザ
。 - （２）前記記憶手段に記憶された信号データのチャネル
の順番と異なる順番が指定された場合に、その順番で複
数のチャネルの信号データを前記記憶手段から読み出し
て当該信号波形を前記表示手段に表示させるとともに、
スクロール表示を指定された場合に、前記指定された順
番で、前記表示手段に表示された信号波形のチャネルの
前又は後のチャネルから複数のチャネルの信号データを
前記記憶手段から読み出し、当該信号波形を前記表示手
段に表示させることを特徴とする請求項１記載のロジッ
クアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306473A JPH02151774A (ja) | 1988-12-02 | 1988-12-02 | ロジックアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306473A JPH02151774A (ja) | 1988-12-02 | 1988-12-02 | ロジックアナライザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151774A true JPH02151774A (ja) | 1990-06-11 |
Family
ID=17957437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306473A Pending JPH02151774A (ja) | 1988-12-02 | 1988-12-02 | ロジックアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151774A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008122285A (ja) * | 2006-11-14 | 2008-05-29 | Yokogawa Electric Corp | 波形表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123466A (ja) * | 1982-01-18 | 1983-07-22 | Sony Tektronix Corp | ロジツク・アナライザ |
-
1988
- 1988-12-02 JP JP63306473A patent/JPH02151774A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123466A (ja) * | 1982-01-18 | 1983-07-22 | Sony Tektronix Corp | ロジツク・アナライザ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008122285A (ja) * | 2006-11-14 | 2008-05-29 | Yokogawa Electric Corp | 波形表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131195B2 (ja) | ||
| JPH0782306B2 (ja) | ビデオインターフェース方法及び装置 | |
| US4901009A (en) | Method and device for the automatic recording of signal curves | |
| US4319339A (en) | Line segment video display apparatus | |
| JPH02151774A (ja) | ロジックアナライザ | |
| JP2000350168A (ja) | 画像信号処理方法および画像信号処理装置 | |
| JPS63184072A (ja) | ロジツクアナライザ | |
| JPS62247264A (ja) | 波形記憶装置 | |
| JPS63186153A (ja) | ロジツクアナライザ | |
| JP2574871B2 (ja) | 表示装置 | |
| JPS5937833B2 (ja) | キヤラクタデイスプレイ装置に於けるペ−ジ情報表示方式 | |
| JPH0131197B2 (ja) | ||
| KR940001833B1 (ko) | 디지탈 비디오 화상 편집장치 | |
| JPS63168686A (ja) | グラフイツク表示装置 | |
| KR920002518B1 (ko) | 정지화상 기록 재생장치 | |
| JPS6237263Y2 (ja) | ||
| KR890001088Y1 (ko) | 자화면용 영상신호의 샘플링 시간 지정회로 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPS5857116B2 (ja) | 陰極線管表示装置の制御回路 | |
| JPS63221387A (ja) | スム−ズスクロ−ル方式 | |
| JPS60177387A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPS60216382A (ja) | Ｃｒｔ画面上のキヤラクタの横ドツトスクロ−ル方式 | |
| JPH0581113B2 (ja) | ||
| JPS60177391A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPH0755843A (ja) | 電気信号表示装置 |